JP6043717B2 - 圧電材料の埋め込み方法 - Google Patents

圧電材料の埋め込み方法 Download PDF

Info

Publication number
JP6043717B2
JP6043717B2 JP2013517355A JP2013517355A JP6043717B2 JP 6043717 B2 JP6043717 B2 JP 6043717B2 JP 2013517355 A JP2013517355 A JP 2013517355A JP 2013517355 A JP2013517355 A JP 2013517355A JP 6043717 B2 JP6043717 B2 JP 6043717B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
laminate
electrically conductive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013517355A
Other languages
English (en)
Other versions
JP2013531950A (ja
Inventor
クリステル・デグー
ニコラ・ブラン
ブルーノ・アンベール
ジャン−セバスチャン・ムレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2013531950A publication Critical patent/JP2013531950A/ja
Application granted granted Critical
Publication of JP6043717B2 publication Critical patent/JP6043717B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/125Driving means, e.g. electrodes, coils
    • H03H9/13Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H03H9/131Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials consisting of a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making

Description

数十年間にわたる高周波通信の成長は、認可された周波数帯の混雑を引き起こしている。利用可能な周波数範囲のシステムを活用するには、狭い遷移バンドを備えるバンドフィルタリングを含まなければならない。唯一、SAW(表面弾性波)又はBAW(バルク弾性波)技術共振器は、材料の圧電特性を用いており、低損失及びコンパクトな構成を備え、これらの仕様を満たす。現在、これらのフィルターに用いられる圧電層は、(BAWフィルターは)堆積によって、又は(SAWフィルターは)バルク基板から作成される。
BAWは図1に概略的に表される。2つの電極4、6の間に配され、1μmオーダーの厚さの微細な圧電層2を含む。
アセンブリは基板12の上に載るが、手段10によって音響的に絶縁され得る。音響絶縁は、空洞の上に圧電膜を浮かせることによって(FBAR技術)、又はブラッグネットワークによって基板から隔離することによって(SMR技術)得られ得る。
このタイプの装置のための圧電材料の層は、一般的にPVDタイプの堆積技術によって製造される。この方法により、数100nmから1μmの間の厚さの層が製造される。
堆積技術に加えて、埋め込み後の転写技術は様々な研究対象を作り出してきた。
非特許文献1において、5×1016Heイオン/cmの投与量の高エネルギー埋め込み(3.8MeV)の実施例が開示されており、9μmオーダーのLiNbOの厚層を転写可能にしている。しかしながら、用いられる埋め込みエネルギーが数MeVのため、この技術を工業化することは困難であり、(1μm未満の)薄膜の転写は実施されていなかった。
他の一つの研究(非特許文献2)は、埋め込みに関して他の条件を開示している。この文献は、5×1016イオン/cmの投与量のHを80keVで、及び1017イオン/cmの投与量のヘリウムを115keVで同時埋め込みすることによる、800nmのLiNbOの転写を示した。この文献では、熱源として用いられた(出力密度100MW/mの)二酸化炭素連続レーザーを用いることで転写が達成された。
特許文献1及び非特許文献3もまた転写によるLiTaO及びLiNbOから作成された層の形成を開示している。
米国特許出願公開第2010/0088868号明細書
しかし、既知の技術では圧電層及び埋め込み金属層を含む単純な積層体を転写することができない。
しかしながら、例えば上述のフィルターのような、圧電材料から作成される他の構成要素だけでなく、場合によっては他のタイプの構成要素をも製造すること目的とすれば、このような単純な積層体の形成は必要不可欠であろう。
最初に本発明は、a)少なくとも1つの金属層及び/又は圧電材料、例えばLiNbO若しくはLiTaOで形成される基板上で電気伝導性である少なくとも1つの表面層を含む積層体の製造であり、伝導層と積層体の外側の金属要素との間で少なくとも1つの電気的接触が設置される積層体の製造と、b)圧電基板内に脆化領域を形成するための、少なくとも前記伝導層及び金属層を通り抜ける、1つ又はそれ以上の気体種の埋め込みと、c)転写基板を備えこのような方法で得られた積層体の組み立て、それに続く圧電材料から形成される少なくとも1つの層、金属層、及び転写基板を含むアセンブリを形成するための、脆化領域内での圧電基板の破砕とを含む、圧電材料から形成される構造体の製造方法を開示する。
こうして本発明は、(金属層によって構成され得る)埋め込み電極、及び例えばLiNbO又はLiTaOタイプの、圧電材料のバルク基板から例えば得られた圧電表面層を有する基板を製造できる方法を開示する。
電気的に伝導性である層は、有利には熱的にも伝導性である。
好ましくは500keV以下のエネルギーレベルで、少なくとも1つの表面伝導層の下に埋め込まれた金属層を通り抜け、埋め込みは達成される。埋め込みビームの経路上にこの表面伝導層が無い場合、破砕が得られない、或いは埋め込みの最中に得られたプレートが壊れることを本発明者は観測した。
表面伝導層として用いられ得る金属は、特に(Mo、Ni、Pt、Cr、Ru、Ti、W、Co、Ta、Cuを含む)遷移金属、又は(Al、Sn、Gaなどを含む)卑金属、及びそれらの合金である。AlSi又は再びAlCuもまた含まれる。用いられる金属は好ましくは、それぞれ10W/m・K及び10S/mより大きい熱及び電気伝導性を有する(例えばTiは21W/m・K及び2.4×10S/mである。)。
埋め込み電極に用いら得る金属に関して、(もし特にRFフィルターの電極の用途ならば)前述のパラメータに加えて、音響互換性が先に引用したリストに加えられ得る(音響インピーダンスが1.10g/cm・sより大きく、Alの場合これは13.8×10g/cm・sである)。
それは10Ω、又は再び1Ω未満の表面電気抵抗率を好ましくは有する。
金属層及び伝導層のいずれか一方は、10nmから200nmの厚さであり得る。
本発明による方法は、段階b)の前に、積層体の材料の緻密化段階も含み得る。
一つの実施形態では、金属層及び表面伝導層は単一の、固有の層を形成する。
それから、埋め込み段階後及び接合段階前に、金属層の厚みの一部を除去することが可能である。
他の一つの実施形態では、埋め込み金属層、及び表面伝導層は別々の層を形成する。その後、埋め込みの段階b)の後、及び組み立ての段階c)の前に、表面伝導層を除去することが可能である。この場合、その方法はさらに、前記金属層上に接合層若しくは犠牲層の、又はブラッグネットワークの形成を含み得る。
少なくとも1つの接合層は、圧電材料から作成される基板、及び/又は組み立てを促進するための転写基板上に形成され得る。変形例として、金属層はこの機能を満たすために作成され得る。
金属層と、伝導層又は積層体の外側の金属要素のどちらか一方との間で、電気的接触が有利に設置され得る。この外部金属要素は、埋め込み装置の一部を形成し得る。それは埋め込み装置を支持する基板であり得、その上に埋め込みを目的として積層体が配される。
BAWタイプの構成要素を表す。 本発明に従う方法による第一基板の作成段階を表す。 本発明に従う方法による第一基板の作成段階を表す。 本発明に従う方法による第一基板の作成段階を表す。 本発明に従う方法による第一基板の作成段階を表す。 本発明に従う方法による第一基板の作成段階を表す。 転写基板の作成を表す。 埋め込み電極を備える圧電材料で作成された層の転写基板への転写段階を表す。 埋め込み電極を備える圧電材料で作成された層の転写基板への転写段階を表す。
本発明による方法は、圧電材料で作成された基板を用いる。
この明細書中では、いくつかの場面で埋め込みの及び破砕の技術に基づいた薄膜の転写方法について言及する。このような方法は、例えば仏国特許発明第2681472号明細書、又はAspar及びAuberton−Herveによる文献(“Silicon Wafer Bonding Technology for VLSI and MEMS applications”, edited by S.S. Iyer and A.J. Auberton−Herve, 2002, INSPEC, London, Chapter 3, pages 35−52)において開示されている。
この文献の残り部分では、直接接合とも呼ばれる分子結合についても言及されている。この組み立て技術は、特にQ.Y.Tongによる文献(“Silicon Wafer Bonding Technology for VLSI and MEMS applications”, Edited by S.S. Iyer and A.J. Auberton−Herve, 2002, INSPEC, London, Chapter 1, pages 1−20)において開示されている。
以下で問題になっている圧電材料は、例えばベルリナイト(AlPO)、酸化亜鉛(ZnO)、石英、トパーズ、ガリウムオルトリン酸塩(GaPO結晶)、ランガサイト(LaGaSiO14)、チタン酸バリウム(BaTiO結晶)、又はチタン酸鉛(PbTiO)、又はチタン酸ジルコン酸塩鉛(Pb(ZrTi)O)(PZT)、又はニオブ酸カリウム(KNbO)、又はニオブ酸リチウム(LiNbO)、又はタンタル酸リチウム(LiTaO)、又はタングステン酸ナトリウム(NaXWO)、又はBaNaNb、又はPbKNb15の中から選択される。
本発明による、又は本発明による方法によって得られる装置例は、図4Bに示される。
この構造体では、圧電材料の薄層200は、埋め込み金属電極22上にある。アセンブリ自身は、ホスト基板30上にある。接合領域は、場合によっては1つ又はそれ以上の接合層24、32を含み、基板30及び金属電極層22を接続する。変形例として、金属電極は基板30上で直接組み立てられる。
言い換えると、この積層体は、基板30と、場合によっては1つ又はそれ以上の接合層と、電極22と、最終的に圧電層200とをこの順序で含み、例えば上述された材料の1つで作成される。
(例えばブラッグ反射鏡又は犠牲層などを形成している)他の図示しない層は、基板30と電極22との間に含まれ得る。
本発明による方法の使用は、図2Aから図2Eに関連して、これから記載されるであろう。
これは図4Bのそのタイプの基板の製造と関連し、圧電材料、例えばLiNbO、の層200は埋め込み金属電極を備える任意の基部30上に転写される。
(例えばLiNbOタイプ、又はLiTaOタイプなどの)バルク圧電基板20が選択される。材料、及び特にその結晶配向は、求められる用途に応じて選択されるであろう。
金属層22はこの基板20の一側面上に形成される(図2A)。
この層22は単一の金属層であり得、埋め込み電極を形成するであろう。変形例として、少なくとも1つの(図2Aにおいて点線で示される)追加層23もこの層22上に形成される。この追加層は例えば、犠牲層或いは(W/SiOが交互に重なった層を含み得る)ブラッグネットワークであり得、前述したようにその役割は、最終的に(特に犠牲層の局所的な除去後に)基板から圧電層を音響的に絶縁することであろう。
金属層22の金属は、例えばCu、AlCu、AlSi、W、Mo、Pt、Crなどの金属の1つから選択され得る。材料の及び選択基準の他の例は、上記で与えられた(それぞれ10W/m・K、及び/又は10S/mより大きい熱及び/又は電気伝導性で、及び/又は1.10g/cm・sより大きい音響インピーダンスを有する)。
この例では、基板20及び層22(及び、該当する場合は追加層23)によって構成される積層体アセンブリはその後、接合層と呼ばれる層24で覆われる(図2B)。それは電気及び/又は熱絶縁材料から作成され得る。
それは例えば厚さ数100nmの、例えば10nmから500nmの、再度例えばおよそ200nmに等しい二酸化珪素(SiO)の層である。変形例として、接合層の役割は、電極を形成することを目的とした金属層22によって直接提供され得る。
伝導層25は、例えば接合層24のエッチングとそれに続く適切な伝導材料の堆積によって、この層24内に製造され得る場合がある。この領域25の機能は、以下で説明されるであろう。
少なくとも電気伝導性である層26は、その後接合層24上に堆積される(図2C)。この層は有利には熱伝導性でもある。例えばMo、Ti、Al、AlSi、AlCu、又はWから形成される層であり得る。その電気伝導特性は、およそ10Ω未満の表面抵抗率を与える。およそ1Ω未満の又は0.5Ωのオーダーの表面抵抗率が有利に選択されるであろう。こうして、もし抵抗率5μΩ・cmの材料が選択されたならば、100nmの厚みはこの層に適しているであろう。より一般的には、この層は好ましくはおよそ10nmから200nmの厚みである。この層の熱伝導率は有利には10W/m・Kより大きく、及び好ましくは50W/m・Kに近い。
変形例として、特にもしも金属層22が、あらかじめ伝導層のために定義された必須とされる伝導特性を有するならば、伝導表面層の役割は、電極を形成することを目的とされた金属層22によって直接得られ得る。その後、それは追加の層で覆われることなく、ひいては接合層としての機能も果たす。
この伝導層26の堆積の前又は後に、堆積される材料の特性に応じて、例えば300℃から600℃の温度での数時間にわたる熱処理によって、製造された積層体は圧縮され得る。
この積層体は、一般的にアルミニウムで作成され、埋め込み装置を支える基板29と接触させられる(図2D)。伝導層26と、この支持基板29の表面又は電気接地の基準として機能し得る任意の他の要素との間で、少なくとも1つの接触31が設けられる。
支持基板29上に積層体を機械的に固定する機能も果たし、少なくとも部分的に電気伝導性であるアームによってこの接触31は設置され得る。この場合、積層体上にアームのわずかな機械的圧力で接触は設置され得、この方法によって埋め込み段階中に積層体を垂直に固定することも可能である。
他の一つの接触31’が、電極層22と支持体29との間に設置され得る。変形例として、(図2Dに破線で示される)接触31’’が、この層22及び接触31との間に設置され得る。
この又はこれらの接触は、層22及び/又は層26と、電気接地の基準として用いられる積層体の外側の要素との間に電気伝導性を提供可能にする。
さらに他の一つの変形例によると、電極22と伝導層26との間の電気的接触は、図2Bに関連する前述の段階において接合層内に製造された伝導領域25によって得られ得る。
その後、1つ又はそれ以上の気体種が、LiNbOの場合好ましくは少なくともヘリウムが、転写される圧電材料の薄膜200に対して所望される厚さに近い平均深さpで埋め込まれる(図2D)。脆化領域27はこの方法で形成される。埋め込み深さは、埋め込みビームのエネルギーに応じて、任意の値となり得る。
例えば、ヘリウム、水素、又は水素及びヘリウムの混合体を、転写される厚みに応じて、1016at/cmから1017at/cmの投与量で、且つ50keVから240keVのエネルギー値で用い得ることで埋め込みが達成される。
この埋め込みの後、例えば化学エッチング技術、ドライエッチング、又は研磨によって伝導層26は除去される。下層(規定通りに、接合層24又は金属層22)をエッチングすることなく伝導層をエッチングするために、選択エッチング技術が有利に選択されるであろう。
もし金属層22が表面伝導層26として機能しているならば、埋め込み段階によって損傷したかもしれない表面部分を除去するために、その厚みの一部にわたって部分的にエッチングされ得る。
加えて、(例えばLiNbO又は例えばシリコン、サファイア、若しくは石英などの他の一つの物質から作成された圧電物質であり得る)第二基板30が、場合によっては接合層32、好ましくは例えばSiOから作成される誘電体層と共に、対象とする層(例えばブラッグ反射鏡又は犠牲層を形成する層)が堆積され得る表面上に作成される(図3)。ここで再び、この接合層は10nmから500nmの、好ましくは200nmに近い厚みであり得る。
このように作成された両方の基板はその後、接合を目的とする特定の処理を受け得る。接触させられた後に組み立てられることを目的とした表面が、例えば(CMPタイプの)機械化学研磨を受ける。特にこの処理は、十分な表面活性化を備えると共に、得られる接合にとって望ましい粗さを可能にする。
その後2つの基板は直接接合によって接合される(図4A)。接合層24、32及び/又は接合を目的とする特定の処理を受けた表面は互いに接触させられる。
熱処理によって、場合によっては機械的な力の適用による補助を受けて、脆化領域27に沿った破砕により圧電薄膜200の転写が開始される(図4B)。例えば、薄膜200の転写を開始するために、100℃から500℃で、好ましくは250℃付近で熱処理が実施される。この熱処理は、領域27における埋め込み段階中に形成される微小空洞を発達させることが可能で、所望の破砕を引き起こす。埋め込み段階中に伝導層があるおかげで、積層体を壊すことなくこの転写が可能となる。
層の又は膜200の表面を仕上げる(この層200の表面上に、その後の構成要素の製造に適合した粗さを得るための研磨及び/又は熱処理などの)方法が実施され得る。
この方法によって、ホスト基板30上に埋め込み金属電極22を備えた、圧電材料の緻密な層200が得られる。層24、32で定義される接合領域は、基板30及び金属電極層22と接続し得る。前述したように、電極層とホスト基板との間に他の層が存在することもあり得る。言い換えれば、少なくとも基板30を含む積層体が得られ、その上に両方の層24、32から成る接合領域が形成され、その上に電極22が配され、その上に圧電層200が配される。
特に、層200の表面200’上に(図4Bにおいて点線で示される)第二電極22’を製造することが可能である。
加えて、破砕により除去される基板20の部位30’は、圧電材料の他の一つの層を形成するために再利用され得る。
2 圧電層
4、6 電極
10 手段
12 基板
22 埋め込み金属電極
22’ 第二電極
23 追加層
24、32 接合層
25 伝導層
26 伝導層
27 脆化領域
29 支持基板、金属要素
30 ホスト基板
30’ 部位
31、31’、31’’ 電気的接触
200 薄層
200’ 表面

Claims (20)

  1. 圧電材料から作成される構造体の製造方法であって、
    a)少なくとも1つの金属層(22)を前記圧電材料(20)から作成される基板上に含み、少なくとも1つの電気的接触(31)が前記金属層(22)と積層体の外側の金属要素(29)との間に設けられている前記積層体の製造段階と、
    b)前記基板内に脆化領域(27)を形成するための、少なくとも前記金属層(22)を通り抜ける、1つ又はそれ以上の気体種の埋め込み段階と、
    c)前記圧電材料から作成される少なくとも1つの層(200)、埋め込まれた前記金属層(22)及び転写基板(30)を含む前記積層体を形成するための、前記脆化領域(27)におけるこの前記基板の破砕が次に続く、前記転写基板(30)によりこのようにして形成される前記積層体の組み立て段階とを含むことを特徴とする製造方法。
  2. 前記金属層(22)は熱的観点からも伝導性であることを特徴とする請求項1に記載の方法。
  3. 前記金属層(22)が、例えば以下の材料:Mo、Ni、Pt、Cr、Ru、Ti、W、Co、Ta、Cuなどの遷移金属、又は例えばAl、Sn、Ga、及びそれらの合金などの卑金属から選択される物質から作成され、及び/又は、それぞれ10W/m・K及び/又は10S/mより大きい熱及び/又は電気伝導性を有する、及び/又は1.10g/cm・sより大きい音響インピーダンスを有することを特徴とする請求項1又は2に記載の方法。
  4. 前記金属層(22)が10Ω未満の表面抵抗率を有することを特徴とする請求項1〜3の何れか一項に記載の方法。
  5. 前記金属層(22)が1Ω未満の表面抵抗率を有することを特徴とする請求項1〜4の何れか一項に記載の方法。
  6. 前記金属層(22)が10nmから200nmの厚みであることを特徴とする請求項1〜5の何れか一項に記載の方法。
  7. 前記埋め込み段階の後、及び前記積層体の組み立て段階の前に前記金属層の厚みの一部が除去されることを特徴とする請求項1から6の何れか一項に記載の方法。
  8. 圧電材料から作成される構造体の製造方法であって、
    a)少なくとも1つの埋め込み金属層(22)、及び前記金属層(22)とは別の少なくとも1つの電気伝導表面層(26)を前記圧電材料(20)から作成される基板上に含み、少なくとも1つの電気的接触(31)が前記電気伝導表面層(26)と積層体の外側の金属要素(29)との間に設けられている前記積層体の製造段階と、
    b)前記基板内に脆化領域(27)を形成するための、少なくとも前記電気伝導表面層(26)及び前記金属層(22)を通り抜ける、1つ又はそれ以上の気体種の埋め込み段階と、
    c)前記圧電材料から作成される少なくとも1つの層(200)、前記埋め込み金属層(22)及び転写基板(30)を含む前記積層体を形成するための、前記脆化領域(27)におけるこの前記基板の破砕が次に続く、前記転写基板(30)によりこのようにして形成される前記積層体の組み立て段階とを含むことを特徴とする製造方法。
  9. 前記電気伝導表面層は、埋め込み後、前記埋め込みの段階b)の後、及び組み立ての段階c)の前に除去されることを特徴とする請求項8に記載の方法。
  10. 前記金属層(22)上に、接合層(24)若しくは犠牲層(23)の、又はブラッグネットワークの形成を含むことを特徴とする請求項8又は9に記載の方法。
  11. 前記金属層(22)と、前記電気伝導表面層(26)又は前記積層体の外側の前記金属要素(29)のどちらか一方との間での電気的接触(31’、31’’、25)の設置を含むことを特徴とする請求項8〜10の何れか一項に記載の方法。
  12. 前記電気伝導表面層(26)は熱的観点からも伝導性であることを特徴とする請求項8から11の何れか一項に記載の方法。
  13. 前記電気伝導表面層(26)が、例えば以下の材料:Mo、Ni、Pt、Cr、Ru、Ti、W、Co、Ta、Cuなどの遷移金属、又は例えばAl、Sn、Ga、及びそれらの合金などの卑金属から選択される物質から作成され、及び/又は、それぞれ10W/m・K及び/又は10S/mより大きい熱及び/又は電気伝導性を有する、及び/又は1.10g/cm・sより大きい音響インピーダンスを有することを特徴とする請求項8から12の何れか一項に記載の方法。
  14. 前記電気伝導表面層(26)が10Ω未満の表面抵抗率を有することを特徴とする請求項8〜13の何れか一項に記載の方法。
  15. 前記電気伝導表面層(26)が1Ω未満の表面抵抗率を有することを特徴とする請求項8〜14の何れか一項に記載の方法。
  16. 前記電気伝導表面層(26)及び/または前記金属層(22)が10nmから200nmの厚みであることを特徴とする請求項8〜15の何れか一項に記載の方法。
  17. 段階b)の前に、前記積層体の材料の緻密化段階を含むことを特徴とする請求項1〜16の何れか一項に記載の方法。
  18. 前記積層体の外側の前記金属要素(29)は、埋め込み装置を支える基板であることを特徴とする請求項1〜17の何れか一項に記載の方法。
  19. 組み立て前に前記転写基板上に、犠牲層の、又はブラッグネットワークの、又は接合層(32)の形成段階を含むことを特徴とする請求項1〜18の何れか一項に記載の方法。
  20. 前記圧電材料が、LiNbO又はLiTaOから作成されることを特徴とする請求項1〜19の何れか一項に記載の方法。
JP2013517355A 2010-07-06 2011-07-05 圧電材料の埋め込み方法 Active JP6043717B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1055478 2010-07-06
FR1055478A FR2962598B1 (fr) 2010-07-06 2010-07-06 Procede d'implantation d'un materiau piezoelectrique
PCT/EP2011/061290 WO2012004250A1 (fr) 2010-07-06 2011-07-05 Procede d'implantation d'un materiau piezoelectrique

Publications (2)

Publication Number Publication Date
JP2013531950A JP2013531950A (ja) 2013-08-08
JP6043717B2 true JP6043717B2 (ja) 2016-12-14

Family

ID=43478055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013517355A Active JP6043717B2 (ja) 2010-07-06 2011-07-05 圧電材料の埋め込み方法

Country Status (7)

Country Link
US (1) US9991439B2 (ja)
EP (1) EP2591515B1 (ja)
JP (1) JP6043717B2 (ja)
KR (1) KR101856797B1 (ja)
CN (1) CN102986046B (ja)
FR (1) FR2962598B1 (ja)
WO (1) WO2012004250A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3005895B1 (fr) 2013-05-27 2015-06-26 Commissariat Energie Atomique Procede d'assemblage de deux substrats de nature differente via une couche intermediaire ductile
FR3009428B1 (fr) 2013-08-05 2015-08-07 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage temporaire via des couches metalliques
FR3045933B1 (fr) * 2015-12-22 2018-02-09 Soitec Substrat pour un dispositif a ondes acoustiques de surface ou a ondes acoustiques de volume compense en temperature
US11832521B2 (en) 2017-10-16 2023-11-28 Akoustis, Inc. Methods of forming group III-nitride single crystal piezoelectric thin films using ordered deposition and stress neutral template layers
US10355659B2 (en) * 2016-03-11 2019-07-16 Akoustis, Inc. Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US11581866B2 (en) 2016-03-11 2023-02-14 Akoustis, Inc. RF acoustic wave resonators integrated with high electron mobility transistors including a shared piezoelectric/buffer layer and methods of forming the same
US11411169B2 (en) 2017-10-16 2022-08-09 Akoustis, Inc. Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
US11411168B2 (en) 2017-10-16 2022-08-09 Akoustis, Inc. Methods of forming group III piezoelectric thin films via sputtering
US11895920B2 (en) 2016-08-15 2024-02-06 Akoustis, Inc. Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
TWI780103B (zh) * 2017-05-02 2022-10-11 日商日本碍子股份有限公司 彈性波元件及其製造方法
US11856858B2 (en) 2017-10-16 2023-12-26 Akoustis, Inc. Methods of forming doped crystalline piezoelectric thin films via MOCVD and related doped crystalline piezoelectric thin films
DE102018107496B3 (de) * 2018-03-28 2019-07-11 RF360 Europe GmbH Volumenschallwellenresonatorvorrichtung und Verfahren zu deren Herstellung
CN110867381B (zh) * 2019-11-07 2022-10-14 上海新硅聚合半导体有限公司 一种带底电极的硅基钽酸锂单晶薄膜衬底及其制备方法和应用
US11618968B2 (en) 2020-02-07 2023-04-04 Akoustis, Inc. Apparatus including horizontal flow reactor with a central injector column having separate conduits for low-vapor pressure metalorganic precursors and other precursors for formation of piezoelectric layers on wafers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100410A (ja) * 1981-12-11 1983-06-15 Fujitsu Ltd イオン注入磁気バブルメモリ素子の作製法
JPS6057671A (ja) 1983-09-08 1985-04-03 Clarion Co Ltd 半導体装置の製造方法
JPH043919A (ja) 1990-04-20 1992-01-08 Mitsubishi Electric Corp 高抵抗材料からなるウエハにイオンを注入する方法
JPH04130626A (ja) 1990-09-20 1992-05-01 Fujitsu Ltd 半導体素子製造装置
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5384268A (en) * 1993-01-22 1995-01-24 United Microelectronics Corporation Charge damage free implantation by introduction of a thin conductive layer
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
FR2871291B1 (fr) 2004-06-02 2006-12-08 Tracit Technologies Procede de transfert de plaques
FR2922359B1 (fr) 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
JP5110092B2 (ja) 2007-12-25 2012-12-26 株式会社村田製作所 複合圧電基板の製造方法

Also Published As

Publication number Publication date
EP2591515B1 (fr) 2015-04-08
US20130111719A1 (en) 2013-05-09
US9991439B2 (en) 2018-06-05
CN102986046A (zh) 2013-03-20
CN102986046B (zh) 2015-06-24
FR2962598B1 (fr) 2012-08-17
FR2962598A1 (fr) 2012-01-13
WO2012004250A1 (fr) 2012-01-12
KR101856797B1 (ko) 2018-06-19
KR20140008286A (ko) 2014-01-21
JP2013531950A (ja) 2013-08-08
EP2591515A1 (fr) 2013-05-15

Similar Documents

Publication Publication Date Title
JP6043717B2 (ja) 圧電材料の埋め込み方法
JP5110092B2 (ja) 複合圧電基板の製造方法
US9246462B2 (en) Method for manufacturing piezoelectric device
JP5817830B2 (ja) 圧電バルク波装置及びその製造方法
US10707406B2 (en) Method for manufacturing piezoelectric device
JP5716831B2 (ja) 圧電バルク波装置及びその製造方法
JP5716833B2 (ja) 圧電バルク波装置及びその製造方法
JP2022084536A (ja) 大きなサーマルバジェットに適合する単結晶材料から製造された層を有するコンポーネントを製造するプロセス
US9530956B2 (en) Piezoelectric bulk wave device, and method of manufacturing the piezoelectric bulk wave device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161114

R150 Certificate of patent or registration of utility model

Ref document number: 6043717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250