JP2011100865A - プラズマ処理方法 - Google Patents

プラズマ処理方法 Download PDF

Info

Publication number
JP2011100865A
JP2011100865A JP2009254855A JP2009254855A JP2011100865A JP 2011100865 A JP2011100865 A JP 2011100865A JP 2009254855 A JP2009254855 A JP 2009254855A JP 2009254855 A JP2009254855 A JP 2009254855A JP 2011100865 A JP2011100865 A JP 2011100865A
Authority
JP
Japan
Prior art keywords
plasma processing
plasma
processing method
etching
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009254855A
Other languages
English (en)
Inventor
Atsushi Suyama
淳 須山
Takeshi Shimada
剛 島田
Atsushi Yoshida
篤 吉田
Yasukiyo Morioka
泰清 森岡
Kota Tanaka
項太 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2009254855A priority Critical patent/JP2011100865A/ja
Priority to US12/694,386 priority patent/US20110111602A1/en
Publication of JP2011100865A publication Critical patent/JP2011100865A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/321Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】
真空容器内のファラデーシールド有効範囲外(主に、チャンバー内壁)に付着した反応生成物の剥がれを抑制し、量産安定性に優れたプラズマ処理装置の運転方法を提供する。
【解決手段】
放電部と処理部とを有するプラズマ処理装置を用いて難エッチング材料からなる層が形成された試料をプラズマで処理するプラズマ処理方法において、試料をエッチングする前のエージング処理を行なう第1の工程S1と、試料上に形成された難エッチング材料からなる層をプラズマ処理することによりエッチングする第2の工程S2と、第2の工程S2の後に、プラズマ処理を行なうことにより処理部を構成するチャンバーの内壁の堆積膜を安定化させる第3の工程S3と、第2の工程S2と第3の工程S3とを繰り返す工程とを有する。
【選択図】図4

Description

本発明は、プラズマ処理方法に係り、特に真空処理容器内において難エッチング材料のエッチングを行なうのに好適なプラズマ処理方法に関する。
近年の半導体デバイスの製造分野において用いられる被エッチング材料として、DRAM(Dynamic Random Access Memory)もしくは論理回路IC等にはSi、Al、SiO2等の比較的エッチングし易い材料が用いられる。また、FRAM(Ferroelectric Random Access Memory)、MRAM(Magnetic Random Access Memory)、磁気ヘッド等においてはFe等の難エッチング材料が用いられている。
なお、難エッチング材料の具体的な例としては、MRAMや磁気ヘッド等に用い強磁性もしくは反強磁性材料としてのFe、NiFe,PtMn、IrMn。また、DRAMのキャパシタ部やゲート部、FRAMのキャパシタ部、MRAMのTMR(Tunneling Magneto Resistive)素子部に用いられる貴金属材料のPt、Ir、Au、Ta、Ruが挙げられるが、この他に高誘電体材料のAl2O3(酸化アルミニウム)、HfO3(酸化ハフニウム)、Ta2O3(酸化タンタル)、強誘電体材料のPZT(チタン酸ジルコン酸鉛)、PLZT(チタン酸ジルコン酸ランタン鉛)、BST(チタン酸バリウムストロンチウム)、SBT(タンタル酸ストロンチウムビスマス)等もある。
これら難エッチング材料は、エッチング時に生成される反応生成物の蒸気圧が低いためエッチングが困難であると共に、真空容器内壁に対するエッチング後の反応生成物の付着量が多い。そのため、試料を数枚から数百枚処理するだけで真空容器内壁が反応生成物の堆積物によって覆われ、更にこの反応生成物が堆積しすぎると内壁表面から剥がれ落ち、ウエハ上に異物となって付着する。特にFRAM、MRAMについては、デバイスの高集積化に伴う素子の微細化に伴って、歩留まり低下を引き起こす異物の低減、及びエッチング特性の安定化が最重要課題である。
この難エッチング材料のエッチングにおける真空容器内壁への反応生成物付着量低減技術として、例えば、特許文献1には誘導方式で処理容器内にプラズマを生成すると共に真空容器外周に設けた誘導アンテナとプラズマとの間にファラデーシールドを設け、このファラデーシールドに高周波電源を接続し電力を供給することで真空容器内壁への反応生成物の付着を低減し、あるいは真空容器内壁をクリーニング可能としたプラズマ処理装置が示されている。更に特許文献2には、ファラデーシールドに500V以上の電圧を印加し、三塩化ホウ素(比率20%)及び塩素(比率80%)を含む混合ガスでプラズマを生成することで効率良くクリーニングを行う処理方法が示されている。
しかしこの手法は、真空容器のうち非導電性物質すなわちセラミックスか石英等で形成している部分で、かつファラデーシールドによる電界が十分に到達している部分(主に、反応ガス放電部であるベルジャーの内壁)については有効であるが、その他の非導電性物質で形成した部分あるいは導電性物質で形成した部分(主に、試料処理部であるチャンバの内壁)については、反応生成物の付着抑制ならびに除去が十分に行われていない。
そこで特許文献3にはファラデーシールドの有効範囲外(主に、試料処理部であるチャンバの内壁)の反応生成物付着、及び剥がれ抑制技術として部品の表面に凹凸を持たせた手法等が示されている。
また、特許文献4にはフォトレジストをマスク材としたAu(金)、Pt(白金)等の金属膜をエッチングするエッチング装置のクリーニング方法において、真空容器内壁に付着した堆積物を効率良く除去してエッチング性能の再現性が有り、真空容器内部からの異物の発塵が少ない状態を維持する手法が示されている。
特開2000−323298号公報 特開2003−243362号公報 特開2007−158373号公報 特開2006−237432号公報
前記のように、誘導アンテナとプラズマとの間に設けたファラデーシールドに高周波電源を接続し電力を供給することで、非導電性物質で形成している部分で、かつ電界が十分に到達している部分については真空容器内壁への反応生成物の付着を低減し、あるいは真空容器内壁をクリーニング可能としたプラズマ処理装置では、その有効範囲が限定される。
このような処理装置で難エッチング材をエッチング処理した場合、ファラデーシールドが有効な範囲については反応生成物の抑制ならびに除去が可能であるが、有効範囲外の部分については反応生成物が除去しきれない。また、付着した反応生成物が三塩化ホウ素(BCl3)や塩素(Cl2)の混合ガスを用いたプラズマクリーニングで比較的容易に除去できるものであれば問題は無いが、難エッチング材とされるIrやPb等であった場合、除去が困難である。これより、ファラデーシールド有効範囲外の部分については、各部品の表面粗さを変更し堆積された反応生成物を剥がれにくくする手法を用いていた。しかし、前記に示した両手法だけでは100〜300枚程度の連続処理が限界であり、1000枚相当の連続処理に対しての検討が十分に行われていなかった。
本発明は、これらの問題点に鑑みてなされたもので、真空容器内のファラデーシールド有効範囲外(主にチャンバー内壁)に付着した反応生成物の剥がれを抑制し、量産安定性に優れたプラズマ処理方法を提供することを目的とする。
上記目的を達成するための一実施形態として、チャンバー内において、難エッチング材料を用いて形成された薄膜を有する試料をプラズマで処理するプラズマ処理工程と、前記プラズマ処理工程で前記チャンバー内壁へ堆積した堆積膜を安定化する安定化工程と、を有することを特徴とするプラズマ処理方法とする。
また、放電部と処理部とを有するプラズマ処理装置を用いて難エッチング材料からなる層が形成された試料をプラズマで処理するプラズマ処理方法において、試料をエッチングする前のエージング処理を行なう第1の工程と、前記試料上に形成された難エッチング材料からなる層をプラズマ処理することによりエッチングする第2の工程と、前記第2の工程の後に、前記処理部を構成するチャンバーの内壁に堆積した反応生成物を安定化させる第3の工程と、前記第2の工程と前記第3の工程とを繰り返す工程と、を有することを特徴とするプラズマ処理方法とする。
上記構成とすることにより、真空容器内のファラデーシールド有効範囲外(主にチャンバー内壁)に付着した反応生成物の剥がれを抑制し、量産安定性に優れたプラズマ処理方法を提供することができる。
第1の実施例に係るプラズマエッチング装置を説明するための概略断面図である。 第1の実施例に係るプラズマエッチング装置の構成を示す図である。 第1の実施例で用いた試料の概略断面図である。 第1の実施例で用いた試料処理(連続処理)の流れを示すフローチャートである。 連続処理時評価時の異物増減数を説明する図である。 従来の方法において、プラズマエッチング装置内部の反応生成物の状態を示す図である。 第1の実施例において、プラズマエッチング装置内部の反応生成物の状態を示す図である。
本発明は上記課題を解決するため、次のような形態を採用した。真空処理室の一部を構成するとともに処理ガスの吹き出し口を備えたガスリングを含み前記ガスリングの上部を被覆して真空処理室を形成するベルジャーに覆われた放電部と、前記真空処理室の他の一部を構成するとともにチャンバーに囲われ試料を載置する載置台を含む処理部と、前記ベルジャー上部に配置し、前記真空処理室内に高周波電界を供給してプラズマを生成するアンテナと、前記アンテナとベルジャー間に配置するとともに高周波バイアス電圧が付与されるファラデーシールドと、前記処理ガスの吹き出し口を除く前記ガスリング内面に着脱自在に取り付けた断熱リングを有し、前記試料から見込むことのできる断熱リングを含むガスリング内面の面積の約1/2以上に設定したプラズマ処理装置を用いたプラズマ処理方法において、難エッチング材料で構成された積層膜の試料を処理した後にSiウエハと入れ替え、三塩化ホウ素(BCl3)と塩素(Cl2)を用いた混合ガスのプラズマを生成させる。
また、プラズマを生成させる際には誘導アンテナとプラズマとの間に設けたファラデーシールド、及び高周波バイアス印加用の電極上に載置されるSiウエハに対してウエハバイアスを印加させる。すなわち、本実施の形態においては、真空容器内のファラデーシールド有効範囲外(主に、チャンバー側壁)に付着した反応生成物の剥がれを抑制する手法として、難エッチング材料で構成された積層膜の試料を1枚処理するごとにダミー基板であるSiウエハとの入れ替えを行い、三塩化ホウ素(BCl3)20〜40%と塩素(Cl2)60〜80%の混合ガスプラズマで、処理圧力を0.5〜2.0Pa、ファラデーシールド電圧600〜1500V(ベルジャー内面のデポを除去できる電圧)、ウエハバイアス電圧300V以上になるようにバイアス高周波電力を設定してプラズマ処理を行いダミー基板であるSiウエハのエッチングを行う。
本方法において、難エッチング材料で構成された積層膜の試料を1枚処理するごとに、ダミー基板であるSiウエハと入れ替え、三塩化ホウ素(BCl3)と塩素(Cl2)を用いた混合ガスプラズマでの処理を行い反応生成物を安定化することにより、大量に半導体デバイスの処理を行っても真空容器内壁に付着した反応生成物の剥がれを抑制、すなわち異物の発塵が少ない真空処理容器の状態を維持することができる。
以下、実施例を用いて詳細に説明する。
以下、第1の実施例について図1〜図6を用いて説明する。図1は、本実施例にかかる真空処理装置、この例の場合、プラズマエッチング装置を説明するための概略断面図である。
プラズマエッチング装置は、半導体基板上に形成された各種薄膜をエッチングする処理装置であって、プラズマ形成のガス供給を受け、プラズマを生成し基板上に形成された金属膜等の薄膜をエッチングする処理装置である。
図1に示すプラズマ処理装置において、ベルジャーとチャンバーで囲われた処理室は、ベルジャーで覆われプラズマ生成部を形成するセラミックの非導電性材料で成る放電部2と、チャンバーで囲われ被処理物である試料12、高周波バイアス印加用の電極6が配置された処理部3とで構成される。処理部3はアースに設置されており、電極6は絶縁材を介して処理部3に取り付けられる。放電部2はプラズマを生成するため誘導結合アンテナ1a/1b、整合器4、第1の高周波電源10等が取り付けられている。本実施例では、放電部2の外周にコイル状の誘電結合アンテナ1a/1bを配置したエッチング装置を使用した。
処理室内部には、ガス供給装置5から処理ガスが供給される一方で、排気装置8によって所定の圧力に減圧排気される。ガス供給装置5より処理室内部に処理ガスを供給し、該処理ガスを誘導結合アンテナ1a/1bにより発生する電界の作用によりプラズマ化する。また、プラズマ7中に存在するイオンを試料12上に引き込むために電極6に第2の高周波電源11によりバイアス電圧電力を印加する。
更に発光モニタリング装置13で発光するエッチングガスの強度または反応生成物の発光強度の変化をとらえて試料12のエッチング材の終点を判定する。
本装置は難エッチング材料のエッチングに応じた構造を有しており、ファラデーシールド9へ電圧印加することによって、放電部2への反応生成物付着抑制ならびに除去が可能となる。処理部3の内側に設置されているインナーカバー15と電極6を覆う電極カバー16の表面には粗面加工を施し、一旦付着した反応生成物が剥がれ落ちないようにしている。
試料12を電極6上に設置するためのサセプタ14の裏面には金属溶射が施され、プラズマ7による電圧印加によってサセプタ14表面への反応生成物付着抑制ならびに除去を行っている。
図2に、試料の搬送系を含むプラズマ処理装置の概略平面図を示す。大気ローダ17はロードロック室18及びアンロードロック室19と連結しており、ロードロック室18及びアンロードロック室19は真空搬送室21と連結した構造となっている。また、真空搬送室21はエッチング処理室22とアッシング処理室26が連結されている。
試料12は大気ローダ17及び真空搬送ロボット20により搬送されエッチング処理室22でエッチング処理され、インライン処理にてアッシング処理室26でアッシング処理される。また、大気ローダには試料12を設置するカセット1(23),2(24)とダミー基板のウエハを設置するカセット3(25)を設けた。試料用のカセットとは別に、ダミー専用のカセットを設けたことにより、試料12のカセットにダミー基板のウエハを入れ替える必要が無く、設置された試料12は随時エッチング処理室22に搬送され、エッチング処理後は元のカセットに戻るシステムになっている。
上記のように構成された装置で処理する、本実施例で用いた試料12の概略断面構造を図3に示す。試料12は、下地膜102が形成された半導体Si基板101上に下からバリア層103、下部電極層104、強誘電体層105、上部電極層106の順に成膜が施され、最後にハードマスク107材を成膜することで電子回路のパターンを形成する。
尚、上部電極層106および下部電極層104に採用される材料としては酸化イリジウム(IrOx)、イリジウムプラチナ合金(IrPt)、酸化プラチナ(PtOx)、ルテニウム(Ru)、酸化ルテニウム(RuOx)、パラジウム(Pd)、酸化パラジウム(PdOx)等がある。
強誘電体層105としては前記にも示したPZT(チタン酸ジルコン酸鉛)、PLZT(チタン酸ジルコン酸ランタン鉛)、BST(チタン酸バリウムストロンチウム)、SBT(タンタル酸ストロンチウムビスマス)等がある。
バリア層103としてはTi、TiN、TiAlON等、ハードマスク107材料としてはTiAlNやSiO2等がある。本実施例では、ハードマスク107材がTiAlN、上部電極層106及び下部電極層104がIr、強誘電体層105がPZT、バリア層103がTiAlONで構成された試料を用いた。
また、この試料のエッチング処理ガスとしては、上部電極層106は塩素(Cl2)と酸素(O2)、強誘電体層105は三塩化ホウ素(BCl3)とアルゴン(Ar)、下部電極層104は塩素(Cl2)、酸素(O2)、四フッ化炭素(CF4)、バリア層103は三塩化ホウ素(BCl3)、塩素(Cl2)、アルゴン(Ar)を用い、更にその際のファラデーシールド電圧は1000V以上印加させ、被エッチング膜を処理しながら有効範囲内の反応生成物の付着抑制及び除去も行う。
なお、試料の構造としては上記に限定されるものではなく、難エッチング材料として、鉄(Fe)、ニッケル(Ni)、白金(Pt)、マンガン(Mn)、イリジウム(Ir)、金(Au)、タンタル(Ta)、ルテニウム(Ru)、パラジウム(Pd)、酸化アルミニウム、酸化ハフニウム、チタン酸ジルコン酸鉛、チタン酸ジルコン酸ランタン鉛、チタン酸バリウムストロンチウム、タンタル酸ストロンチウムビスマス、チタン(Ti)の少なくとも1者を含む薄膜が形成されていればよい。
また、ベルジャー内壁への反応生成物の付着の影響が少ない場合には、必ずしもファラデーシールドへ電圧を印加する必要はない。
次に、本実施例で用いた試料処理の流れを図4のフローチャートを用いて説明する。まず、試料のエッチング処理前にSiウエハを搬入し、エッチング処理室内の安定化を目的としたプラズマ処理(エージング処理)を行う(S1)。その後、Siウエハと試料を入れ替えて試料のエッチング処理(S2)を行い、再度Siウエハとの入れ替えを行う。ウエハ入れ替え終了後、Siウエハを用いたプラズマ処理(インサイチュー処理)を行い(S3)、再度試料との入れ替えを行って試料をエッチング処理(S2)する。本実施例はこの工程を繰り返しての連続処理評価を実施し、反応生成物の剥がれによる異物発生について検討したものである。
また、エージング処理及びインサイチュー処理のエッチング条件としては、本実施例で試料のエッチング処理に使用している三塩化ホウ素(BCl3)を20〜40%、塩素(Cl2)を60〜80%にし、処理圧力を0.5〜2.0Pa、ファラデーシールド電圧を600〜1500V、ウエハバイアス電圧300V以上になるようにバイアス高周波電力を設定した。
次に図4に示したフローに従って行なった連続処理評価結果を説明する。なお、表1にエージング処理及びインサイチュー処理で実施するプラズマ処理条件を示す。
Figure 2011100865
以上の条件下で連続処理を行うにあたり、反応生成物の剥がれの目安として試料処理枚数100枚毎にSiウエハを用いた異物評価を実施することにした。また、異物評価は大きさ(粒径)が0.20μm以上の付着異物を検出することにより行なった。
図5に連続処理時の異物増減数を示す。前記に示す各処理条件を用いて図4に示すフローでの連続処理評価を実施した結果、1100枚まで異物の付着数が少ない状態で連続処理を実施することができた。これより、本運用方法を用いることで従来の運用方法より反応生成物の剥がれを抑制することが確認できた。
次に、試料連続処理時に処理室内に付着する反応生成物の状態を図6(a)、図6(b)に示す。図6(a)に示すように難エッチング材を含んだ試料をエッチング処理すると、処理室内壁に難エッチング材を主体とした反応生成物が付着してしまう。この反応生成物の付着量は試料の処理枚数と比例し増加していくと予測されるが、従来の運用では難エッチング材を主体とした反応生成物が常時積み重なっている状態となり、試料処理数百枚レベルで剥がれ落ち異物となっていたと考えられる。
しかし、本実施例の方法ではエージング処理及びインサイチュー処理時にダミー基板であるSiウエハを用いたことで、Siウエハのエッチングが進行しウエハからSiClxの反応生成物が発生する。このSiClxは試料処理間に発生し、図6(b)に示すように従来の状態とは異なった反応生成物状態になって処理室内に付着していると考えられる。SiClxを含んだ反応生成物になったことで従来よりも反応生成物が強固になり、付着状態を安定化させたものと考える。
この安定化には、試料のエッチング後(特に、直後)にインサイチュー処理を行なうことが好ましい。すなわち、試料のエッチング後の場合、チャンバー内壁の温度が高まっており、反応生成物を十分に安定化することができる。エージング処理はインサイチュー処理と同様の条件で実施しているが、試料のエッチング前であるため、チャンバー内壁の温度が低く、安定化が十分ではないものと考えられる。なお、本方法としてインサイチュー処理を行う頻度は、試料処理枚数n枚毎でも同様の効果が得られると考える。
以上説明したように、本実施例によればSiウエハのエッチング処理を試料処理前のエージング、及び試料処理1枚毎に行ったインサイチュー処理で適用することで、エッチング処理室内に付着した反応生成物の剥がれを抑制し異物レベルを低減させ、長期に渡り装置を安定稼動させることができるプラズマ処理方法を提供することができる。
第2の実施例について以下説明する。なお、実施例1に記載され、本実施例に未記載の事項は実施例1と同様である。
本実施例においては、エージング処理に先立ってチャンバー内壁を加熱する例について説明する。本実施例においては、図1に示したエッチング装置の処理部(チャンバー)3の外周にヒータを取り付けた構成を有する。このエッチング装置を用いて図4に示すフローに従って試料のエッチング処理を行なった。実施例1との違いは、S1のSiウエハでのエージング処理に先立って、処理部3を前記ヒータで加熱する点にある(加熱エージング処理)。本実施例ではヒータの加熱設定温度を100℃としたが、60℃〜150℃の範囲で用いることができる。
これにより、1枚目の試料から異物付着を低減することができる。また、実施例1では試料のエッチングとSiウエハのインサイチュー処理を1枚ずつ交互に行なったが、本実施例では加熱エージング後3枚の試料を連続してエッチングし、その後Siウエハのインサイチュー処理を行なった。試料の処理単位である1バッチの枚数が10枚を越える場合には、S1のエージング処理とS3のインサイチュー処理とを組み合わせることにより、試料への異物付着を低減することができる。
但し、1バッチ内の試料枚数が数枚程度と少ない場合には、加熱エージング処理のみとし、Siウエハでのインサイチュー処理を省略することもできる。
以上説明したように、本実施例によれば、処理部(チャンバー)を加熱してからSiウエハでのエージング処理を行なうことにより、真空容器内のファラデーシールド有効範囲外に付着した反応生成物の剥がれを抑制し、量産安定性に優れたプラズマ処理方法を提供することができる。また、処理部を加熱してから行なうSiウエハでのエージング処理(加熱エージング処理)とSiウエハでのインサイチュー処理とを組み合わせることにより、試料への異物付着をより低減することができる。また、試料枚数が少ない場合には、加熱エージング処理のみとし、Siウエハでのインサイチュー処理を省略することができるため、簡便な方法で異物付着を低減することができる。
1a/1b…誘導結合アンテナ、2…放電部、3…処理部、4…整合器、5…ガス供給装置、6…電極、7…プラズマ、8…排気装置、9…ファラデーシールド、10…第1の高周波電源、11…第2の高周波電源、12…試料、13…発光モニタリング装置、14…サセプタ、15…インナーカバー、16…電極カバー、17…大気ローダ、18…ロードロック室、19…アンロードロック室、20…真空搬送ロボット、21…真空搬送室、22…エッチング処理室、23…製品カセット1、24…製品カセット2、25…ダミーカセット、26…アッシング処理室、101…Si基板、102…下地膜、103…バリア層、104…下部電極層、105…強誘電体層、106…上部電極層、107…ハードマスク。

Claims (12)

  1. チャンバー内において、難エッチング材料を用いて形成された薄膜を有する試料をプラズマで処理するプラズマ処理工程と、
    前記プラズマ処理工程で前記チャンバー内壁へ堆積した堆積膜を安定化する安定化工程と、を有することを特徴とするプラズマ処理方法。
  2. 請求項1記載のプラズマ処理方法において、
    前記難エッチング材料は、鉄(Fe)、ニッケル(Ni)白金(Pt)、マンガン(Mn)、イリジウム(Ir)、金(Au)、タンタル(Ta)、ルテニウム(Ru)、パラジウム(Pd)、酸化アルミニウム、酸化ハフニウム、チタン酸ジルコン酸鉛、チタン酸ジルコン酸ランタン鉛、チタン酸バリウムストロンチウム、タンタル酸ストロンチウムビスマス、チタン(Ti)の少なくとも1者であることを特徴とするプラズマ処理方法。
  3. 請求項1記載のプラズマ処理方法において、
    前記安定化工程は、前記チャンバー内に設けたSiウエハを、三塩化ホウ素と塩素との混合ガスを用いて生成したプラズマでエッチング処理する工程であることを特徴とするプラズマ処理方法。
  4. 請求項3記載のプラズマ処理方法において、
    前記混合ガスの割合は、三塩化ホウ素が20〜40%、塩素が60〜80%であることを特徴とするプラズマ処理方法。
  5. 放電部と処理部とを有するプラズマ処理装置を用いて難エッチング材料からなる層が形成された試料をプラズマで処理するプラズマ処理方法において、
    試料をエッチングする前のエージング処理を行なう第1の工程と、
    前記試料上に形成された難エッチング材料からなる層をプラズマ処理することによりエッチングする第2の工程と、
    前記第2の工程の後に、前記処理部を構成するチャンバーの内壁に堆積した反応生成物を安定化させ第3の工程と、
    前記第2の工程と前記第3の工程とを繰り返す工程と、を有することを特徴とするプラズマ処理方法。
  6. 請求項5記載のプラズマ処理方法において、
    前記第3の工程は、前記チャンバー内において、三塩化ホウ素と塩素との混合ガスを用いて生成したプラズマを用いてSiウエハをエッチング処理する工程であることを特徴とするプラズマ処理方法。
  7. 請求項5記載のプラズマ処理方法において、
    前記第3の工程は、前記第2の工程において複数の試料をエッチングした後に実施されることを特徴とするプラズマ処理方法。
  8. 請求項5記載のプラズマ処理方法において、
    前記プラズマ処理装置は前記放電部を構成するベルジャー上部にファラデーシールドを有し、
    前記第3の工程は、前記ファラデーシールドに電圧が印加された状態で実施されることを特徴とするプラズマ処理方法。
  9. 放電部と処理部とを有するプラズマ処理装置を用いて難エッチング材料からなる層が形成された試料をプラズマで処理するプラズマ処理方法において、
    前記処理部を構成するチャンバーの内壁を加熱後、試料をエッチングする前のエージング処理を行なうことにより前記チャンバーの内壁に堆積した反応生成物を安定化する第1の工程と、
    前記試料上に形成された難エッチング材料からなる層をプラズマ処理することによりエッチングする第2の工程と、を有することを特徴とするプラズマ処理方法。
  10. 請求項9記載のプラズマ処理方法において、
    前記第1の工程は、前記チャンバー内においてSiウエハを三塩化ホウ素ガスと塩素ガスとを用いて生成したプラズマでエッチング処理する工程であることを特徴とするプラズマ処理方法。
  11. 請求項9記載のプラズマ処理方法において、
    前記第2の工程の後に、前記処理部を構成するチャンバーの内壁に堆積した反応生成物を安定化する第3の工程を更に有することを特徴とするプラズマ処理方法。
  12. 請求項11記載のプラズマ処理方法において、
    前記第2の工程と、前記第3の工程とを繰り返す工程を有することを特徴とするプラズマ処理方法。
JP2009254855A 2009-11-06 2009-11-06 プラズマ処理方法 Withdrawn JP2011100865A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009254855A JP2011100865A (ja) 2009-11-06 2009-11-06 プラズマ処理方法
US12/694,386 US20110111602A1 (en) 2009-11-06 2010-01-27 Plasma processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009254855A JP2011100865A (ja) 2009-11-06 2009-11-06 プラズマ処理方法

Publications (1)

Publication Number Publication Date
JP2011100865A true JP2011100865A (ja) 2011-05-19

Family

ID=43974476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009254855A Withdrawn JP2011100865A (ja) 2009-11-06 2009-11-06 プラズマ処理方法

Country Status (2)

Country Link
US (1) US20110111602A1 (ja)
JP (1) JP2011100865A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021005579A (ja) * 2019-06-25 2021-01-14 株式会社アルバック ドライエッチング方法及びデバイスの製造方法
WO2024100849A1 (ja) * 2022-11-10 2024-05-16 株式会社日立ハイテク エージング条件の評価装置及び設定方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10577827B2 (en) * 2018-03-31 2020-03-03 Lane Research Modular barrier system with panels having attached links

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557514B1 (ko) * 1997-11-14 2006-03-03 동경 엘렉트론 주식회사 플라즈마 처리시스템의 청정방법
US6274500B1 (en) * 1999-10-12 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Single wafer in-situ dry clean and seasoning for plasma etching process
US20030160024A1 (en) * 2002-02-27 2003-08-28 Tadayashi Kawaguchi Plasma processing method and apparatus
US7361599B2 (en) * 2002-09-03 2008-04-22 Texas Instruments Incorporated Integrated circuit and method
JP3905462B2 (ja) * 2002-11-20 2007-04-18 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US7010374B2 (en) * 2003-03-04 2006-03-07 Hitachi High-Technologies Corporation Method for controlling semiconductor processing apparatus
JP4764028B2 (ja) * 2005-02-28 2011-08-31 株式会社日立ハイテクノロジーズ プラズマ処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021005579A (ja) * 2019-06-25 2021-01-14 株式会社アルバック ドライエッチング方法及びデバイスの製造方法
JP7232135B2 (ja) 2019-06-25 2023-03-02 株式会社アルバック ドライエッチング方法及びデバイスの製造方法
WO2024100849A1 (ja) * 2022-11-10 2024-05-16 株式会社日立ハイテク エージング条件の評価装置及び設定方法

Also Published As

Publication number Publication date
US20110111602A1 (en) 2011-05-12

Similar Documents

Publication Publication Date Title
JP4421609B2 (ja) 基板処理装置および半導体装置の製造方法、エッチング装置
KR100861678B1 (ko) 금속전극을 형성하기 위한 방법
KR20040090928A (ko) Mram 장치 제조 방법
JP2007005381A (ja) プラズマエッチング方法、及びプラズマエッチング装置
TWI453816B (zh) 電漿處理裝置之乾洗方法
JP2005259836A (ja) プラズマエッチング装置及びプラズマエッチング方法
CN112259457A (zh) 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
JP2008060258A (ja) プラズマ処理装置およびプラズマ処理方法
JP2008098339A (ja) プラズマ処理装置、プラズマ処理方法、およびプラズマ処理装置のクリーニング方法
JP2011100865A (ja) プラズマ処理方法
US20040040662A1 (en) Plasma processing method and apparatus for etching nonvolatile material
JP2003243362A (ja) プラズマ処理方法及び処理装置
US6071828A (en) Semiconductor device manufacturing method including plasma etching step
KR100541195B1 (ko) 산화 금속막 증착 챔버의 세정 방법 및 이를 수행하기위한 증착 장치
JP5924941B2 (ja) プラズマ処理方法
JP5766027B2 (ja) ドライエッチング方法及びデバイス製造方法
US20130284701A1 (en) Method of manufacturing dielectric device and ashing method
KR20240012526A (ko) 고온 세정들을 위한 처리
JP4357397B2 (ja) プラズマ処理による試料処理方法
JP2003273077A (ja) ドライクリーニング方法及びドライクリーニング用基板
JP2005353698A (ja) エッチング方法
JP4676222B2 (ja) プラズマ処理装置
KR100791532B1 (ko) 기판처리 장치 및 반도체 장치의 제조방법
TWI496515B (zh) 基板處理裝置之運轉方法
JP7232135B2 (ja) ドライエッチング方法及びデバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120913

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130227