JPH0467777B2 - - Google Patents
Info
- Publication number
- JPH0467777B2 JPH0467777B2 JP60096326A JP9632685A JPH0467777B2 JP H0467777 B2 JPH0467777 B2 JP H0467777B2 JP 60096326 A JP60096326 A JP 60096326A JP 9632685 A JP9632685 A JP 9632685A JP H0467777 B2 JPH0467777 B2 JP H0467777B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- film
- deposited film
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000007789 gas Substances 0.000 claims description 47
- 238000005530 etching Methods 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- 150000002367 halogens Chemical class 0.000 claims description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004215 Carbon black (E152) Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、反応性イオンエツチングによりシリ
コン基板を選択エツチングするドライエツチング
方法に関する。
コン基板を選択エツチングするドライエツチング
方法に関する。
近年、ダイナミツクRAM等の半導体集積回路
素子の高集積化は、極限まで進められており、従
来のようなシリコン基板表面に平面的に単位素子
を配置した構造では以上の集積化は困難になりつ
つある。そこで、シリコン基板表面上に微細な溝
（トレンチ）を形成して、素子相互の分離を行つ
たり、トレンチの側壁にキヤパシタ等の単位素子
を配置した素子構造により集積度の向上がはから
れている。
素子の高集積化は、極限まで進められており、従
来のようなシリコン基板表面に平面的に単位素子
を配置した構造では以上の集積化は困難になりつ
つある。そこで、シリコン基板表面上に微細な溝
（トレンチ）を形成して、素子相互の分離を行つ
たり、トレンチの側壁にキヤパシタ等の単位素子
を配置した素子構造により集積度の向上がはから
れている。
上記素子の構造は次のような工程により実現さ
れる。まず、Si基板上にマスク材を選択形成した
後、エツチングによりマスク材で覆われていない
部分に１〜10［μm］程度の深さの溝を形成し、次
いで溝に面したSi中に不純物のドーピングを行つ
たり、表面を酸化して薄い絶縁膜を形成する等の
工程を行い、最後にSiO2等の絶縁材料或いは多
結晶Si等の配線材料をCVD法（化学気相成長法）
により溝中に埋込む。
れる。まず、Si基板上にマスク材を選択形成した
後、エツチングによりマスク材で覆われていない
部分に１〜10［μm］程度の深さの溝を形成し、次
いで溝に面したSi中に不純物のドーピングを行つ
たり、表面を酸化して薄い絶縁膜を形成する等の
工程を行い、最後にSiO2等の絶縁材料或いは多
結晶Si等の配線材料をCVD法（化学気相成長法）
により溝中に埋込む。
溝形成を行うエツチング方法としては従来、Ｃ
2やCC4等の塩素系のガスをエツチングガス
とした反応性イオンエツチング法が用いられてき
たが、この方法では第５図ａに示すように垂直の
エツチング形状を得ることは困難であり、同図ｂ
に示すように側壁が脹らんで逆テーパ状になつた
り、底面の端の部分のみが深くなるトレンチング
と呼ばれる現象が生じてしまう。なお、第５図中
５１はSi基板、５２はマスク材、５３は溝、５４
はイオンをそれぞれ示している。
2やCC4等の塩素系のガスをエツチングガス
とした反応性イオンエツチング法が用いられてき
たが、この方法では第５図ａに示すように垂直の
エツチング形状を得ることは困難であり、同図ｂ
に示すように側壁が脹らんで逆テーパ状になつた
り、底面の端の部分のみが深くなるトレンチング
と呼ばれる現象が生じてしまう。なお、第５図中
５１はSi基板、５２はマスク材、５３は溝、５４
はイオンをそれぞれ示している。
上記の現象が生じる理由は、次のようにして説
明される。即ち、反応性イオンエツチングにおい
て、プラズマ中で加速された活性なイオン５４が
Si基板５１の表面に対して略垂直に衝突するため
に、エツチングは専ら垂直方向に進行する。しか
し、表面に衝突するイオン５４は一定の角度分散
を持つているために、垂直な側壁をもエツチング
するために、このような逆テーパが生じるのであ
る。また、第５図ｂに示す如くエツチング側壁で
イオン５４が反射されるために、側壁にイオンが
掃き寄せられ、イオン密度が高くなりトレンチン
グが生じるのである。
明される。即ち、反応性イオンエツチングにおい
て、プラズマ中で加速された活性なイオン５４が
Si基板５１の表面に対して略垂直に衝突するため
に、エツチングは専ら垂直方向に進行する。しか
し、表面に衝突するイオン５４は一定の角度分散
を持つているために、垂直な側壁をもエツチング
するために、このような逆テーパが生じるのであ
る。また、第５図ｂに示す如くエツチング側壁で
イオン５４が反射されるために、側壁にイオンが
掃き寄せられ、イオン密度が高くなりトレンチン
グが生じるのである。
そして、このような逆テーパが生じると、
SiO2や多結晶Siを完全に埋込むことができなく
なり、中央に所謂「す」が生じてしまう。また、
トレンチングが生じると、溝内部の表面を酸化し
て、これを絶縁膜としてキヤパシタを形成した時
に、この角の部分で絶縁耐圧が低下する等の問題
があつた。
SiO2や多結晶Siを完全に埋込むことができなく
なり、中央に所謂「す」が生じてしまう。また、
トレンチングが生じると、溝内部の表面を酸化し
て、これを絶縁膜としてキヤパシタを形成した時
に、この角の部分で絶縁耐圧が低下する等の問題
があつた。
本発明は上記事情に考慮してなされたもので、
その目的とするところは、シリコン基板のドライ
エツチング方法で避けられなかつた溝中の側壁の
脹らみとトレンチングを解消することができ、良
好なエツチング形状を得ることができるドライエ
ツチング方法を提供することにある。
その目的とするところは、シリコン基板のドライ
エツチング方法で避けられなかつた溝中の側壁の
脹らみとトレンチングを解消することができ、良
好なエツチング形状を得ることができるドライエ
ツチング方法を提供することにある。
本発明の骨子は、単結晶シリコンの主エツチン
グガスである塩素（Ｃ2）や四塩化炭素（CC
４）等に加えて、プラズマ中で分解されてそれ自
身で堆積物を形成する堆積用ガスを用いて反応性
イオンエツチングを行うことにより、シリコン基
板に良好なエツチング形状の溝を形成することに
ある。
グガスである塩素（Ｃ2）や四塩化炭素（CC
４）等に加えて、プラズマ中で分解されてそれ自
身で堆積物を形成する堆積用ガスを用いて反応性
イオンエツチングを行うことにより、シリコン基
板に良好なエツチング形状の溝を形成することに
ある。
被エツチング面に選択的にマスクが形成された
シリコン基板を電極間に配置したのち、これらの
電極間に所定のガスを導入すると共に、該電極間
に放電プラズマを生起し、上記基板をエツチング
して溝を形成するドライエツチング方法におい
て、前記ガスとして、少なくともハロゲン元素を
含むエツチング用ガスと、プラズマ中で分解され
て該分解物からなる堆積物を生成する堆積用ガス
との混合ガスを用い、前記堆積用ガスによりエツ
チング側壁に堆積膜を形成しながらエツチングを
進行させ、かつ該堆積膜のエツチング側壁の上部
から底部に至る途中の膜厚を上部及び底部の膜厚
より厚く形成するようにした方法である。
シリコン基板を電極間に配置したのち、これらの
電極間に所定のガスを導入すると共に、該電極間
に放電プラズマを生起し、上記基板をエツチング
して溝を形成するドライエツチング方法におい
て、前記ガスとして、少なくともハロゲン元素を
含むエツチング用ガスと、プラズマ中で分解され
て該分解物からなる堆積物を生成する堆積用ガス
との混合ガスを用い、前記堆積用ガスによりエツ
チング側壁に堆積膜を形成しながらエツチングを
進行させ、かつ該堆積膜のエツチング側壁の上部
から底部に至る途中の膜厚を上部及び底部の膜厚
より厚く形成するようにした方法である。
本発明によれば、エツチング用ガスに添加した
堆積用ガスが、エツチング中に生じたプラズマに
より重合してシリコン基板表面に堆積する。この
膜は、イオンスパツタ効果のため主としてエツチ
ング側壁にのみ堆積し、側壁に逆テーパが生じる
のを妨げる保護膜として作用する。また、堆積膜
の付着に伴う表面形状の変化は、エツチング底面
のトレンチングを防止する効果を有する。特に、
堆積用ガスを十分に添加して堆積膜のエツチング
側壁の上部から底部に至る途中の膜厚を上部及び
底部の膜厚より厚く形成することによつて、トレ
ンチングを確実に防止することができる。従つ
て、側壁形状が垂直で且つ底面形状が平らな良好
なエツチング形状の微細な溝をシリコン基板に形
成することが可能となる。このため、半導体集積
回路素子のより一層の大集積化及び高性能化に極
めて有効である。
堆積用ガスが、エツチング中に生じたプラズマに
より重合してシリコン基板表面に堆積する。この
膜は、イオンスパツタ効果のため主としてエツチ
ング側壁にのみ堆積し、側壁に逆テーパが生じる
のを妨げる保護膜として作用する。また、堆積膜
の付着に伴う表面形状の変化は、エツチング底面
のトレンチングを防止する効果を有する。特に、
堆積用ガスを十分に添加して堆積膜のエツチング
側壁の上部から底部に至る途中の膜厚を上部及び
底部の膜厚より厚く形成することによつて、トレ
ンチングを確実に防止することができる。従つ
て、側壁形状が垂直で且つ底面形状が平らな良好
なエツチング形状の微細な溝をシリコン基板に形
成することが可能となる。このため、半導体集積
回路素子のより一層の大集積化及び高性能化に極
めて有効である。
以下、本発明の詳細を図示の実施例によつて説
明する。
明する。
第１図は本発明の一実施例方法に使用した反応
性イオンエツチング装置を示す概略構成図であ
る。図中１１は真空容器であり、この容器１１内
には一対の平行平板電極１２，１３が配置されて
いる。上部電極１２は接地され、下部電極１３は
ブロツキングキヤパシタ１４を介して高周波電源
１５に接続されている。そして、Si基板等の被処
理基体１６は下部電極１３上に載置されるものと
なつている。また、容器１１には、該容器１１内
にエツチング用ガス及び堆積用ガスを導入するた
めのガス導入口１７が設けられ、さらに容器１１
内のガスを排気するためのガス排気口１８が設け
られている。
性イオンエツチング装置を示す概略構成図であ
る。図中１１は真空容器であり、この容器１１内
には一対の平行平板電極１２，１３が配置されて
いる。上部電極１２は接地され、下部電極１３は
ブロツキングキヤパシタ１４を介して高周波電源
１５に接続されている。そして、Si基板等の被処
理基体１６は下部電極１３上に載置されるものと
なつている。また、容器１１には、該容器１１内
にエツチング用ガス及び堆積用ガスを導入するた
めのガス導入口１７が設けられ、さらに容器１１
内のガスを排気するためのガス排気口１８が設け
られている。
次に、上記装置を用いた溝形成方法について説
明する。
明する。
まず、第２図ａに示す如くSi基板２１上にマス
ク材としてSiO2膜２２を形成し、このSiO2膜２
２に開口２２ａを設けた。次いで、この試料を前
記第１図に示す装置の容器１１内に配置し、エツ
チングを行つた。
ク材としてSiO2膜２２を形成し、このSiO2膜２
２に開口２２ａを設けた。次いで、この試料を前
記第１図に示す装置の容器１１内に配置し、エツ
チングを行つた。
ここで、容器１１内に導入するガスとしては、
エツチング用ガスとしてのＣ280［％］，堆積用
ガスとしてのCHF320［％］混合ガスを用いた。
ガス流量50［cc／min］、圧力0.2［torr］、高周波出
力密度２［Ｗ／cm2］のエツチング条件とし、15分
間エツチングを行い、第２図ｂに示す如く開口
1.5［μm］で深さ４［μm］の溝２３を形成した。
エツチング用ガスとしてのＣ280［％］，堆積用
ガスとしてのCHF320［％］混合ガスを用いた。
ガス流量50［cc／min］、圧力0.2［torr］、高周波出
力密度２［Ｗ／cm2］のエツチング条件とし、15分
間エツチングを行い、第２図ｂに示す如く開口
1.5［μm］で深さ４［μm］の溝２３を形成した。
このとき、溝２３の側壁には第３図に示す如く
堆積膜３１が付着しているのが観察され、側壁の
湾曲が消え基板表面に垂直な側壁形状が得られる
のが判明した。また、底面のトレンチングも生じ
ていなかつた。側壁の湾曲が解消されたのは、堆
積膜３１の保護効果によるものと考えられる。ま
た、エツチング側壁は垂直であるが、堆積膜３１
の表面は溝の上部から底面に至る途中の部分が膜
厚最大となり、少しテーパ状となつていた。この
ため、堆積膜３１の表面で反射された活性なイオ
ン３２は底面の側壁近傍よりむしろ中心付近に集
まるために、トレンチングを解消されたものと考
えられる。
堆積膜３１が付着しているのが観察され、側壁の
湾曲が消え基板表面に垂直な側壁形状が得られる
のが判明した。また、底面のトレンチングも生じ
ていなかつた。側壁の湾曲が解消されたのは、堆
積膜３１の保護効果によるものと考えられる。ま
た、エツチング側壁は垂直であるが、堆積膜３１
の表面は溝の上部から底面に至る途中の部分が膜
厚最大となり、少しテーパ状となつていた。この
ため、堆積膜３１の表面で反射された活性なイオ
ン３２は底面の側壁近傍よりむしろ中心付近に集
まるために、トレンチングを解消されたものと考
えられる。
また、上記エツチング工程において、堆積用ガ
スとしてのCHF3の濃度を40［％］まで増加して
エツチングを行つた場合、第４図に示す如く側壁
が約85度のテーパ状となつた。側壁がテーパ状と
なると、キヤパシタを形成した際に容量が少し低
下する問題があるが、前記第３図の場合に比較し
て絶縁膜の埋込みはさらに容易となるので、これ
も良好なエツチング形状といえる。
スとしてのCHF3の濃度を40［％］まで増加して
エツチングを行つた場合、第４図に示す如く側壁
が約85度のテーパ状となつた。側壁がテーパ状と
なると、キヤパシタを形成した際に容量が少し低
下する問題があるが、前記第３図の場合に比較し
て絶縁膜の埋込みはさらに容易となるので、これ
も良好なエツチング形状といえる。
なお、これ以降は通常の工程と同様に、CVD
法によりSiO2膜２４を溝２３内に埋込むことに
より、第２図ｃに示す形状を得た。この場合、
「す」の発生もなく、溝５３をSiO2膜５４で完全
に埋込むことができた。
法によりSiO2膜２４を溝２３内に埋込むことに
より、第２図ｃに示す形状を得た。この場合、
「す」の発生もなく、溝５３をSiO2膜５４で完全
に埋込むことができた。
一方、前記エツチング工程において、容器１１
内に導入するガスとして従来と同様にＣ2のみ
を用いた場合、他のエツチング条件を先と同じと
しても、前記第５図ｂに示す如く側壁が湾曲して
逆テーパが生じており、底面の角の部分ではトレ
ンチングが生じていたのである。
内に導入するガスとして従来と同様にＣ2のみ
を用いた場合、他のエツチング条件を先と同じと
しても、前記第５図ｂに示す如く側壁が湾曲して
逆テーパが生じており、底面の角の部分ではトレ
ンチングが生じていたのである。
このように本実施例方法によれば、エツチング
時に容器１１内に導入するガスとしてエツチング
用ガスとしてのＣ2に堆積用ガスとしてのCHF3
を添加することにより、エツチング側壁に堆積膜
３１を形成しながらエツチングを進行させること
ができ、良好なエツチング形状を得ることができ
る。また、Ｃ2とCHF3との混合比を選択するこ
とにより、垂直形状或いは垂直形状に近いテーパ
形状を自由に選択して、溝掘り加工を行うことが
できる。
時に容器１１内に導入するガスとしてエツチング
用ガスとしてのＣ2に堆積用ガスとしてのCHF3
を添加することにより、エツチング側壁に堆積膜
３１を形成しながらエツチングを進行させること
ができ、良好なエツチング形状を得ることができ
る。また、Ｃ2とCHF3との混合比を選択するこ
とにより、垂直形状或いは垂直形状に近いテーパ
形状を自由に選択して、溝掘り加工を行うことが
できる。
なお、本発明は上述した実施例方法に限定され
るものではない。例えば、前記エツチング用ガス
としてはＣ2以外に、CC4その他のハロゲン
元素を含むガスであれば用いることができる。さ
らに、堆積用ガスとしてはCHF3以外に、メタン
（CH4），エタン（C2H6）等の炭化水素系ガス或
いはCH2F2等のハイドロカーボンガス，CF4等の
フロロカーボン系ガスを用いることも可能であ
る。エツチング用ガスと堆積用ガスとの混合比
は、適宜変更可能であるが、トレンチングを確実
に防止するには、エツチング側壁に形成される堆
積膜の最大膜厚が1000［Å］以上になるように設
定すればよい。また、エツチング装置は前記第１
図の構造に何等限定されるものではなく、仕様に
応じて適宜変更可能である。例えば、平行平板型
に限らず、第３電極を配置した形式のものや、磁
場を利用した形式等の変形型の装置を用いること
が可能である。その他、本発明の要旨を逸脱しな
い範囲で、種々変形して実施することができる。
るものではない。例えば、前記エツチング用ガス
としてはＣ2以外に、CC4その他のハロゲン
元素を含むガスであれば用いることができる。さ
らに、堆積用ガスとしてはCHF3以外に、メタン
（CH4），エタン（C2H6）等の炭化水素系ガス或
いはCH2F2等のハイドロカーボンガス，CF4等の
フロロカーボン系ガスを用いることも可能であ
る。エツチング用ガスと堆積用ガスとの混合比
は、適宜変更可能であるが、トレンチングを確実
に防止するには、エツチング側壁に形成される堆
積膜の最大膜厚が1000［Å］以上になるように設
定すればよい。また、エツチング装置は前記第１
図の構造に何等限定されるものではなく、仕様に
応じて適宜変更可能である。例えば、平行平板型
に限らず、第３電極を配置した形式のものや、磁
場を利用した形式等の変形型の装置を用いること
が可能である。その他、本発明の要旨を逸脱しな
い範囲で、種々変形して実施することができる。
第１図は本発明の一実施例方法に使用した反応
性イオンエツチング装置を示す概略構成図、第２
図は上記装置を用いた溝形成工程を示す断面図、
第３図及び第４図はそれぞれ上記実施例の作用を
説明するための断面図、第５図ａ，ｂは従来の問
題点を説明するための断面図である。 １１……真空容器、１２……上部電極、１３…
…下部電極、１４……ブロツキングキヤパシタ、
１５……高周波電源、１６……被処理基体、１７
……ガス導入口、１８……ガス排気口、２１……
Si基板、２２……SiO2膜（マスク材）、２３……
エツチング溝、２４……SiO2膜（埋込み絶縁
膜）、３１……堆積膜、３２……イオン。
性イオンエツチング装置を示す概略構成図、第２
図は上記装置を用いた溝形成工程を示す断面図、
第３図及び第４図はそれぞれ上記実施例の作用を
説明するための断面図、第５図ａ，ｂは従来の問
題点を説明するための断面図である。 １１……真空容器、１２……上部電極、１３…
…下部電極、１４……ブロツキングキヤパシタ、
１５……高周波電源、１６……被処理基体、１７
……ガス導入口、１８……ガス排気口、２１……
Si基板、２２……SiO2膜（マスク材）、２３……
エツチング溝、２４……SiO2膜（埋込み絶縁
膜）、３１……堆積膜、３２……イオン。
Claims (1)
- 【特許請求の範囲】 １ 被エツチング面に選択的にマスクが形成され
たシリコン基板を電極間に配置したのち、これら
の電極間に所定のガスを導入すると共に、該電極
間に放電プラズマを生起し、上記基板をエツチン
グして溝を形成するドライエツチング方法におい
て、前記ガスとして、少なくともハロゲン元素を
含むエツチング用ガスと、プラズマ中で分解され
て該分解物からなる堆積物を生成する堆積用ガス
との混合ガスを用い、前記堆積用ガスによりエツ
チング側壁に堆積膜を形成しながらエツチングを
進行させ、かつ該堆積膜のエツチング側壁の上部
から底部に至る途中の膜厚を上部及び底部の膜厚
より厚く形成することを特徴とするドライエツチ
ング方法。 ２ 前記エツチング側壁に形成する堆積膜の最大
膜厚を、1000［Å］以上に設定したことを特徴と
する特許請求の範囲第１項記載のドライエツチン
グ方法。 ３ 前記エツチング用ガスとして、塩素ガスを用
いたことを特徴とする特許請求の範囲第１項記載
のドライエツチング方法。 ４ 前記堆積用ガスとして、CHF3，CH2F2，
CH3Ｆ，CHC3，CH2Ｃ2或いはCH3Ｃを用
いたことを特徴とする特許請求の範囲第１項記載
のドライエツチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9632685A JPS61255027A (ja) | 1985-05-07 | 1985-05-07 | ドライエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9632685A JPS61255027A (ja) | 1985-05-07 | 1985-05-07 | ドライエツチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61255027A JPS61255027A (ja) | 1986-11-12 |
| JPH0467777B2 true JPH0467777B2 (ja) | 1992-10-29 |
Family
ID=14161881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9632685A Granted JPS61255027A (ja) | 1985-05-07 | 1985-05-07 | ドライエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61255027A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237530A (ja) * | 1987-03-26 | 1988-10-04 | Toshiba Corp | ドライエツチング方法 |
| JPS6489519A (en) * | 1987-09-30 | 1989-04-04 | Toshiba Corp | Dry etching |
| US4919748A (en) * | 1989-06-30 | 1990-04-24 | At&T Bell Laboratories | Method for tapered etching |
| US5356515A (en) * | 1990-10-19 | 1994-10-18 | Tokyo Electron Limited | Dry etching method |
| US8263474B2 (en) * | 2007-01-11 | 2012-09-11 | Tokyo Electron Limited | Reduced defect silicon or silicon germanium deposition in micro-features |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57154834A (en) * | 1981-03-20 | 1982-09-24 | Toshiba Corp | Etching method by reactive ion |
| JPS5846637A (ja) * | 1981-09-14 | 1983-03-18 | Toshiba Corp | 反応性イオンエツチング方法 |
| JPS58201362A (ja) * | 1982-05-20 | 1983-11-24 | Toshiba Corp | 半導体装置の製造方法 |
| JPS5922374A (ja) * | 1982-07-28 | 1984-02-04 | Matsushita Electric Ind Co Ltd | 緑色発光ダイオ−ドの製造方法 |
| JPS5967635A (ja) * | 1982-07-06 | 1984-04-17 | テキサス・インスツルメンツ・インコ−ポレイテツド | シリコンの異方性エツチングの為のプラズマエツチング用化学組成 |
-
1985
- 1985-05-07 JP JP9632685A patent/JPS61255027A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57154834A (en) * | 1981-03-20 | 1982-09-24 | Toshiba Corp | Etching method by reactive ion |
| JPS5846637A (ja) * | 1981-09-14 | 1983-03-18 | Toshiba Corp | 反応性イオンエツチング方法 |
| JPS58201362A (ja) * | 1982-05-20 | 1983-11-24 | Toshiba Corp | 半導体装置の製造方法 |
| JPS5967635A (ja) * | 1982-07-06 | 1984-04-17 | テキサス・インスツルメンツ・インコ−ポレイテツド | シリコンの異方性エツチングの為のプラズマエツチング用化学組成 |
| JPS5922374A (ja) * | 1982-07-28 | 1984-02-04 | Matsushita Electric Ind Co Ltd | 緑色発光ダイオ−ドの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61255027A (ja) | 1986-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6284666B1 (en) | Method of reducing RIE lag for deep trench silicon etching | |
| US5310454A (en) | Dry etching method | |
| US5811357A (en) | Process of etching an oxide layer | |
| JPH1092798A (ja) | 単結晶シリコンのエッチング方法 | |
| US4174251A (en) | Method of selective gas etching on a silicon nitride layer | |
| JP2006501634A (ja) | 基板をエッチングするための方法及び装置 | |
| KR20010049274A (ko) | 종횡비가 높은 개구에 대한 반응성 플라즈마 에칭 세정 | |
| JP2884970B2 (ja) | 半導体のドライエッチング方法 | |
| US5759921A (en) | Integrated circuit device fabrication by plasma etching | |
| EP0148340B1 (en) | Ion etching process for deep trench etching multi-layer semiconductor substrates | |
| US4417947A (en) | Edge profile control during patterning of silicon by dry etching with CCl4 -O2 mixtures | |
| JPH08236513A (ja) | プラズマ中で基板をエッチングする方法 | |
| JP3331979B2 (ja) | 半導体のエッチング方法 | |
| TWI292188B (ja) | ||
| US7939419B2 (en) | Method of filling a trench in a substrate | |
| US5837615A (en) | Integrated circuit device fabrication by plasma etching | |
| US5281557A (en) | Soluble oxides for integrated circuit fabrication formed by the incomplete dissociation of the precursor gas | |
| GB2316805A (en) | Method for dry etching of silicon substrate | |
| US7300881B2 (en) | Plasma etching method | |
| EP0050972B1 (en) | Method of manufacturing a semiconductor device with an interconnection electrode layer | |
| JPH0467777B2 (ja) | ||
| US6117764A (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| JP2001250817A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPH01194325A (ja) | ドライエッチング方法 | |
| US7294578B1 (en) | Use of a plasma source to form a layer during the formation of a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |