JPS6265329A - エツチング法 - Google Patents
エツチング法Info
- Publication number
- JPS6265329A JPS6265329A JP20339385A JP20339385A JPS6265329A JP S6265329 A JPS6265329 A JP S6265329A JP 20339385 A JP20339385 A JP 20339385A JP 20339385 A JP20339385 A JP 20339385A JP S6265329 A JPS6265329 A JP S6265329A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- oxygen gas
- rie
- film
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば半導体デバイスの製造に際して用いら
れるリアクティブイオンエツチング法に関するものであ
る。
れるリアクティブイオンエツチング法に関するものであ
る。
近年、Ｓｉ半導体デバイスは高密度化の一途をたどって
おり、その製造プロセスにおいては微細加工を可能にす
るリアクティブイオンエッチング（以下単にＲＩＥと略
す）が頻繁に用いられている。
おり、その製造プロセスにおいては微細加工を可能にす
るリアクティブイオンエッチング（以下単にＲＩＥと略
す）が頻繁に用いられている。
このＲＩＥの手段は、フロン系や塩化物等のガスを用い
、そして反応室内で高周波励起等を行なってプラズマを
発生せしめ、プラズマ中に発生するイオンやラジカルを
反応種としてエツチングを行なうものである。そして、
このＲＩＥによれば基板に対して垂直に近い側壁を持つ
エツチングが行なえることより、微細加工に適している
。
、そして反応室内で高周波励起等を行なってプラズマを
発生せしめ、プラズマ中に発生するイオンやラジカルを
反応種としてエツチングを行なうものである。そして、
このＲＩＥによれば基板に対して垂直に近い側壁を持つ
エツチングが行なえることより、微細加工に適している
。
ところが、半導体デバイスの製造プロセスにおいては、
このようなＲＩＥされた股上にさらに他の膜を堆積する
ことが多く行なわれている。
このようなＲＩＥされた股上にさらに他の膜を堆積する
ことが多く行なわれている。
しかるに、側壁部分が垂直に近いと、エツチング加工さ
れた膜の上に他の膜を堆積する場合に、このエツチング
加工部分への新しい膜の堆積が良好に行なわれない欠点
がある。
れた膜の上に他の膜を堆積する場合に、このエツチング
加工部分への新しい膜の堆積が良好に行なわれない欠点
がある。
すなわち、第４図に示す如く、５１０２膜１」二にＡｔ
膜を被覆する場合を説明すると、５ｉＯｙ 膜ｌをＲＩ
Ｅによって穴開けすると、この穴２の部分の側壁は急峻
であることより、この側壁部分に被覆されるＡｔ膜３ａ
は平坦７ＳｉＯｔ膜１上に被覆されるＡｔ膜３ｂよりも
極端に薄いものとなってしまい、又、穴２の底部分に被
覆されるＡｔ膜３ｃ もＡｔ膜被覆時のシャドー効果に
よって薄く、さらにはＡｔ膜３ｃの周辺部にはクラック
４が入ったりする。尚、このような悪現象は穴２の寸法
が小さい程顕著にあられれる。そして、このような現象
は、半導体デバイスの特性を低下させるのである。
膜を被覆する場合を説明すると、５ｉＯｙ 膜ｌをＲＩ
Ｅによって穴開けすると、この穴２の部分の側壁は急峻
であることより、この側壁部分に被覆されるＡｔ膜３ａ
は平坦７ＳｉＯｔ膜１上に被覆されるＡｔ膜３ｂよりも
極端に薄いものとなってしまい、又、穴２の底部分に被
覆されるＡｔ膜３ｃ もＡｔ膜被覆時のシャドー効果に
よって薄く、さらにはＡｔ膜３ｃの周辺部にはクラック
４が入ったりする。尚、このような悪現象は穴２の寸法
が小さい程顕著にあられれる。そして、このような現象
は、半導体デバイスの特性を低下させるのである。
そこで、このような欠点に対する対策として、第５図に
示す如く、エツチング中のレジス）ｌ］３％の横方向の
１摸べりを利用して、ＳｉＯ２膜１のＲＩＥによる穴２
の側壁に０（θ〈９０°）のテーパーをつけるようにす
ることが行なわれている。尚、第５図中、３はＲＩＥ後
に被覆されたＡｔ膜である。
示す如く、エツチング中のレジス）ｌ］３％の横方向の
１摸べりを利用して、ＳｉＯ２膜１のＲＩＥによる穴２
の側壁に０（θ〈９０°）のテーパーをつけるようにす
ることが行なわれている。尚、第５図中、３はＲＩＥ後
に被覆されたＡｔ膜である。
ところが、上記のレジスト膜の膜べりを利用した従来の
テーパーＲＩＥ法では、テーパー角０はエツチング条件
によって決まるレジスト＋１２と下地Ｓ ｉＯ＋ ｐｌ
ｉ、１とのエツチング速度比（選択比）により一義的に
決まってしまい、通常行なわれている選択比が大きな場
合には小さなテーパー角０は得られない。又、小さな選
択比となるようにして小さなテーパー角０が得られたと
しても、このよう７ｚＲＩ Ｅでは穴２の寸法を決める
底辺部の長さに再現性が得られず、高精度を要求される
半導体デバイスの製造プロセスには望ましいものではな
い。
テーパーＲＩＥ法では、テーパー角０はエツチング条件
によって決まるレジスト＋１２と下地Ｓ ｉＯ＋ ｐｌ
ｉ、１とのエツチング速度比（選択比）により一義的に
決まってしまい、通常行なわれている選択比が大きな場
合には小さなテーパー角０は得られない。又、小さな選
択比となるようにして小さなテーパー角０が得られたと
しても、このよう７ｚＲＩ Ｅでは穴２の寸法を決める
底辺部の長さに再現性が得られず、高精度を要求される
半導体デバイスの製造プロセスには望ましいものではな
い。
本発明者は、前記の問題点に鑑み、穴のアスペクト比（
穴の部分の側壁の高さと底辺部の長さの比）が小さけれ
ば穴部の被覆率に問題がないこと、さらに穴上部の角に
テーパーがけいていればシャドー効果を解消できるであ
ろうとの啓示を得、すなわちエツチングされた被エツチ
ング部、例えば５ｉｎｓ膜１のエツチング形状が第１図
に示されるように行なわれていれば、前記の問題点が解
決できるであろうとの啓示を得た。
穴の部分の側壁の高さと底辺部の長さの比）が小さけれ
ば穴部の被覆率に問題がないこと、さらに穴上部の角に
テーパーがけいていればシャドー効果を解消できるであ
ろうとの啓示を得、すなわちエツチングされた被エツチ
ング部、例えば５ｉｎｓ膜１のエツチング形状が第１図
に示されるように行なわれていれば、前記の問題点が解
決できるであろうとの啓示を得た。
そこで、第１図に示されるようなエツチング形状のもの
が得られるＲＩＥ法についての研究を押し進めた結果、
次のような事実を見い出した。
が得られるＲＩＥ法についての研究を押し進めた結果、
次のような事実を見い出した。
■ 第２図に示す如く、ＲＩＥに際して添加される酸素
ガスの量とテーパー角との間には、酸素ガス添加量が０
〜５％のように少ない場合には、テーパー角θは９０°
に近い垂直な側壁が得られるものとなり、そして酸素ガ
ス添加量がさらに増して約１０〜５０％になるとテーパ
ー角θは小さなものになる。
ガスの量とテーパー角との間には、酸素ガス添加量が０
〜５％のように少ない場合には、テーパー角θは９０°
に近い垂直な側壁が得られるものとなり、そして酸素ガ
ス添加量がさらに増して約１０〜５０％になるとテーパ
ー角θは小さなものになる。
■ 第３図に示す如く、ＲＩＥに際して添加される酸素
ガスの量とエツチング分布との間には、酸素ガス添加量
が約３０％以下であればエツチング分布は約５％以内の
関係が認められる。
ガスの量とエツチング分布との間には、酸素ガス添加量
が約３０％以下であればエツチング分布は約５％以内の
関係が認められる。
上記■及び■の事実を基礎に、さらに半導体デバイスの
製造プロセスにおいてのエツチング分布は約５％以内で
あることが好ましいという経験則を合わせて、第１図の
ようなエツチング形状のものを得るには、ＲＩＥに際し
ての酸素ガスの添加量を初期段階とそれ以降の段階とで
変化調整すれば良い、特に初期段階における酸素ガス添
加量は約５％以下で、そしてそれ以降の段階、例えば中
期から後期の段階における酸素ガス添加量は約１０％以
上、望ましくは約１０〜５０％にしてＲＩＥを行なえば
良いことを見い出し、本発明を成し遂げたのである。
製造プロセスにおいてのエツチング分布は約５％以内で
あることが好ましいという経験則を合わせて、第１図の
ようなエツチング形状のものを得るには、ＲＩＥに際し
ての酸素ガスの添加量を初期段階とそれ以降の段階とで
変化調整すれば良い、特に初期段階における酸素ガス添
加量は約５％以下で、そしてそれ以降の段階、例えば中
期から後期の段階における酸素ガス添加量は約１０％以
上、望ましくは約１０〜５０％にしてＲＩＥを行なえば
良いことを見い出し、本発明を成し遂げたのである。
Ｓｉ半導体基板上の５ｉｎ２膜に対して、反応ガスとし
てＣＨＦ３と０ｔ（Ｏｘは５ Ｖｏｔ％）を用い、ガス
圧０．０５Ｔｏｒｒ、高周波電力密度０．２５Ｗ／ｉ
の条件で１０分間のＲＩＥを行ない、その後反応ガスと
してＣＨＦ３とＯ，（０，は３０Ｖｏｔ％）を用い、ガ
ス圧０．０５Ｔｏｒｒ、高周波電力密度０．２５ Ｗ
／ｃｒｌの条件で１０分間のＲＩＥを行なう。
てＣＨＦ３と０ｔ（Ｏｘは５ Ｖｏｔ％）を用い、ガス
圧０．０５Ｔｏｒｒ、高周波電力密度０．２５Ｗ／ｉ
の条件で１０分間のＲＩＥを行ない、その後反応ガスと
してＣＨＦ３とＯ，（０，は３０Ｖｏｔ％）を用い、ガ
ス圧０．０５Ｔｏｒｒ、高周波電力密度０．２５ Ｗ
／ｃｒｌの条件で１０分間のＲＩＥを行なう。
上記のようにしてＲＩＥが行なわれると、第１図に示す
ようなエツチング形状のものが得られ、そしてこのよう
な場合にあっては、エツチング初期の垂直エツチングが
穴の寸法を決めることより、穴の寸法を決める底部のマ
スク寸法に対する寸法シフトがなく、高精度に穴２を形
成でき、しかも大部分の上側角にはテーパー５が付いて
いることより、例えばＡｔ膜を被覆する場合にあっては
、Ａｔ膜の被覆が良好に行なえないといった問題も起き
ないものである。
ようなエツチング形状のものが得られ、そしてこのよう
な場合にあっては、エツチング初期の垂直エツチングが
穴の寸法を決めることより、穴の寸法を決める底部のマ
スク寸法に対する寸法シフトがなく、高精度に穴２を形
成でき、しかも大部分の上側角にはテーパー５が付いて
いることより、例えばＡｔ膜を被覆する場合にあっては
、Ａｔ膜の被覆が良好に行なえないといった問題も起き
ないものである。
本発明に係るエツチング法は、酸素ガスを添加するリア
クティブイオンエッチングにおいて、酸素ガスの添加量
をリアクティブイオンエツチングの初期段階と前記初期
段階以降の段階とで異なるようにするので、得られる被
エツチング部の形状を高精度に形成でき、すなわち穴を
形成する場合にあっては穴底部の寸法とマスク寸法との
間には大きな差がなく、高精度で再現性良く穴を形成で
きるようになり、又、穴上部の角の部分にはテーパーが
付いているように穴を形成できることから、被エツチン
グ部の上に膜を形成する場合にはこの膜を良好に形成で
き、そして本発明のエツチング法が半導体デバイスの製
造プロセスに適用された場合には良好な特性の半導体デ
バイスが得られるものであり、又、本発明の実施は酸素
ガスの添加量を調整するのみで行なえるから極めて簡単
に実施できる等の特長を有する。
クティブイオンエッチングにおいて、酸素ガスの添加量
をリアクティブイオンエツチングの初期段階と前記初期
段階以降の段階とで異なるようにするので、得られる被
エツチング部の形状を高精度に形成でき、すなわち穴を
形成する場合にあっては穴底部の寸法とマスク寸法との
間には大きな差がなく、高精度で再現性良く穴を形成で
きるようになり、又、穴上部の角の部分にはテーパーが
付いているように穴を形成できることから、被エツチン
グ部の上に膜を形成する場合にはこの膜を良好に形成で
き、そして本発明のエツチング法が半導体デバイスの製
造プロセスに適用された場合には良好な特性の半導体デ
バイスが得られるものであり、又、本発明の実施は酸素
ガスの添加量を調整するのみで行なえるから極めて簡単
に実施できる等の特長を有する。
第１図は本発明に係るエツチング法が実施された場合の
被エツチング部の形状を説明する断面図、第２図はＲＩ
Ｅに際しての酸素ガス添加量とテーパー角との関係を示
すグラフ、第３図はＲＩＥに際しての酸素ガス添加量と
エツチング分布との関係を示すグラフ、第４図及び第５
図は従来のエツチング法が実施された場合の被エツチン
グ部の形状を説明する断面図である。 １・・・ＳｉＯ＊１９．２・・・穴、５・・・テーパー
。
被エツチング部の形状を説明する断面図、第２図はＲＩ
Ｅに際しての酸素ガス添加量とテーパー角との関係を示
すグラフ、第３図はＲＩＥに際しての酸素ガス添加量と
エツチング分布との関係を示すグラフ、第４図及び第５
図は従来のエツチング法が実施された場合の被エツチン
グ部の形状を説明する断面図である。 １・・・ＳｉＯ＊１９．２・・・穴、５・・・テーパー
。
Claims (1)
- 【特許請求の範囲】 〔１〕酸素ガスを添加するリアクティブイオンエッチン
グにおいて、酸素ガスの添加量をリアクティブイオンエ
ッチングの初期段階と前記初期段階以降の段階とで異な
るようにすることを特徴とするエッチング法。 〔２〕特許請求の範囲第１項記載のエッチング法におい
て、初期段階におけるリアクティブイオンエッチング時
の酸素ガスの添加量が約５％以下で、初期段階以降の第
２の段階におけるリアクティブイオンエッチング時の酸
素ガスの添加量が約１０％以上であるもの。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20339385A JPS6265329A (ja) | 1985-09-17 | 1985-09-17 | エツチング法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20339385A JPS6265329A (ja) | 1985-09-17 | 1985-09-17 | エツチング法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6265329A true JPS6265329A (ja) | 1987-03-24 |
Family
ID=16473297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20339385A Pending JPS6265329A (ja) | 1985-09-17 | 1985-09-17 | エツチング法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6265329A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0585898U (ja) * | 1992-12-28 | 1993-11-19 | 株式会社ブリヂストン | 空気入りタイヤ |
| US6417013B1 (en) | 1999-01-29 | 2002-07-09 | Plasma-Therm, Inc. | Morphed processing of semiconductor devices |
-
1985
- 1985-09-17 JP JP20339385A patent/JPS6265329A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0585898U (ja) * | 1992-12-28 | 1993-11-19 | 株式会社ブリヂストン | 空気入りタイヤ |
| JP2510292Y2 (ja) * | 1992-12-28 | 1996-09-11 | 株式会社ブリヂストン | 空気入りタイヤ |
| US6417013B1 (en) | 1999-01-29 | 2002-07-09 | Plasma-Therm, Inc. | Morphed processing of semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3390814B2 (ja) | 酸化物部分又は窒化物部分を含む被処理体のエッチング方法 | |
| JPH0519977B2 (ja) | ||
| JP5214596B2 (ja) | プラズマ処理システムのマスクアンダーカットおよびノッチを最小化する方法 | |
| JP3331979B2 (ja) | 半導体のエッチング方法 | |
| US20070249177A1 (en) | Method for Hard Mask CD Trim | |
| US11239090B2 (en) | Plasma processing method and plasma processing apparatus | |
| JP2005217240A (ja) | ドライエッチング装置およびドライエッチング方法 | |
| US6986851B2 (en) | Dry developing method | |
| JPS63117423A (ja) | 二酸化シリコンのエツチング方法 | |
| JPS6265329A (ja) | エツチング法 | |
| US6214740B1 (en) | Semiconductor manufacturing apparatus | |
| JP5171091B2 (ja) | プラズマ処理方法 | |
| JP4399310B2 (ja) | ドライエッチング方法並びにマイクロレンズアレイ及びその作製方法 | |
| JPH02156529A (ja) | 半導体ウェーハの酸化物層傾斜エッチング方法 | |
| JPH1140542A (ja) | ポリシリコン層蝕刻用ガス混合物及びこれを用いたポリシリコン電極層の蝕刻方法 | |
| JPH0485928A (ja) | ドライエッチング方法 | |
| JPS6265328A (ja) | エツチング法 | |
| JPH03241740A (ja) | 半導体装置の製造方法 | |
| JP4778715B2 (ja) | 半導体の製造方法 | |
| JPH0661190A (ja) | ドライエッチング方法 | |
| JPS61247033A (ja) | テ−パエツチング方法 | |
| JPH0393224A (ja) | ドライエッチング方法 | |
| JP2989671B2 (ja) | 半導体装置の製造装置 | |
| JPH04127429A (ja) | 半導体装置の製造方法 | |
| JP2002289590A (ja) | 基板上に堆積したポーラスシリカを含有する材料の薄膜のエッチング法 |