JPH03241740A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03241740A
JPH03241740A JP3923090A JP3923090A JPH03241740A JP H03241740 A JPH03241740 A JP H03241740A JP 3923090 A JP3923090 A JP 3923090A JP 3923090 A JP3923090 A JP 3923090A JP H03241740 A JPH03241740 A JP H03241740A
Authority
JP
Japan
Prior art keywords
etching
gas
silicon oxide
ion etching
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3923090A
Other languages
English (en)
Inventor
Tsutomu Saito
勉 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3923090A priority Critical patent/JPH03241740A/ja
Publication of JPH03241740A publication Critical patent/JPH03241740A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 半導体装置の製造工程におけるシリコン窒化膜の反応性
イオンエツチング方法の改良に関し、エッチレートが高
く、シリコン酸化膜に対する選択比が大きなシリコン窒
化膜の反応性イオンエツチングを行うことが可能となる
半導体装置の製造方法の提供を目的とし、 被処理物を載置する下部電極の表面に電極カバーを具備
する反応性イオンエツチング装置を用いて行うシリコン
窒化膜の反応性イオンエツチング工程において、前記反
応性イオンエツチング装置の前記電極カバーに硫化亜鉛
からなる電極カバーを用い、エツチングガスとして四弗
化炭素を含むガスを用い、反応圧力を0.15〜0.3
0Torrとして反応性イオンエツチングを行うよう構
成する。
〔産業上の利用分野〕
本発明は、半導体装置の製造工程におけるシリコン窒化
膜の反応性イオンエツチング方法の改良に関するもので
ある。
近年の半導体装置の高集積化・高速化に伴い、ドライエ
ツチング技術に対してはより高い加工精度が要求されて
おり、エッチレートが大きなことと、下地の膜との選択
比が大きなことが必要不可欠となっている。
特に多方面で用いられている下地がシリコン酸化膜のシ
リコン窒化膜の反応性イオンエツチングにおいては、使
用するエツチングガスの種類によってそれぞれ長所、短
所があり、すべての点で優れているものがないのが現状
である。
以上のような状況からエッチレートが大きく、下地のシ
リコン酸化膜に対する選択比が大きなシリコン窒化膜の
反応性イオンエツチングを行うことが可能な半導体装置
の製造方法が要望されている。
〔従来の技術〕
従来の半導体装置の製造方法を第1図〜第3図により詳
細に説明する。
第1図は反応性イオンエツチング装置の概略構造を示す
図、第2図は本発明と従来方法のエツチングレートを示
す図、第3図は本発明と従来方法のシリコン窒化膜のシ
リコン酸化膜に対する選択比を示す図である。
反応性イオンエンチング装置は第1図に示すように、高
真空に保持可能なチャンバ1の上部に対向電極2を備え
、下部には下部電極3が設けられており、これらの電極
には高周波電源5によって高周波電圧が印加される構造
を有している。
下部電極3の表面には被処理物、例えば半導体ウェーハ
6が中央部に載置され、この半導体ウェー八6を取り囲
むように電極カバー4が載置されている。
この電極カバー4は石英、即ち、シリコン酸化膜からな
り、エツチングガスとしては四弗化炭素(CF 4.)
或いは六弗化硫黄(SF6)が用いられている。
四弗化炭素を用いた場合には、エッチレートは第2図に
点線で示すように、反応圧力が0.25Torr以下な
らば160nm/min以上で大きいが、シリコン酸化
膜に対するシリコン窒化膜の選択比は第3図に点線で示
すように、反応圧力が0.25Torr以下ならば3以
下と非常に小さく、レジスト膜に対する選択比は2程度
である。
一方、六弗化硫黄を用いた場合には、シリコン窒化膜に
対するシリコン窒化膜の選択比は5程度と四弗化炭素を
用いた場合よりも大きいが、エッチレートは四弗化炭素
を用いた場合よりも小さく、レジスト膜に対する選択比
は四弗化炭素を用いた場合と同様に2程度である。
エツチングガスにフロン41 (CH3F)或いはフロ
ン32(CHz F 2)等のデボ性のガスを用いた場
合に、シリコン酸化膜に対する選択比を15以上にでき
たという例もあるが、マージンが少なく再現性に乏しい
マイクロ波を用いる化学種のみによりエツチングするダ
ウンフロータイブのエツチングを行えば選択比を高くす
ることができるが、このエツチングは等方性エツチング
であり、パターン制御性が良くない。
〔発明が解決しようとする課題〕
以上説明した従来の半導体装置の製造方法においては、
四弗化炭素の場合はエッチレートが高いという長所があ
る反面シリコン酸化膜に対する選択比が小さいという欠
点があり、六弗化硫黄の場合はシリコン酸化膜に対する
選択比が大きいという長所がある反面エッチレートが低
いという欠点があり、マイクロ波を用いる化学種のみに
よりエツチングするダウンフロータイブのエツチングの
場合は、パターン制御性が悪く、被エツチング膜の下地
をもエツチングしてしまうという問題点があった。
本発明は以上のような状況から、エッチレートが高く、
シリコン酸化膜に対する選択比が大きなシリコン窒化膜
の反応性イオンエツチングを行うことが可能となる半導
体装置の製造方法の提供を目的としたものである。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、被処理物を載置する
下部電極の表面に電極カバーを具備する反応性イオンエ
ツチング装置を用いて行うシリコン窒化膜の反応性イオ
ンエツチング工程において、この反応性イオンエツチン
グ装置のこの電極カバーに硫化亜鉛からなる電極カバー
を用い、エツチングガスとして四弗化炭素を含むガスを
用い、反応圧力を0,15〜Q、3QTorrとして反
応性イオンエツチングを行うよう構成する。
〔作用〕
即ち本発明においては、反応性イオンエツチング装置の
下部電極に硫化亜鉛からなる電極カバーを載置し、エツ
チングガスとして四弗化炭素を含むガスを用い、反応圧
力を0.15〜0.30Torrに設定して反応性イオ
ンエツチングを行うので、四弗化炭素から生成されるC
F”イオンが電極カバーの硫化亜鉛に衝突して硫化亜鉛
から硫黄ガスが発生し、この硫黄ガスが下地のシリコン
酸化膜の表面に付着し、六弗化硫黄を反応ガスとして用
いた場合と同様にシリコン酸化膜を保護するので、この
シリコン酸化膜に対する選択比が高いシリコン窒化膜の
反応性イオンエツチングを行うことが可能となる。
〔実施例〕
以下第1図〜第3図により本発明の一実施例を6インチ
の半導体ウェーハの場合について詳細に説明する。
本発明による一実施例においても従来と同じ第1図に示
すような概略構造の反応性イオンエ・ノチング装置を用
いるが、本実施例においては半導体ウェーハ6の外径1
50龍よりやや大きな内径155m+1.外径250m
m、厚さ311mの電極カバー4の材料を硫化亜鉛(Z
n S )とした点が異なっている。
エツチングガスとしては四弗化炭素11005CCと酸
素1105CCの混合ガスを用い、チャンバ1の室内圧
は0,2 Torr 、、高周波電源5のパワー密度は
、0.4W/CrAである。
このような条件で反応性イオンエツチングを行うと第2
図に実線で示すように、シリコン窒化膜のエッチレート
は150nm/minとなり、第3図に実線で示すよう
に、シリコン酸化膜に対する選択比は8となり、レジス
ト膜に対する選択比は5となった。
エツチングガスとして四弗化炭素100 sc工のみを
用い、チャンバ1の室内圧は0.2 Torr、高周波
電源5のパワー密度は、0.4 W/cAとした他の実
施例では、エッチレートは120nm/minとなり、
シリコン酸化膜に対する選択比は7となり、レジスト膜
に対する選択比は8となった。
〔発明の効果〕
以上の説明から明らかなように本発明によれば、極めて
簡単な電極カバーの材料の変更と、処理条件の限定によ
り、シリコン窒化膜のシリコン酸化膜に対する選択比を
向上させることが可能となり、半導体装置の製造工程に
おけるシリコン窒化膜のエツチングを良好な状態で行う
ことが可能となる等の利点があり、著しい経済的及び、
信顛性向上の効果が期待できる半導体装置の製造方法の
提供が可能である。
【図面の簡単な説明】 第1図は反応性イオンエツチング装置の概略構造を示す
図、 第2図は本発明と従来方法のエッチレートを示す図、 第3図は本発明と従来方法のシリコン窒化膜のシリコン
酸化膜に対する選択比を示す図、である。 図において、 1はチャンバ、 2は対向電極、 3は下部電極、 4は電極カバー 5は高周波電源、 6は半導体ウェーハ、 を示す。 0 223−

Claims (1)

  1. 【特許請求の範囲】  被処理物を載置する下部電極の表面に電極カバーを具
    備する反応性イオンエッチング装置を用いて行うシリコ
    ン窒化膜の反応性イオンエッチング工程において、 前記反応性イオンエッチング装置の前記電極カバーに硫
    化亜鉛からなる電極カバー(4)を用い、エッチングガ
    スとして四弗化炭素を含むガスを用い、反応圧力を0.
    15〜0.30Torrとして反応性イオンエッチング
    を行うことを特徴とする半導体装置の製造方法。
JP3923090A 1990-02-19 1990-02-19 半導体装置の製造方法 Pending JPH03241740A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3923090A JPH03241740A (ja) 1990-02-19 1990-02-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3923090A JPH03241740A (ja) 1990-02-19 1990-02-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03241740A true JPH03241740A (ja) 1991-10-28

Family

ID=12547326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3923090A Pending JPH03241740A (ja) 1990-02-19 1990-02-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03241740A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06101073A (ja) * 1992-09-18 1994-04-12 Hitachi Ltd プラズマエッチング方法
WO1998000858A1 (en) * 1996-07-03 1998-01-08 Tegal Corporation Plasma etch reactor and method
US6048435A (en) * 1996-07-03 2000-04-11 Tegal Corporation Plasma etch reactor and method for emerging films
US6143125A (en) * 1996-09-20 2000-11-07 Nec Corporation Apparatus and method for dry etching

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06101073A (ja) * 1992-09-18 1994-04-12 Hitachi Ltd プラズマエッチング方法
WO1998000858A1 (en) * 1996-07-03 1998-01-08 Tegal Corporation Plasma etch reactor and method
US6048435A (en) * 1996-07-03 2000-04-11 Tegal Corporation Plasma etch reactor and method for emerging films
US6190496B1 (en) 1996-07-03 2001-02-20 Tegal Corporation Plasma etch reactor and method for emerging films
US6354240B1 (en) 1996-07-03 2002-03-12 Tegal Corporation Plasma etch reactor having a plurality of magnets
US6500314B1 (en) 1996-07-03 2002-12-31 Tegal Corporation Plasma etch reactor and method
US6620335B1 (en) 1996-07-03 2003-09-16 Tegal Corporation Plasma etch reactor and method
US6905969B2 (en) 1996-07-03 2005-06-14 Tegal Corporation Plasma etch reactor and method
US6143125A (en) * 1996-09-20 2000-11-07 Nec Corporation Apparatus and method for dry etching

Similar Documents

Publication Publication Date Title
US6426304B1 (en) Post etch photoresist strip with hydrogen for organosilicate glass low-κ etch applications
US4529860A (en) Plasma etching of organic materials
CN1524287B (zh) 用于蚀刻有机低k材料的特殊化学工艺
EP0814500B1 (en) Method for etching polycide structures
US4264409A (en) Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
JPH05247673A (ja) 酸化物部分および窒化物部分を含む被処理体のエッチング方法
JPH10135194A (ja) ハードマスクを用いてトランジスタゲートをエッチングする方法
JPH10116824A (ja) 高いポリシリコン選択性を有するメタルシリサイドエッチング方法
JPH0496222A (ja) 半導体装置の製造方法
US6069087A (en) Highly selective dry etching process
JPH03241740A (ja) 半導体装置の製造方法
US6986851B2 (en) Dry developing method
US20030068898A1 (en) Dry etching method for manufacturing processes of semiconductor devices
US6455232B1 (en) Method of reducing stop layer loss in a photoresist stripping process using a fluorine scavenger
JPH04208528A (ja) 半導体装置の製造方法
KR20190051881A (ko) 다른 재료들에 선택적인 컨포멀한 에칭 방법
KR100321226B1 (ko) 반도체소자의제조방법
JPS6258663A (ja) 半導体装置の製造方法
JP3732079B2 (ja) 試料の表面加工方法
KR900006020B1 (ko) 질화실리콘 막의 건식식각 방법
JPS6148924A (ja) 高融点金属のドライエツチング法
JPS61251138A (ja) ドライエツチング方法
JPH08330276A (ja) ドライエッチング方法
JPS5846637A (ja) 反応性イオンエツチング方法