KR100321226B1 - 반도체소자의제조방법 - Google Patents

반도체소자의제조방법 Download PDF

Info

Publication number
KR100321226B1
KR100321226B1 KR1019980033830A KR19980033830A KR100321226B1 KR 100321226 B1 KR100321226 B1 KR 100321226B1 KR 1019980033830 A KR1019980033830 A KR 1019980033830A KR 19980033830 A KR19980033830 A KR 19980033830A KR 100321226 B1 KR100321226 B1 KR 100321226B1
Authority
KR
South Korea
Prior art keywords
etching
gas
semiconductor device
manufacturing
ruo
Prior art date
Application number
KR1019980033830A
Other languages
English (en)
Other versions
KR20000014406A (ko
Inventor
설여송
김진웅
신현상
조준희
김종삼
이응직
이원종
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980033830A priority Critical patent/KR100321226B1/ko
Publication of KR20000014406A publication Critical patent/KR20000014406A/ko
Application granted granted Critical
Publication of KR100321226B1 publication Critical patent/KR100321226B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 고유전체의 저장전극으로 사용되는 RuO2박막을 식각함에 있어, 산소 래디컬의 양을 증가시켜 식각속도를 증가시킬 수 있도록 종래의 산소에 질소가스를 첨가한 O2+N2플라즈마 식각가스를 이용함으로써 식각속도와 실리콘 산화막과의 선택비도 양호하게 하고, 우수한 방향성 및 식각 후 측벽에 오염된 손상층이 형성되지 않으므로 공정의 단순화를 기할 수 있으며, 가스 자체가 독성을 가지고 있지 않으므로 인체에 유해하지 않고, 환경오염에도 전혀 영향을 미치지 않는 장점이 있다.

Description

반도체 소자의 제조방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 디램(DRAM)과 Fe 램의 고유전체 저장전극 형성물질로 사용되는 RuO2의 식각을 O2+N2가스를 사용하여 실시함으로써 감광막과의 선택비를 향상시키며 측벽 오염층을 감소시켜 반도체 소자의 제조수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
현재 디램 및 Fe 램 소자의 전극물질로 사용되어지는 RuO2박막을 식각하는 방법에 있어서, O2가스에 F 계 또는 Cl 계 가스를 첨가하여 식각을 진행하는 방법들이 사용되고 있다.
그러나 상기한 종래의 방법들은 식각기구에 대한 정확한 규명이 이루어져 있지 않는 등 실제 공정에 적용하기에는 다소 무리가 있다.
또한 O2+F 계 플라즈마에서는 식각 마스크와의 선택비가 나쁘며, O2+Cl2계 가스를 첨가하여 식각을 진행하는 경우에는, 식각 후 측벽의 손상층이 발생하여 이의 제거를 위한 공정이 요구되므로 공정이 복잡해지는 단점이 있다.
특히 종래기술의 일 실시예로서, 1994 년에 소개된 미국 버지니아 폴리테크닉사의 O2가스에 F 계 가스를 첨가하여 RuO2박막을 식각하는 기술이 있다.
도 1 은 상기한 종래기술을 도시한 것으로, O2가스에 F 계 가스를 첨가하여 RuO2박막을 식각할 경우, 식각률 등의 변화를 도시한 그래프이다.
상기 도면에 도시된 바와 같이, 식각속도를 1600Å/min 이상을 얻을 수 있지만, O2는 식각 마스크로 널리 사용되고 있는 감광막을 적용하는 데에 있어서 제약을 초래하게 된다. 또한 하드 마스크(Hard Mask)로 사용되는 SiO2의 경우는 F 에 의해 식각이 진행되어 RuO2박막과 SiO2의 선택비 문제로 실제 공정상에 적용하기는 어려운 문제점이 있다.
또한 종래 기술의 다른 예로서, 1995년 일본 NEC 사의 O2가스에 Cl2계 가스를 첨가하여 RuO2막을 식각하는 기술이 있다.
도 2 는 상기한 종래기술을 도시한 것으로, O2가스에 Cl2계 가스를 첨가하여 RuO2막을 식각할 경우 식각률 등의 변화를 도시한 그래프이다.
상기의 예에서는 식각속도, 선택비, 식각단면 형상 등을 고려하여 O2가스에 Cl2계 가스를 첨가한 결과, 식각속도 및 SiO2와의 선택비가 향상되는 결과를 얻었으나 식각후 측벽에 남아 있는 오염된 손상층을 제거해야 하는 공정이 필요하게 될 뿐만 아니라, Cl 에 의한 부식으로 소자의 신뢰성에 나쁜 영향을 미칠 수 있는 우려가 있다.
따라서 본 발명은 상기한 종래의 문제점을 해결하기 위하여 가스 자체가 독성을 지니고 있지 않고, 인체에 유해하지 않는 O2+N2플라즈마를 이용하여 RuO2박막을 식각함으로써 환경오염을 방지함과 아울러, 반도체 소자의 제조수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
도 1 은 종래의 기술에 따른 일 실시예로서, O2가스에 F 계 가스를 첨가하여 RuO2박막을 식각할 경우, 식각률 등의 변화를 도시한 그래프
도 2 는 종래의 기술에 따른 다른 실시예로서, O2가스에 Cl2계 가스를 첨가하여 RuO2막을 식각할 경우, 식각률 등의 변화를 도시한 그래프
도 3 은 본 발명의 방법에 따라 종래의 O2가스에 N2가스를 첨가함에 따른 산소 래디컬의 변화와 그에 따른 RuO2막의 식각속도 변화를 도시한 그래프
상기 목적을 달성하기 위해 본 발명은,
반도체 소자의 저장전극으로 사용되는 RuO2박막을 식각하는 식각 방법에 있어서,
O2가스에 N2가스를 첨가하여 형성되는 O2+N2플라즈마를 식각가스로 사용하여 RuO2박막을 식각하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 대한 상세한 설명을 하기로 한다.
일반적으로 RuO2박막의 식각은 산소 라디칼과 산소 이온에 의해 휘발성의 식각 생성물이 생성되므로써 진행되는데, 가스에 F 계 또는 Cl 계 가스를 첨가하는 경우에는 F 계 또는 Cl 계 가스에 의해 산소 래디컬의 양이 증가하게 되어 RuO2박막의 식각이 보다 활성화 된다.
본 발명에서는, 상기와 같은 RuO2박막의 식각기구의 연구를 통하여 F 계 또는 Cl 계 가스 이외에도 N2가스에 의해서도 동일한 효과를 얻을 수 있는 것을 밝히고, 또한 이를 RuO2박막의 식각에 적용한 것이다.
도 3 은 본 발명의 방법에 따라 N2가스 첨가에 따른 산소 래디컬의 변화와 그에 따른 RuO2막의 식각속도 변화를 도시한 그래프이다.
즉, 상기한 본 발명의 방법은 디램과 Fe 램의 고유전체 저장전극 형성물질로 사용되는 RuO2박막을 식각할 때에, 새로운 식각가스인 O2+N2가스를 사용한 것이다.
상기 O2+N2플라즈마를 이용한 식각방법에서는, 식각속도 및 SiO2와의 선택비도 양호할 뿐만 아니라, 우수한 방향성(directionality)을 가지며, 식각 후 측벽에 오염된 손상층을 제거해야 하는 공정이 불필요한 장점이 있다. 또한 가스 자체가독성을 가지고 있지 않으므로 인체에 유해하지 않으며 환경오염에도 전혀 영향을 미치지 않는 유리한 점이 있다.
한편, 상기 본 발명의 사용 식각가스인 O2+N2플라즈마에서 상기 산소 가스에 첨가되는 질소대신 N2O 또는 H2를 첨가하여 산소의 래디컬을 증가시킬 수도 있다.
또한 식각장비로 이씨알.(Electro Cyclotron Resonance; 이하 ECR 이라 칭함) 플라즈마 식각기나 에이치디피.(High Density Plasma; 이하 HDP 라 칭함) 식각기인 ICP, TCP, 헬리콘 플라즈마 식각기중 임의의 어느 하나를 사용할 수 있다.
이때 식각장비로 상기 ECR 플라즈마 식각기를 사용하는 경우, 질소의 첨가비가 10% 가 되는 비율에서 최대의 식각속도를 나타내도록 한다.
한편, 상기 본 발명의 식각가스에 미량의 Cl 계와 F 계 가스를 첨가하여 식각할 수도 있다.
이상 상술한 바와같이, 본 발명의 방법에 따라 고유전체의 저장전극으로 사용되는 RuO2박막을 식각함에 있어, O2+N2플라즈마를 사용한 식각공정을 이용함으로써 식각속도와 실리콘 산화막과의 선택비도 양호할 뿐만 아니라, 우수한 방향성 및 식각 후 측벽에 오염된 손상층이 형성되지 않으므로 공정을 단순화할 수 있는 장점이 있다. 아울러 가스 자체가 독성을 가지고 있지 않으므로 인체에 유해하지 않으며 환경오염에도 전혀 영향을 미치지 않는 유리한 점을 가진다.

Claims (6)

  1. 저장전극용 RuO2박막을 식각하는 반도체 소자의 제조방법에 있어서,
    O2가스에 N2가스를 첨가하여 형성되는 O2와 N2혼합가스 플라즈마로 RuO2박막을 식각하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 산소/질소 가스 유량비에 따라 산소 래디컬의 양을 조절하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 산소 가스에 첨가되는 질소대신 N2O 또는 H2를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 식각장비로 ECR 플라즈마 식각기, HDP 식각기인 ICP, TCP, 헬리콘 플라즈마 식각기 중 임의의 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 식각장비로 ECR 플라즈마 식각기를 사용하는 경우 질소의 첨가비가 10% 가 되는 비율에서 최대의 식각속도를 나타내도록 하는 것을 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 1 항 또는 제 3 항에 있어서,
    상기 사용되는 식각가스에 미량의 Cl 계와 F 계 가스를 첨가하여 식각하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019980033830A 1998-08-20 1998-08-20 반도체소자의제조방법 KR100321226B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980033830A KR100321226B1 (ko) 1998-08-20 1998-08-20 반도체소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980033830A KR100321226B1 (ko) 1998-08-20 1998-08-20 반도체소자의제조방법

Publications (2)

Publication Number Publication Date
KR20000014406A KR20000014406A (ko) 2000-03-15
KR100321226B1 true KR100321226B1 (ko) 2002-07-31

Family

ID=19547763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980033830A KR100321226B1 (ko) 1998-08-20 1998-08-20 반도체소자의제조방법

Country Status (1)

Country Link
KR (1) KR100321226B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030046925A (ko) * 2001-12-07 2003-06-18 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100461506B1 (ko) * 2002-03-09 2004-12-14 한국전자통신연구원 박막 식각 방법 및 이를 이용한 반도체 소자의 트랜지스터및 캐패시터 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968455B1 (ko) 2004-01-09 2010-07-07 삼성전자주식회사 디스플레이장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970073217A (ko) * 1996-04-26 1997-11-07 이광식 전기-음향변환기용 진동판과 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970073217A (ko) * 1996-04-26 1997-11-07 이광식 전기-음향변환기용 진동판과 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030046925A (ko) * 2001-12-07 2003-06-18 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100461506B1 (ko) * 2002-03-09 2004-12-14 한국전자통신연구원 박막 식각 방법 및 이를 이용한 반도체 소자의 트랜지스터및 캐패시터 제조 방법

Also Published As

Publication number Publication date
KR20000014406A (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
US10600639B2 (en) SiN spacer profile patterning
US9984890B2 (en) Isotropic silicon and silicon-germanium etching with tunable selectivity
KR100748477B1 (ko) 반도체장치의 제조방법
US4528066A (en) Selective anisotropic reactive ion etching process for polysilicide composite structures
JP5042162B2 (ja) 半導体加工方法
US5256245A (en) Use of a clean up step to form more vertical profiles of polycrystalline silicon sidewalls during the manufacture of a semiconductor device
US4264409A (en) Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide
US20070090446A1 (en) Hardmask etch for gate polyetch
KR100808049B1 (ko) 실리콘의 금속 마스크 에칭
US5167762A (en) Anisotropic etch method
US20040009634A1 (en) Method for fabricating a gate structure
US20110171833A1 (en) Dry etching method of high-k film
US6027959A (en) Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process
KR100321226B1 (ko) 반도체소자의제조방법
US9368368B2 (en) Method for increasing oxide etch selectivity
KR102254447B1 (ko) 플라스마 에칭 방법
KR100278277B1 (ko) 실리사이드의콘택저항개선을위한반도체소자제조방법
KR20020078624A (ko) 반도체소자의 듀얼게이트 제조방법
KR20190051881A (ko) 다른 재료들에 선택적인 컨포멀한 에칭 방법
JP3570903B2 (ja) 半導体装置の製造方法
JPH03286578A (ja) ニオブ膜エッチング用アルミニウムマスクの加工方法
KR20040108015A (ko) 반도체 소자의 게이트 배선 형성 방법
JPH0878400A (ja) シリコン系材料層のパターン形成方法
KR20030092501A (ko) 반도체 소자의 게이트 형성 방법
KR19990085451A (ko) 반도체소자의 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee