JP4394385B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4394385B2
JP4394385B2 JP2003181604A JP2003181604A JP4394385B2 JP 4394385 B2 JP4394385 B2 JP 4394385B2 JP 2003181604 A JP2003181604 A JP 2003181604A JP 2003181604 A JP2003181604 A JP 2003181604A JP 4394385 B2 JP4394385 B2 JP 4394385B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor device
trench
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003181604A
Other languages
English (en)
Other versions
JP2004040097A (ja
Inventor
洛辰 孫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004040097A publication Critical patent/JP2004040097A/ja
Application granted granted Critical
Publication of JP4394385B2 publication Critical patent/JP4394385B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関するものであり、より詳細には、トレンチのソース／ドレーン領域間にパンチスルー（ｐｕｎｃｈｔｈｒｏｕｇｈ）発生を防止し、メモリセルのリフレッシュ（ｒｅｆｒｅｓｈ）特性を改善することができる半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
図１は一般のＭＯＳトランジスターの断面図である。
【０００３】
図１に示すように、ＭＯＳトランジスターの半導体基板１上にゲート酸化膜２を挿入して積層されたゲート電極３と、ゲート電極３を隔てて互いに離隔されて半導体基板１の表面に形成されたソース領域４及びドレーン領域５とにより構成される。
【０００４】
ソース領域４はキャリア（電子または正孔）を供給し、ドレーン領域５はソース領域４から供給されたキャリアを外に引き出す。ゲート電極３はソース領域４とドレーン領域５とを電気的に連結させるチャンネルを形成する役割をする。
【０００５】
半導体装置の高集積化によるＭＯＳトランジスターの比例縮小（ｓｃａｌｉｎｇ ｄｏｗｎ）において、動作電圧の比例縮小に比べてゲート電極の長さ縮小が急激に進行している。このようなゲート長さの比例縮小によりＭＯＳトランジスターのチャンネル領域での電界や電位に及ぼすソース／ドレーンの影響が顕著になる。このような現象をショート・チャンネル効果（ｓｈｏｒｔ ｃｈａｎｎｅｌ ｅｆｆｅｃｔ）と称し、その代表的なものがスレッショルド（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ；Ｖｔ）の低下である。これはゲート長さが短くなるにつれてチャンネル領域がゲート電圧だけでなく、ソース／ドレーン領域の空乏層電荷、電界及び電位分布の影響を大きく受けるためである。
【０００６】
このようなスレッショルド電圧の低下以外にソース／ドレーン間のパンチスルー現象もショート・チャンネル効果に随われる大きい問題である。
【０００７】
図１のＭＯＳトランジスターにおいて、ドレーン電圧が増加するほど、ドレーン空乏層７に比例して増加することにより、ドレーン空乏層７がソース領域４に近接になる。従って、ゲート電極３の長さが短くなると、ドレーン空乏層７とソース空乏層６とが完全に連結される。この状態ではドレーン電界がソース４側にまで影響を及ぼして、ソース４付近の拡散電位を低下させるため、チャンネルが形成されていなくてもソース領域４及びドレーン領域５に電流が流れる。これがパンチスルーと称される現象であり、パンチスルーが始まると飽和領域でもドレーン電流が飽和されずに、急激に増加することになる。
【０００８】
一般に、ＭＯＳトランジスターでは所望のスレッショルド電圧（Ｖｔ）を確保するために、Ｖｔ調節用イオン注入を実施している。例えば、ＮＭＯＳトランジスターの場合、Ｐ形不純物を利用いてＶｔ調節用イオン注入を実施する。
【０００９】
ショート・チャンネルＭＯＳトランジスターでは、ドレーン電圧が比較的低い時、基板内部ではドレーンの空乏層は直接ソース側まで拡大されないが、基板表面はゲート電圧によりある程度空乏化されているので、ドレーン電圧によりソース付近の電位障壁の高さを変化させることができる。これを表面パンチスルーと称し、Ｖｔ調節用イオン注入は基板とゲート酸化膜との間の界面濃度を増加させるために、スレッショルド電圧を調節する効果だけでなく、表面パンチスルーを抑制する効果も得ることができる。
【００１０】
従って、ゲート長さの比例縮小が進行するにつれ、パンチスルーを抑制するためにＶｔ調節用イオン注入を高濃度に実施することになるが、一般にＶｔ調節用イオン注入は基板の全面に適用されるために、ソース／ドレーン領域が高濃度のＶｔ調節領域と接することになる。従って、ＮＭＯＳトランジスターの場合、ｎ形ソース／ドレーン領域がｐ＋領域（Ｖｔ調節領域）と接し、ｐｎ接合に高い電界がかかることにより、接合漏洩電流（ｊｕｎｃｔｉｏｎ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）が増加することになる。
【００１１】
トランジスター及びキャパシタに単位メモリセルを構成するダイナミックランダムアクセスメモリ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ；ＤＲＡＭ）装置において、キャパシタの情報電荷は漏洩電流により時間が過ぎるにつれ減少するので、一定時間が経過した後、情報電荷を再充填しなければならないため、リフレッシュと称される情報再生動作を必要とする。一般に、セルトランジスターはＮＭＯＳトランジスターであるために、上述したようにＶｔ調節用イオン注入を高濃度に実施すると、ｎ形ソース／ドレーン領域とｐ＋領域（Ｖｔ調節領域）とが接するｐｎ接合での高い電界により接合漏洩電流が増加してリフレッシュ特性を劣化させることになる。
【００１２】
一方、Ｖｔ調節用イオン注入を実施した後、別途のイオン注入工程を通じてソース／ドレーン領域とチャンネル領域との境界に高濃度のパンチスルー防止領域（ａｎｔｉ−ｐｕｎｃｈｔｈｒｏｕｇｈ ｒｅｇｉｏｎ）を形成する方法が特許文献１に開示されている。特許文献２、特許文献３及び特許文献４などにはゲート電極の下部にのみ局部的にパンチスルー防止領域を形成する方法が開示されている。しかし、この方法によると、イオン注入の特性上横形（ｌａｔｅｒａｌ）投射範囲（ｐｒｏｊｅｃｔｉｏｎ ｒａｎｇｅ；Ｒｐ）のプロファイルによりパンチスルー防止領域がソース／ドレーン領域側に拡張されて形成される。従って、ｎ形ソース／ドレーン領域とチャンネル領域とが接する部位に高い電界がかかるので、接合漏洩電流増加及びリフレッシュ劣化などの問題が発生することになる。
【００１３】
また、特許文献５には、チャンネル領域のすぐに下にパンチスルー防止用隔壁を形成する方法が開示されている。隔壁は絶縁体で形成され、絶縁体の内部に導電体を埋めて形成する。しかし、絶縁体からなった隔壁を使用する場合、ドレーン空乏層が隔壁まで到達する時、空乏層の電気逆線がソース層に拡散されてパンチスルーが発生する可能性がある。このような問題を防止するために絶縁体の内部に導電体を埋めて隔壁を形成する方法があるが、工程が複雑になるという短所がある。
【００１４】
【特許文献１】
米国特許第５，９６３，８１１号明細書
【特許文献２】
米国特許第５，４８４，７４３号明細書
【特許文献３】
米国特許第５，４８９，５４３号明細書
【特許文献４】
米国特許第６，２８５，０６１号明細書
【特許文献５】
特開平９−４５９０４号公報
【００１５】
【発明が解決しようとする課題】
本発明の目的は、トランジスターのソース／ドレーン領域間にパンチスルー発生を防止することができる半導体装置を提供することにある。
【００１６】
本発明の他の目的は、メモリセルのリフレッシュ特性を改善することができる半導体装置を提供することにある。
【００１７】
また、本発明の目的は、トランジスターのソース／ドレーン領域間にパンチスルー発生を防止することができる半導体装置の製造方法を提供することにある。
【００１８】
また、本発明の他の目的は、メモリセルのリフレッシュ特性を改善することができる半導体装置の製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
上述した目的を達成するために本発明による半導体装置は、トレンチが形成された半導体基板と、前記トレンチの内壁上に形成されたドーピング層と、前記トレンチを埋める第１半導体層と、前記第１半導体層及び基板上に形成されたゲート絶縁膜と、前記トレンチを隔てて前記ゲート絶縁膜上に形成された二つのゲート電極と、各ゲート電極両側の基板内に形成された第１及び第２不純物領域と、を備える。
【００２０】
本発明の望ましい実施形態によると、ドーピング層はドーピングされたシリコンエピタキシアル層で形成する。また、デルタドーピングまたはイオン注入工程を利用してドーピング層を形成することもできる。
【００２１】
上述した他の目的を達成するために本発明による半導体装置は、トレンチが形成された半導体基板と、前記トレンチを埋めるドーピング層と、前記ドーピング層及び基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の各側の基板内に各々形成されたソース／ドレーン領域と、を備える。
【００２２】
本発明の望ましい実施形態によると、トレンチはソース／ドレーン領域間のチャンネル領域内に位置し、ドーピング層はドーピングされたシリコンエピタキシアル層で形成する。
【００２３】
上述した目的を達成するための本発明による半導体装置は、二つのトレンチが形成された半導体基板と、各々のトレンチを埋めるドーピング層と、前記ドーピング層及び基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された各々のトレンチに対応する二つのゲート電極と、各ゲート電極の第１側上の基板内に形成された第１不純物領域と、各ゲート電極の第２側上の基板内に形成された第２不純物領域と、を備える。
【００２４】
上述した目的を達成するために本発明による半導体装置の製造方法は、半導体基板にトレンチを形成する段階と、前記トレンチの内側上にドーピング層を形成する段階と、前記トレンチに第１半導体層を埋める段階と、前記第１半導体層及び基板上にゲート絶縁膜を形成する段階と、前記トレンチを隔てて前記ゲート絶縁膜上に二つのゲート電極を形成する段階と、各ゲート電極の各側の基板内に第１及び第２不純物領域を形成する段階と、を備える。
【００２５】
上述した他の目的を達成するために本発明による半導体装置の製造方法は、半導体基板にトレンチを形成する段階と、前記トレンチにドーピング層を埋める段階と、前記ドーピング層及び基板上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にゲート電極を形成する段階と、前記ゲート電極両側の基板内にソース／ドレーン領域を形成する段階と、を備える。
【００２６】
また、上述した目的を達成するための本発明による半導体装置の製造方法は、半導体基板に二つのトレンチを形成する段階と、各々のトレンチにドーピング層を埋める段階と、前記ドーピング層及び基板上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に各々のトレンチに対応する二つのゲート電極を形成する段階と、各ゲート電極両側の基板内に各々第１及び第２不純物領域を形成する段階と、を備える。
【００２７】
本発明によると、二つのゲート電極間の活性領域に形成されたトレンチの内壁に局部的に高濃度のドーピング層を形成し、またはチャンネル領域のすぐに下に高濃度のドーピング層により埋められたトレンチを形成する。ドーピング層は望ましくは、エピタキシアル成長法を利用して横形に拡張せずに、ゲート電極の下部にのみ局部的に形成する。
【００２８】
高濃度のドーピング層はチャンネル領域のドーピング濃度を最適化してスレッショルド電圧を調節するだけでなく、チャンネル領域内で空乏層の拡張を減少させてパンチスルー電圧を増加させる。また、高濃度のドーピング層はトレンチ領域にのみ局部的に形成されるために、ソース／ドレーン領域と高濃度のドーピング層とが完全に分離されてｐｎ接合の電界が弱化される。従って、ソース／ドレーン領域の接合キャパシタンスを減少させ、接合漏洩電流の減少によりリフレッシュ特性を改善することができる。本発明はＮＭＯＳトランジスター及びＰＭＯＳトランジスターに全て適用することができる。
【００２９】
【発明の実施の形態】
以下、図面を参照して本発明の望ましい一実施例を詳細に説明する。
【００３０】
〈実施形態１〉
図２は本発明の第１実施形態による半導体装置のメモリセルの平面図であり、図３は図２のＡＡ′線によるメモリセルの断面図である。
【００３１】
図２及び図３に示すように、素子分離領域１０１と活性領域１０２とに区分された半導体基板１００の活性領域１０２内にトレンチ１１０が形成されている。望ましくは、トレンチ１１０は活性領域１０２の幅よりも広い幅（ｗ）で形成される。素子分離領域１０１は図３に示した実施形態ではシャロートレンチ素子分離構造で形成されるが、ＬＯＣＯＳ系列の構造で形成されても、本発明の効果に影響を及ぼさない。
【００３２】
トレンチ１１０の内壁に沿って、スレッショルド電圧調節及びパンチスルー防止用ドーピング層１１２が局部的に形成されている。望ましくは、パンチスルー防止用ドーピング層１１２はドーピングされたシリコンエピタキシアル層で形成されたり、イオン注入またはデルタドーピングにより形成されたりする。
【００３３】
トレンチ１１０の内部には第１半導体層１１４が形成されている。望ましくは、第１半導体層１１４はドーピングされないシリコンエピタキシアル層により構成され、半導体基板１００の表面と平坦化されて形成される。
【００３４】
第１半導体層１１４及び半導体基板１００上にはゲート絶縁膜１１８が形成されている。望ましくは、ゲート絶縁膜１１８は第１半導体層１１４及び半導体基板１００上に第２半導体層１１６を挿入して形成される。第２半導体層１１６は表面反転層（即ち、チャンネル領域）が形成される層として、電流がよく流れるようにする役割をする。望ましくは、第２半導体層１１６はドーピングされないシリコンエピタキシアル層からなり、ドーピング層１１２の不純物がゲート絶縁膜１１８に浸透することを防止するに十分な厚さで形成される。
【００３５】
ゲート絶縁膜１１８上にはトレンチ１１０を隔てて二つのゲート電極１２５が形成されている。望ましくは、各々のゲート電極１２５は不純物がドーピングされたポリシリコン層１２０と金属シリサイド層１２２とが積層されたポリサイド構造で形成される。望ましくは、各々のゲート電極１２５はトレンチ１１０と所定部分オーバーラップするように形成される。
【００３６】
各ゲート電極１２５の上には、例えば、シリコン窒化物からなるゲートキャッピング層１２６が形成されている。また、ゲート電極１２５の側壁には、例えば、シリコン窒化物からなるゲートスペーサ１３２が形成されている。
【００３７】
各々のゲート電極１２５両側の半導体基板１００内には第１不純物領域（例えば、ソース領域）１２８及び第２不純物領域（例えば、ドレーン領域）１３０が形成される。ここで、二つのゲート電極１２５間には一つのドレーン領域１３０が形成される。図３に示した実施形態によると、ソース／ドレーン領域１２８、１３０が第２半導体層１１６及び半導体基板１００の表面に形成されているが、ソース／ドレーン領域１２８、１３０が第２半導体層１１６の厚さより浅い深さで形成されても、本発明の効果は変わらない。
【００３８】
また、図示しないが、ソース領域１２８上にはキャパシタコンタクトホールを通じてソース領域１２８と電気的に接続されるキャパシタが形成される。ドレーン領域１３０上にはビットラインコンタクトホールを通じてドレーン領域１３０と電気的に接続されるビットラインが形成される。
【００３９】
本実施形態によると、トレンチ１１０の内壁に局部的に形成された高濃度のパンチスルー防止用ドーピング層１１２がトランジスターのソース／ドレーン領域１２８、１３０と完全に分離されるために、ｐｎ接合の電界が弱化されて、接合漏洩電流を減少しかつリフレッシュ特性を改善することができる。また、高濃度のドーピング層１１２におけるソース／ドレーン領域１２８、１３０間のパンチスルー発生を防止することができる。
【００４０】
図４乃至図９は図３に示した半導体装置のメモリセル製造方法を説明するための断面図である。
【００４１】
図４に示すように、半導体基板１００上に熱酸化工程を通じて約６０〜８０Åの厚さを有する酸化膜１０４を形成する。酸化膜１０４上にＳｉ３Ｎ４のような窒化膜１０６を低圧化学気相蒸着（ＬＰＣＶＤ）方法により約１５００〜２０００Åの厚さに蒸着する。窒化膜１０６上にフォトレジスト膜を塗布した後、フォトレジスト膜を露光及び現像してメモリセルの活性領域が形成される部位をオープンするフォトレジストパターン１０８を形成する。
【００４２】
図５に示すように、フォトレジストパターン１０８をエッチングマスクに利用して窒化膜１０６及び酸化膜１０４をエッチングする。
【００４３】
続いて、パターニングされた窒化膜１０６をエッチングマスクに利用して露出された半導体基板１００を所定深さに異方性エッチングしてメモリセルの活性領域内にトレンチ１１０を形成する。望ましくは、トレンチ１１０は活性領域の幅よりも広い幅で形成する。その後、アッシングおよびストリッピング工程によりフォトレジストパターン１０８を除去する。
【００４４】
図６に示すように、トレンチ１１０を通じて露出された半導体基板１００のシリコンをシード（ｓｅｅｄ）に利用して選択的エピタキシアル成長法によりドーピングされたシリコン層を成長させることにより、トレンチ１１０の内壁上に高濃度のドーピング層１１２を形成する。
【００４５】
または、図７に示すように、イオン注入工程又はデルタドーピング工程を通じてトレンチ１１０の露出された内壁を、例えば、ｐ形不純物１１１でドーピングすることにより、トレンチ１１０の内壁に局部的に高濃度のドーピング層１１２を形成することもできる。望ましくは、デルタドーピング工程はボロンを含有したガスをプラズマ状態で流すことで、トレンチ１１０の内壁を高濃度のｐ形にドーピングさせる。
【００４６】
このように、トレンチ１１０の内壁上に形成された高濃度のドーピング層１１２はセルトランジスターのスレッショルド電圧（Ｖｔ）を調節しながら、ソース／ドレーン間パンチスルーを防止する役割を有する。従来方法では、Ｖｔ調節用イオン注入段階とパンチスルー防止用イオン注入段階とを通じてＶｔ調節領域とパンチスルー防止領域とを別途に形成したが、本実施形態ではエピタキシアル成長法、イオン注入法またはデルタドーピング法うちのいずれか一つで形成する高濃度のドーピング層１１２によりＶｔ調節及びパンチスルー防止の二つ効果を同時に得ることができる。ここで、高濃度のドーピング層１１２をエピタキシアル成長法で形成する場合、膜厚さ及びドーピング濃度を最適化してスレッショルド電圧を調節する。
【００４７】
図８に示すように、上述したように、トレンチ１１０の内壁に高濃度のドーピング層１１２を形成した後、トレンチ１１０を埋める第１半導体層１１４を形成する。望ましくは、第１半導体層１１４はドーピングされないシリコンエピタキシアル層で形成する。ここで、半導体基板１００上でのみ選択的にシリコンエピタキシアル層が成長するように蒸着条件を適正化する。従って、窒化膜１０６及び酸化膜１０４上ではシリコンエピタキシアル層が成長しないため、第１半導体層１１４は図示したように屈曲した形状で成長する。ここで、第１半導体層１１４の最低高さが半導体基板１００の表面よりも高いように蒸着条件を設定する（図８のｈ参照）。
【００４８】
図９に示すように、化学機械的研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）工程を通じて酸化膜１０４まで第１半導体層１１４を除去する。ここで、ＣＭＰ工程は第１半導体層１１４が半導体基板１００の表面と平坦化されるまで進行することもでき、半導体基板１００の表面から若干突出される程度で終了することもできる。
【００４９】
続いて、リン酸などの窒化物エッチ液を利用したウェットエッチング工程により窒化膜１０６を除去した後、ＬＡＬなどの酸化物エッチ液を利用したウェットエッチング工程により酸化膜１０４を除去する。
【００５０】
その後、図３に示すように、第１半導体層１１４及び半導体基板１００上にエピタキシアル成長法によりドーピングされないシリコン層を成長させて第２半導体層１１６を形成する。第２半導体層１１６はチャンネル領域が形成される層として、電流がよく流れるようにする役割をする。望ましくは、第２半導体層１１６はドーピング層１１２の不純物がその上に形成されるゲート絶縁膜に浸透することを防止するに十分な厚さで形成する。
【００５１】
続いて、上述したように第２半導体層１１６が形成されている半導体基板１００上に通常の素子分離工程、望ましくはシャロートレンチ素子分離（ＳＴＩ）工程を実施して、素子分離領域１０１を形成する。具体的に、半導体基板１００上にパッド酸化膜、窒化膜及び第１ＣＶＤ酸化膜を順次に積層した後、フォトリソグラフィ工程により第１ＣＶＤ酸化膜及び窒化膜をパターニングしてマスク層パターンを形成する。続いて、マスク層パターンをエッチングマスクに利用して半導体基板１００を所定深さにエッチングすることにより、素子分離用トレンチを形成する。素子分離用トレンチを十分に埋めることができる程度の厚さで第２ＣＶＤ酸化膜、たとえば、高密度プラズマ酸化膜（ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ｏｘｉｄｅ：ＨＤＰ−ｏｘｉｄｅ）を基板全面に蒸着した後、エッチバックまたはＣＭＰ工程によりマスク層パターンの窒化膜表面まで第２ＣＶＤ酸化膜を除去する。ここで、マスク層パターンの第１ＣＶＤ酸化膜が共に除去される。その後、ウェットエッチング工程により窒化膜及びパッド酸化膜を順次に除去することにより、シャロートレンチ素子分離領域１０１を形成する。
【００５２】
続いて、素子分離領域１０１及び第２半導体層１１６上に酸化物からなるゲート絶縁膜１１８、不純物がドーピングされたポリシリコン層１２０、金属シリサイド層１２２、窒化物からなるゲートキャッピング層１２６を順次に形成する。フォトリソグラフィ工程により、ゲートキャッピング層１２６、金属シリサイド層１２２及びポリシリコン層１２０をパターニングしてポリサイド構造のゲート電極１２５を形成する。
【００５３】
ゲート電極１２５が形成された半導体基板１００の全面に低濃度の不純物、例えば、ｎ-形不純物をイオン注入して低濃度のソース／ドレーン領域１２８、１３０を形成する。結果物の全面に窒化物のような絶縁膜を蒸着し、これを異方性エッチングしてゲート電極１２５の側壁上にゲートスペーサ１３２を形成する。その後、通常のイオン注入工程によりメモリセルを除外した周辺回路部に形成されるＮＭＯＳトランジスターの高濃度ソース／ドレーン領域（図示せず）を形成する。一般に、メモリセル領域に形成されるＮＭＯＳトランジスターはドレーン飽和電流（Ｉｄｓａｔ）により決定される電流駆動能力の増加よりは電流の消失を防止することができる特性を有することがさらに重要である。一方、メモリセル領域を除外した周辺回路部は全体的なチップの性能を左右するために、ＮＭＯＳトランジスターの電流駆動能力が相当に重要に作用する。従って、このような特性を同時に満足させるために、メモリセル領域のＮＭＯＳトランジスターは接合損傷（ｊｕｎｃｔｉｏｎ ｄａｍａｇｅ）を小さく作ることができるように単一（ｓｉｎｇｌｅ）ｎ-ソース／ドレーン接合により形成し、周辺回路部のＮＭＯＳトランジスターはＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ）またはＤＤＤ（ｄｏｕｂｌｅ ｄｉｆｆｕｓｅｄ ｄｒａｉｎ）構造のソース／ドレーン接合で形成している。
【００５４】
上述した第１実施形態では、セルトランジスターのチャンネル領域が形成される第２半導体層１１６を形成した後、素子分離領域１０１を形成したが、通常の半導体製造工程と同様に製造工程の第１段階で素子分離領域１０１を形成した後、図４乃至図９の段階を進行することもできる。また、トレンチ素子分離を適用する場合、素子分離用トレンチをパンチスルー防止用トレンチ１１０と同時に形成することもできる。
【００５５】
〈実施形態２〉
図１０は本発明の第２実施形態による半導体装置のＭＯＳトランジスターの断面図である。
【００５６】
図１０に示すように、半導体基板２００うちのトランジスターのチャンネル領域が形成される部分に所定深さにトレンチ２０８が形成されている。トレンチ２０８は高濃度のドーピング層２１０で埋められている。望ましくは、ドーピング層２１０はドーピングされたシリコンエピタキシアル層で形成する。ここで、ドーピング層２１０は半導体基板２００の表面と平坦化されるように形成することが望ましい。高濃度のドーピング層２１０はトランジスターのスレッショルド電圧（Ｖｔ）を調節し、パンチスルーを防止する役割を有する。
【００５７】
ドーピング層２１０及び半導体基板２００上にはゲート絶縁膜２１２、ゲート電極２１４及びゲートキャッピング層２１６が順次に形成されている。ゲート電極２１４及びゲートキャッピング層２１６の側壁上にはゲートスペーサ２２０が形成されている。
【００５８】
ゲート電極２１４両側の半導体基板２００内には低濃度のソース／ドレーン領域、即ちＬＤＤ領域２１８、２１９が形成されている。ゲートスペーサ２２０両側の半導体基板２００内には高濃度のソース／ドレーン領域２２２、２２３が形成されている。
【００５９】
望ましくは、トレンチ２０８はゲート電極２１４の長さ方向による幅がゲート電極２１４の長さよりも小さいように形成する。また、ドーピング層２１０のパンチスルー防止効果を強化させるために、トレンチ２０８は高濃度のソース／ドレーン領域２２２、２２３よりも深い深さで形成する。
【００６０】
本実施形態によると、高濃度のドーピング層２１０がトランジスターのチャンネル領域内に垂直に形成され、高濃度のソース／ドレーン領域２２２、２２３と完全に分離されるために、接合漏洩電流を減少させ、パンチスルーを防止する。
【００６１】
図１１及び図１６は図１０に図示した半導体装置のＭＯＳトランジスターの製造方法を説明するための断面図である。
【００６２】
図１１に示すように、半導体基板２００上に酸化膜２０２及びマスク層を順次に形成した後、フォトリソグラフィ工程を通じてマスク層をパターニングしてトランジスターのチャンネル領域の一部分をオープンさせるマスク層パターン２０４を形成する。望ましくは、マスク層は酸化膜２０２とのエッチング選択比を有する物質、例えば、窒化膜で形成する。
【００６３】
図１２に示すように、マスク層パターン２０４を含む半導体基板２００の全面にマスク層を構成する物質と類似するエッチング率を有する物質、例えば、窒化膜を蒸着した後、これを異方性エッチングしてマスク層パターン２０４の側壁にスペーサ２０６を形成する。
【００６４】
図１３に示すように、マスク層パターン２０４及びスペーサ２０６をエッチングマスクに利用して半導体基板２００を所定深さに異方性エッチングしてトレンチ２０８を形成する。望ましくは、トレンチ２０８はゲート電極の長さ方向による幅がゲート電極の長さよりも小さいように形成する。また、トレンチ２０８はソース／ドレーン領域よりも深い深さで形成する。例えば、ゲート電極の長さが１００ｎｍ以下であるＭＯＳトランジスターにおいて、トレンチ２０８は約２０〜３０ｎｍの幅及び約０．２μｍの深さに形成する。
【００６５】
図１４に示すように、トレンチ２０８を通じて露出された半導体基板２００のシリコンをシード（ｓｅｅｄ）に利用した選択的エピタキシアル成長法によりドーピングされたシリコン層を成長させることにより、トレンチ２０８を埋める高濃度のドーピング層２１０を形成する。例えば、トレンチ２０８が約２０〜３０ｎｍの幅及び約０．２μｍの深さに形成される場合、ドーピングされたシリコンエピタキシアル層は２００〜３００Å厚さに成長させる。
【００６６】
高濃度のドーピング層２１０はトランジスターのスレッショルド電圧（Ｖｔ）を調節しながら、ソース／ドレーン間のパンチスルーを防止する役割を有する。従来方法では、Ｖｔ調節用イオン注入段階とパンチスルー防止用イオン注入段階とを通じてＶｔ調節領域とパンチスルー防止領域とを別途に形成したが、本実施形態では選択的エピタキシアル成長法で形成する高濃度のドーピング層２１０によりＶｔ調節及びパンチスルー防止の二つ効果を同時に得ることができる。ここで、ドーピング層２１０の厚さ及びドーピング濃度を最適化してトランジスターの逆スレッショルド電圧を調節する。
【００６７】
図１５に示すように、化学機械的研磨（ＣＭＰ）工程を通じて前記半導体基板２００上に突出されたドーピング層２１０を除去する。しかし、前記段階を省略しても本発明の効果には何の影響も及ぼさない。
【００６８】
図１６に示すように、マスク層パターン２０４、スペーサ２０６及び酸化膜２０２を順次に除去する。その後、図１０に示すように、ドーピング層２１０及び半導体基板２００上に酸化物からなるゲート絶縁膜２１２、ゲート電極２１４及びゲートキャッピング層２１６を順次に形成する。ゲート電極２１４が形成された半導体基板２００の全面に低濃度の不純物、例えば、ｎ形不純物をイオン注入して低濃度のソース／ドレーン領域、即ち、ＬＤＤ領域２１８、２１９を形成する。
【００６９】
結果物の全面に酸化物又は窒化物のような絶縁膜を蒸着し、これを異方性エッチングして前記ゲート電極２１４の側壁上にゲートスペーサ２２０を形成する。その後、通常のイオン注入工程によりゲートスペーサ２２０両側の半導体基板２００内に高濃度のソース／ドレーン領域２２２、２２３を形成することにより、ＭＯＳトランジスターを完成させる。
【００７０】
〈実施形態３〉
図１７は本発明の第３実施形態による半導体装置のメモリセルの断面図である。
【００７１】
図１７に示すように、素子分離領域３０１と活性領域（図示せず）とに区分された半導体基板３００の活性領域内に二つのトレンチ３０２が形成されている。各々のトレンチ３０２はトランジスターのチャンネル領域内に位置し、ゲート電極の長さ方向による幅がゲート電極の長さよりも小さいように形成する。
【００７２】
素子分離領域３０１は図１７に示した実施形態では、シャロートレンチ素子分離構造で形成されるが、ＬＯＣＯＳ系列の構造で形成されても本発明の効果に影響を及ぼさない。
【００７３】
各々のトレンチ３０２は高濃度のドーピング層３０４で埋められている。望ましくは、高濃度のドーピング層３０４はドーピングされたシリコンエピタキシアル層で形成される。
【００７４】
高濃度のドーピング層３０４及び半導体基板３００上にはゲート絶縁膜３０６が形成されている。ゲート絶縁膜３０６上には各々のトレンチ３０２に対応するように二つのゲート電極３１２が形成されている。望ましくは、各々のゲート電極３１２は不純物がドーピングされたポリシリコン層３０８と金属シリサイド層３１０とが積層されたポリサイド構造で形成される。
【００７５】
各ゲート電極３１２の上には、例えば、シリコン窒化物からなるゲートキャッピング層３１４が形成されている。また、各ゲート電極３１２の側壁には、例えば、シリコン窒化物からなるゲートスペーサ３２０が形成されている。
【００７６】
各々のゲート電極３１２両側の半導体基板３００内には第１不純物領域（例えば、ソース領域）３１６及び第２不純物領域（例えば、ドレーン領域）３１８が形成される。ここで、二つのゲート電極３１２間には一つのドレーン領域３１８が形成される。
【００７７】
また、図示しないが、ソース領域３１６上にはキャパシタコンタクトホールを通じてソース領域３１６と電気的に接続されるキャパシタが形成される。ドレーン領域３１８上にはビットラインコンタクトホールを通じてドレーン領域３１８と電気的に接続されるビットラインが形成される。
【００７８】
本実施形態によると、トレンチ３０２を埋める高濃度のドーピング層３０４がトランジスターのチャンネル領域内に垂直に形成され、ソース／ドレーン領域３１６、３１８と完全に分離されるために、ｐｎ接合の電界が弱化して接合漏洩電流を減少させかつリフレッシュ特性を改善することができる。また、高濃度のドーピング層３０４によりソース／ドレーン領域３１６、３１８間のパンチスルー発生を防止することができる。
【００７９】
図１８乃至図２１は図１７に示した半導体装置のメモリセル製造方法を説明するための断面図である。
【００８０】
図１８に示すように、半導体基板３００上に通常の素子分離工程、望ましくはシャロートレンチ素子分離（ＳＴＩ）工程を実施して素子分離領域３０１を形成する。具体的に、半導体基板３００上にパッド酸化膜、窒化膜および第１ＣＶＤ酸化膜を順次に積層した後、フォトリソグラフィ工程により第１ＣＶＤ酸化膜及び窒化膜をパターニングしてマスク層パターンを形成する。続いて、マスク層パターンをエッチングマスクに利用して半導体基板３００を所定深さにエッチングすることにより、素子分離用トレンチを形成する。素子分離用トレンチを十分に埋めることができる程度の厚さに第２ＣＶＤ酸化膜、例えば、高密度プラズマ酸化膜（ＨＤＰ−ｏｘｉｄｅ）を基板全面に蒸着した後、エッチバックまたはＣＭＰ工程によりマスク層パターンの窒化膜表面まで第２ＣＶＤ酸化膜を除去する。ここで、マスク層パターンの第１ＣＶＤ酸化膜が共に除去される。その後、ウェットエッチング工程により窒化膜及びパッド酸化膜を順次に除去することにより、シャロートレンチ素子分離領域３０１を形成する。
【００８１】
続いて、素子分離領域３０１を含む半導体基板３００の全面に酸化膜３３０及びマスク層を順次に形成した後、フォトリソグラフィ工程を通じてマスク層をパターニングしてセルトランジスターのチャンネル領域の一部分をオープンさせるマスク層パターン３３２を形成する。望ましくは、マスク層は導光板３３０とのエッチング選択比を有する物質、例えば、窒化膜で形成する。
【００８２】
図１９に示すように、マスク層パターン３３２を含む半導体基板３００の全面にマスク層を構成する物質と類似するエッチング率を有する物質、例えば、窒化膜を蒸着した後、これを異方性エッチングしてマスク層パターン３３２の側壁にスペーサ３３４を形成する。
【００８３】
その後、マスク層パターン３３２及びスペーサ３３４をエッチングマスクに利用して半導体基板３００を所定深さに異方性エッチングして各トランジスターのチャンネル領域内にトレンチ３０２を形成する。望ましくは、トレンチ３０２はゲート電極の長さよりも狭い幅と、ソース／ドレーン領域よりも深い深さとで形成する。例えば、ゲート電極の長さが１００ｎｍ以下であるＭＯＳトランジスターにおいて、トレンチ３０２は約２０〜３０ｎｍの幅及び０．２μｍの深さで形成する。
【００８４】
図２０に示すように、トレンチ３０２を通じて露出された半導体基板３００のシリコンをシードに利用した選択的エピタキシアル成長法によりドーピングされたシリコン層を成長させることにより、トレンチ３０２を埋める高濃度のドーピング層３０４を形成する。例えば、トレンチ３０２が約２０〜３０ｎｍｍの幅及び約０．２μｍの深さに形成される場合、ドーピングされたシリコンエピタキシアル層は２００〜３００Åの厚さに成長させる。
【００８５】
続いて、化学機械的研磨（ＣＭＰ）工程を通じて半導体基板３００上に突出された高濃度のドーピング層３０４を除去する。しかし、段階を省略しても本発明の効果には何の影響も及ぼさない。
【００８６】
図２１に示すように、リン酸などの窒化物エッチ液を利用したウェットエッチング工程によりマスク層パターン３３２及びスペーサ３３４を除去する。続いて、酸化物エッチ液を利用したウェットエッチング工程により酸化膜３３０を除去した後、熱酸化工程を通じて高濃度のドーピング層３０４および半導体基板３００上に酸化物からなるゲート絶縁膜３０６を形成する。
【００８７】
その後、図１７に示すように、ゲート絶縁膜３０６上に不純物がドーピングされたポリシリコン層３０８、金属シリサイド層３１０、窒化物からなるゲートキャッピング層３１４を順次に形成する。フォトリソグラフィ工程によりゲートキャッピング層３１４、金属シリサイド層３１０及びポリシリコン層３０８をパターニングしてポリサイド構造のゲート電極３１２を形成する。
【００８８】
ゲート電極３１２が形成された半導体基板３００の全面に低濃度の不純物、例えば、ｎ-形不純物をイオン注入して低濃度のソース／ドレーン領域３１６、３１８を形成する。続いて、結果物の全面に窒化物のような絶縁膜を蒸着し、これを異方性エッチングしてゲート電極３１２の側壁上にゲートスペーサ３２０を形成する。その後、通常のイオン注入工程によりメモリセルを除外した周辺回路部に形成されるＮＭＯＳトランジスターの高濃度のソース／ドレーン領域（図示せず）を形成する。
【００８９】
以上、本発明の実施例を詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明の実施例を修正または変更できるであろう。
【００９０】
【発明の効果】
本発明によると、二つのゲート電極間の活性領域に形成されたトレンチの内壁に局部的に高濃度のドーピング層を形成したり、またはチャンネル領域のすぐに下に高濃度のドーピング層で埋められたトレンチを形成したりする。
【００９１】
また、本発明によると、高濃度のドーピング層はチャンネル領域のドーピング濃度を最適化してスレッショルド電圧を調節するだけでなく、チャンネル領域内で空乏層の拡張を減少させ、パンチスルー電圧を増加させる。また、高濃度のドーピング層はトレンチ領域にのみ局部的に形成されるために、ソース／ドレーン領域と高濃度のドーピング層とが完全に分離されてｐｎ接合の電界が弱化する。従って、ソース／ドレーン領域の接合キャパシタンスを減少させ、接合漏洩電流の減少によりリフレッシュ特性を改善することができる。
【図面の簡単な説明】
【図１】 従来方法によるＭＯＳトランジスターの断面図である。
【図２】 本発明の第１実施形態による半導体装置のメモリセルの平面図である。
【図３】 図２のＡ−Ａ′線による半導体装置のメモリセルの断面図である。
【図４】 図３に示した半導体装置のメモリセル製造方法を説明するための断面図である。
【図５】 図３に示した半導体装置のメモリセル製造方法を説明するための断面図である。
【図６】 図３に示した半導体装置のメモリセル製造方法を説明するための断面図である。
【図７】 図３に示した半導体装置のメモリセル製造方法を説明するための断面図である。
【図８】 図３に示した半導体装置のメモリセル製造方法を説明するための断面図である。
【図９】 図３に示した半導体装置のメモリセル製造方法を説明するための断面図である。
【図１０】 本発明の第２実施形態による半導体装置のＭＯＳトランジスターの断面図である。
【図１１】 図１０に示した半導体装置のＭＯＳトランジスター製造方法を説明するための断面図である。
【図１２】 図１０に示した半導体装置のＭＯＳトランジスター製造方法を説明するための断面図である。
【図１３】 図１０に示した半導体装置のＭＯＳトランジスター製造方法を説明するための断面図である。
【図１４】 図１０に示した半導体装置のＭＯＳトランジスター製造方法を説明するための断面図である。
【図１５】 図１０に示した半導体装置のＭＯＳトランジスター製造方法を説明するための断面図である。
【図１６】 図１０に示した半導体装置のＭＯＳトランジスター製造方法を説明するための断面図である。
【図１７】 本発明の第３実施形態による半導体装置のメモリセルの断面図である。
【図１８】 図１７に示した半導体装置のメモリセル製造方法を説明するための断面図である。
【図１９】 図１７に示した半導体装置のメモリセル製造方法を説明するための断面図である。
【図２０】 図１７に示した半導体装置のメモリセル製造方法を説明するための断面図である。
【図２１】 図１７に示した半導体装置のメモリセル製造方法を説明するための断面図である。
【符号の説明】
１００、２００、３００ 半導体基板
１０２、３０１ 素子分離領域
１０２ 活性領域
１１０、２０８、３０２ トレンチ
１１２、２１０、３０４ ドーピング層
１１４ 第１半導体層
１１６ 第２半導体層
１１８、２１２、３０６ ゲート絶縁膜
１２５、２１４、３１２ ゲート電極
１２６、２１６、３１４ ゲートキャッピング層
１３２、２２０、３２０ ゲートスペーサ

Claims (22)

  1. トレンチが形成された第１導電型を有する半導体基板と、
    前記トレンチの内側壁及び底面に沿って形成された第１導電型を有するドーピング層と、
    前記トレンチを埋めるドーピングされない第１半導体層と、
    前記第１半導体層及び前記半導体基板上に形成されたゲート絶縁膜と、
    それぞれが前記半導体基板上、並びに前記トレンチに形成された前記ドーピング層上、及び前記第１半導体層上にオーバーラップするように形成されてなる、前記ゲート絶縁膜上に離間して形成された二つのゲート電極と、
    前記二つのゲート電極間に位置する前記第１半導体層に、前記ドーピング層と分離して形成された、第２導電型を有する一つのソース／ドレーン領域と、
    前記二つのゲート電極それぞれの、前記一つのソース／ドレーン領域が形成された側とは反対側に位置する前記半導体基板に形成された、第２導電型を有するソース／ドレーン領域と、
    を備えることを特徴とする半導体装置。
  2. 前記トレンチは前記活性領域の幅よりも広い幅で形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記ドーピング層はドーピングされたシリコンエピタキシアル層で形成されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記ドーピング層はイオン注入により形成されていることを特徴とする請求項１に記載の半導体装置。
  5. 前記ドーピング層はデルタドーピングにより形成されていることを特徴とする請求項１に記載の半導体装置。
  6. 前記第１半導体層は前記基板の表面と平坦化されて形成されていることを特徴とする請求項１に記載の半導体装置。
  7. 前記第１半導体層はドーピングされないシリコンエピタキシアル層で形成されていることを特徴とする請求項１に記載の半導体装置。
  8. 前記ゲート絶縁膜と前記第１半導体層との間、及び前記ゲート絶縁膜と前記基板との間に形成された第２半導体層をさらに備えることを特徴とする請求項１に記載の半導体装置。
  9. 前記第２半導体層はドーピングされないシリコンエピタキシアル層で形成されていることを特徴とする請求項７に記載の半導体装置。
  10. 前記第２半導体層は前記ドーピング層の不純物が前記ゲート絶縁膜に浸透することを防止するに十分な厚さで形成されていることを特徴とする請求項７に記載の半導体装置。
  11. 第１導電型を有する半導体基板にトレンチを形成する段階と、
    前記トレンチの内側壁及び底面に沿って第１導電型を有するドーピング層を形成する段階と、
    前記トレンチにドーピングされない第１半導体層を埋める段階と、
    前記第１半導体層及び前記半導体基板上にゲート絶縁膜を形成する段階と、
    それぞれが前記半導体基板上、並びに前記トレンチに形成された前記ドーピング層上、及び前記第１半導体層上にオーバーラップするように、前記ゲート絶縁膜上に二つのゲート電極を離間して形成する段階と、
    前記二つのゲート電極間に位置する前記第１半導体層に、前記ドーピング層と分離して第２導電型を有する一つのソース／ドレーン領域を形成する段階と、
    前記二つのゲート電極それぞれの、前記一つのソース／ドレーン領域が形成された側とは反対側に位置する前記半導体基板に、第２導電型を有するソース／ドレーン領域を形成する段階と、
    を備えることを特徴とする半導体装置の製造方法。
  12. 前記トレンチは前記活性領域の幅よりも広い幅で形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記ドーピング層はドーピングされたシリコンエピタキシアル層で形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
  14. 前記ドーピング層はイオン注入により形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
  15. 前記ドーピング層はデルタドーピングにより形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
  16. 前記トレンチに第１半導体層を埋める段階後、前記第１半導体層を前記基板の表面と平坦化する段階をさらに備えることを特徴とする請求項１１に記載の半導体装置の製造方法。
  17. 前記第１半導体層はドーピングされないシリコンエピタキシアル層で形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
  18. 前記ゲート絶縁膜を形成する段階前に、前記第１半導体層及び第２半導体層を形成する段階をさらに備えることを特徴とする請求項１１に記載の半導体装置の製造方法。
  19. 前記第２半導体層はドーピングされないシリコンエピタキシアル層で形成することを特徴とする請求項１８に記載の半導体装置の製造方法。
  20. 前記第２半導体層は前記ドーピング層の不純物が前記ゲート絶縁膜に浸透することを防止する厚さを有することを特徴とする請求項１８に記載の半導体装置の製造方法。
  21. 前記ゲート絶縁膜を形成する段階前に、前記基板上に前記活性領域を取り囲む素子分離領域を形成する段階をさらに備えることを特徴とする請求項１１に記載の半導体装置の製造方法。
  22. 前記トレンチを形成する段階前に、前記基板上に前記活性領域を取り囲む素子分離領域を形成する段階をさらに備えることを特徴とする請求項１１に記載の半導体装置の製造方法。
JP2003181604A 2002-07-04 2003-06-25 半導体装置及びその製造方法 Expired - Fee Related JP4394385B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0038708A KR100473476B1 (ko) 2002-07-04 2002-07-04 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2004040097A JP2004040097A (ja) 2004-02-05
JP4394385B2 true JP4394385B2 (ja) 2010-01-06

Family

ID=27752001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003181604A Expired - Fee Related JP4394385B2 (ja) 2002-07-04 2003-06-25 半導体装置及びその製造方法

Country Status (6)

Country Link
US (3) US7009255B2 (ja)
JP (1) JP4394385B2 (ja)
KR (1) KR100473476B1 (ja)
CN (1) CN100487912C (ja)
DE (1) DE10330070A1 (ja)
GB (1) GB2392557B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558047B1 (ko) * 2004-12-28 2006-03-07 주식회사 하이닉스반도체 반도체 장치의 제조방법
KR100769146B1 (ko) * 2006-08-17 2007-10-22 동부일렉트로닉스 주식회사 전기적 특성을 향상시키는 반도체 소자 및 그 제조 방법
US7960236B2 (en) 2006-12-12 2011-06-14 Applied Materials, Inc. Phosphorus containing Si epitaxial layers in N-type source/drain junctions
US8394196B2 (en) 2006-12-12 2013-03-12 Applied Materials, Inc. Formation of in-situ phosphorus doped epitaxial layer containing silicon and carbon
US20080206944A1 (en) * 2007-02-23 2008-08-28 Pan-Jit International Inc. Method for fabricating trench DMOS transistors and schottky elements
EP2232533A1 (en) * 2008-01-16 2010-09-29 Ipdia High aspect ratio holes or trenches
US9520486B2 (en) 2009-11-04 2016-12-13 Analog Devices, Inc. Electrostatic protection device
KR101159952B1 (ko) * 2009-12-31 2012-06-25 경북대학교 산학협력단 3차원 화합물 반도체 소자 및 그 제조방법
US8476684B2 (en) * 2010-09-29 2013-07-02 Analog Devices, Inc. Field effect transistors having improved breakdown voltages and methods of forming the same
US10199482B2 (en) 2010-11-29 2019-02-05 Analog Devices, Inc. Apparatus for electrostatic discharge protection
US8816389B2 (en) 2011-10-21 2014-08-26 Analog Devices, Inc. Overvoltage and/or electrostatic discharge protection device
US8803193B2 (en) 2011-05-11 2014-08-12 Analog Devices, Inc. Overvoltage and/or electrostatic discharge protection device
US8816473B2 (en) 2012-04-05 2014-08-26 International Business Machines Corporation Planar polysilicon regions for precision resistors and electrical fuses and method of fabrication
US10181719B2 (en) 2015-03-16 2019-01-15 Analog Devices Global Overvoltage blocking protection device
JP2016207830A (ja) * 2015-04-22 2016-12-08 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子とその制御方法
JP6299658B2 (ja) * 2015-04-22 2018-03-28 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子
JP6485299B2 (ja) * 2015-06-05 2019-03-20 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
CN108807266B (zh) * 2017-05-03 2021-03-09 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US11282890B2 (en) * 2020-01-21 2022-03-22 Omnivision Technologies, Inc. Shallow trench isolation (STI) structure for suppressing dark current and method of forming
US11289530B2 (en) 2020-01-21 2022-03-29 Omnivision Technologies, Inc. Shallow trench isolation (STI) structure for CMOS image sensor
CN116344590B (zh) * 2023-05-23 2023-09-12 合肥晶合集成电路股份有限公司 一种半导体器件及其制作方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763180A (en) * 1986-12-22 1988-08-09 International Business Machines Corporation Method and structure for a high density VMOS dynamic ram array
JPH01138730A (ja) 1987-11-25 1989-05-31 Fujitsu Ltd 半導体装置
US4926233A (en) * 1988-06-29 1990-05-15 Texas Instruments Incorporated Merged trench bipolar-CMOS transistor fabrication process
US4895520A (en) * 1989-02-02 1990-01-23 Standard Microsystems Corporation Method of fabricating a submicron silicon gate MOSFETg21 which has a self-aligned threshold implant
JPH0536929A (ja) 1991-07-30 1993-02-12 Oki Electric Ind Co Ltd 半導体メモリ装置およびその製造方法
JPH07112049B2 (ja) * 1992-01-09 1995-11-29 インターナショナル・ビジネス・マシーンズ・コーポレイション ダイナミック・ランダム・アクセス・メモリ・デバイスおよび製造方法
US5773871A (en) * 1993-06-24 1998-06-30 Northern Telecom Limited Integrated circuit structure and method of fabrication thereof
US5316965A (en) * 1993-07-29 1994-05-31 Digital Equipment Corporation Method of decreasing the field oxide etch rate in isolation technology
JPH0766399A (ja) * 1993-08-26 1995-03-10 Toshiba Corp 半導体装置及びその製造方法
US5627092A (en) 1994-09-26 1997-05-06 Siemens Aktiengesellschaft Deep trench dram process on SOI for low leakage DRAM cell
US5429956A (en) * 1994-09-30 1995-07-04 United Microelectronics Corporation Method for fabricating a field effect transistor with a self-aligned anti-punchthrough implant channel
US5547903A (en) * 1994-11-23 1996-08-20 United Microelectronics Corporation Method of elimination of junction punchthrough leakage via buried sidewall isolation
US5489543A (en) * 1994-12-01 1996-02-06 United Microelectronics Corp. Method of forming a MOS device having a localized anti-punchthrough region
KR0143713B1 (ko) * 1994-12-26 1998-07-01 김주용 트랜지스터 및 그 제조 방법
US5484743A (en) * 1995-02-27 1996-01-16 United Microelectronics Corporation Self-aligned anti-punchthrough implantation process
JPH0945904A (ja) 1995-07-28 1997-02-14 Matsushita Electron Corp 半導体装置およびその製造方法
US5818098A (en) * 1996-02-29 1998-10-06 Motorola, Inc. Semiconductor device having a pedestal
US6040599A (en) * 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
KR100198676B1 (ko) * 1996-11-08 1999-06-15 구본준 반도체 소자의 트랜지스터의 구조 및 제조방법
KR100204805B1 (ko) * 1996-12-28 1999-06-15 윤종용 디엠오에스 트랜지스터 제조방법
US5963811A (en) * 1997-08-05 1999-10-05 Powerchip Semiconductor Corp. Method of fabricating a MOS device with a localized punchthrough stopper
US6200841B1 (en) * 1997-12-30 2001-03-13 Anam Semiconductor Inc. MOS transistor that inhibits punchthrough and method for fabricating the same
JPH11204783A (ja) * 1998-01-09 1999-07-30 Hitachi Ltd 半導体装置およびその製造方法
US6358818B1 (en) * 1998-03-04 2002-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming trench isolation regions
US6087222A (en) * 1998-03-05 2000-07-11 Taiwan Semiconductor Manufacturing Company Method of manufacture of vertical split gate flash memory device
US5970629A (en) * 1998-05-08 1999-10-26 Montrail, Inc. Footwear and composite liner for use in such footwear
TW396516B (en) * 1998-09-14 2000-07-01 United Microelectronics Corp Process and pattern for shallow trench isolation
US6204128B1 (en) * 1998-10-26 2001-03-20 Matsushita Electronics Corporation Method for fabricating semiconductor device
US6225171B1 (en) * 1998-11-16 2001-05-01 Taiwan Semiconductor Manufacturing Company Shallow trench isolation process for reduced for junction leakage
US6235639B1 (en) * 1998-11-25 2001-05-22 Micron Technology, Inc. Method of making straight wall containers and the resultant containers
KR20000041699A (ko) * 1998-12-23 2000-07-15 김영환 모스 트랜지스터 제조방법
DE19911148C1 (de) * 1999-03-12 2000-05-18 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
JP4765157B2 (ja) * 1999-11-17 2011-09-07 株式会社デンソー 半導体基板の製造方法
JP2002100762A (ja) * 2000-09-22 2002-04-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6514809B1 (en) * 2000-11-03 2003-02-04 Advanced Micro Devices, Inc. SOI field effect transistors with body contacts formed by selective etch and fill
EP1267415A3 (en) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
US6709930B2 (en) * 2002-06-21 2004-03-23 Siliconix Incorporated Thicker oxide formation at the trench bottom by selective oxide deposition
GB0118000D0 (en) * 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Manufacture of semiconductor devices with schottky barriers
US6635946B2 (en) * 2001-08-16 2003-10-21 Macronix International Co., Ltd. Semiconductor device with trench isolation structure
US6621107B2 (en) * 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US20030085435A1 (en) * 2001-11-02 2003-05-08 Zhongze Wang Transistor structure and process to fabricate same
JP2003179132A (ja) * 2001-12-10 2003-06-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6858505B2 (en) * 2002-10-08 2005-02-22 Samsung Electronics Co. Ltd. Methods of forming transistor structures including separate anti-punchthrough layers
KR100443082B1 (ko) * 2002-10-18 2004-08-04 삼성전자주식회사 반도체 장치의 트랜지스터 제조 방법
TW563244B (en) * 2002-10-25 2003-11-21 Vanguard Int Semiconduct Corp Deep trench isolation structure of high voltage device and its manufacturing method

Also Published As

Publication number Publication date
JP2004040097A (ja) 2004-02-05
US20040004264A1 (en) 2004-01-08
DE10330070A1 (de) 2004-01-29
US7009255B2 (en) 2006-03-07
CN1476104A (zh) 2004-02-18
US20060008994A1 (en) 2006-01-12
US7268043B2 (en) 2007-09-11
US7259069B2 (en) 2007-08-21
GB2392557B (en) 2004-11-17
GB0315662D0 (en) 2003-08-13
KR20040003881A (ko) 2004-01-13
GB2392557A (en) 2004-03-03
CN100487912C (zh) 2009-05-13
US20070087500A1 (en) 2007-04-19
KR100473476B1 (ko) 2005-03-10

Similar Documents

Publication Publication Date Title
US7259069B2 (en) Semiconductor device and method of manufacturing the same
JP4446949B2 (ja) エレベイテッドサリサイドソース／ドレイン領域の形成方法
KR100618861B1 (ko) 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법
KR100282452B1 (ko) 반도체 소자 및 그의 제조 방법
US7378320B2 (en) Method of forming asymmetric MOS transistor with a channel stopping region and a trench-type gate
US7790551B2 (en) Method for fabricating a transistor having a recess gate structure
KR20040108247A (ko) 반도체 메모리에서의 리세스 채널을 갖는 트랜지스터형성방법 및 그에 따른 구조
JP2007027738A (ja) 半導体装置及びその製作方法
JP2002076112A (ja) 接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法
US8053312B2 (en) Semiconductor device and method for fabricating the same
US6649979B2 (en) Method of manufacturing MOSFET and structure thereof
US6661044B2 (en) Method of manufacturing MOSEFT and structure thereof
US7071068B2 (en) Transistor and method for fabricating the same
JP2003197907A (ja) エピタキシャル層を利用するトランジスター構造及びその製造方法
KR100341182B1 (ko) 반도체소자의 모스 트랜지스터 형성방법
KR100626908B1 (ko) 반도체소자의 소자분리막 형성방법
GB2397694A (en) Semiconductor device and method of manufacture
KR20040046074A (ko) 반도체 소자의 전계효과 트랜지스터 형성방법
KR20040059386A (ko) 반도체 소자의 제조 방법
KR20040059387A (ko) 반도체 소자의 제조 방법
KR20040015594A (ko) 반도체 소자의 모스 트랜지스터 형성방법
KR20050001724A (ko) 반도체 소자의 셀 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091015

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4394385

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees