KR100558047B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR100558047B1
KR100558047B1 KR1020040113989A KR20040113989A KR100558047B1 KR 100558047 B1 KR100558047 B1 KR 100558047B1 KR 1020040113989 A KR1020040113989 A KR 1020040113989A KR 20040113989 A KR20040113989 A KR 20040113989A KR 100558047 B1 KR100558047 B1 KR 100558047B1
Authority
KR
South Korea
Prior art keywords
region
gate
forming
film
polysilicon
Prior art date
Application number
KR1020040113989A
Other languages
English (en)
Inventor
김정남
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040113989A priority Critical patent/KR100558047B1/ko
Priority to US11/284,565 priority patent/US20060141691A1/en
Application granted granted Critical
Publication of KR100558047B1 publication Critical patent/KR100558047B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Abstract

본 발명은 이온주입없이 간편화된 공정으로 기판에 매립된 게이트 패턴을 가지는 모스트랜지스터를 셀어레이에 구현할 수 있는 반도체 메모리 장치의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판상의 셀 영역이 형성될 영역에 게이트용 홀을 형성하는 단계;상기 게이트용 홀이 매립되도록 상기 셀영역과, 상기 주변영역의 앤모스트랜지스터가 형성될 영역에 앤형 불순물이 도핑된 제1 폴리실리콘막을 형성하는 단계;상기 기판상의 피모스트랜지스스터가 형성될 영역에 피형 불순물이 도핑된 제2 폴리실리콘막을 형성하는 단계; 상기 제1 및 제2 폴리실리콘막상에 게이트용 금속막을 형성하는 단계; 상기 게이트용 금속막상에 게이트용 하드마스크를 형성하는 단계; 및 상기 게이트용 하드마스크/게이트용 금속막/제1 및 제2 폴리실리콘막을 패터닝하여 셀영역의 앤모스트랜지스터와 주변영역의 앤모스트랜지스터와 피모스트랜지스터용 게이트 패턴을 형성하는 단계를 포함하는 반도체 메모리 장치의 제조방법을 제공한다.
반도체, 매립된 게이트 패턴, 피모스트랜지스터, 앤모스트랜지스터, 셀영역, 주변영역.

Description

반도체 장치의 제조방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
도1a 내지 도1d는 종래기술에 의한 반도체 장치의 제조방법을 나타내는 공정단면도이다.
도2a 내지 도2f는 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조방법을 나타내는 공정단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
20 : 기판
21 : 소자분리막
22 : 게이트용 홀
23 : 게이트용 절연막
24 : 앤형 도전성 폴리실리콘막
25 : 피형 도전성 폴리실리콘막
26 : 게이트용 금속막
27 : 게이트용 하드마스크
A : 셀영역의 게이트 패턴
B : 주변영역의 앤모스트랜지스터의 게이트 패턴
C : 주변영역의 피모스트랜지스터의 게이트 패턴
본 발명은 반도체 메모리 장치의 제조방법에 관한 것으로, 특히 채널의 길이를 확장하기 위해 셀영역의 모스트랜지스터 게이트 패턴을 매립형으로 형성하는 바도체 메모리 장치의 제조방법에 관한 것이다.
반도체 장치가 고집적화되면서 모스트랜지스터의 디자인룰이 점점 더 작아짐에 따라 게이트 패턴이 점점 더 작아지고 있는 추세인데, 그로 인해 채널의 길이가 점점 더 작아져 여러 문제가 발생하고 있다.
이를 해결하는 방법으로 게이트 패턴의 이웃한 영역인, 소스/드레인 영역이 형성될 기판부분을 약간 리세스(Recess)시켜 인위적으로 채널의 길이를 증가시키는 방법이 제안되기도 하며, 모스트랜지스터의 게이트 패턴을 기판내에 매립시켜 채널의 길이를 증가시켜 주는 방법이 제안되기도 하였다.
도1a 내지 도1d는 종래기술에 의한 반도체 메모리 장치의 제조방법을 나타내는 공정단면도이다.
도1a에 도시된 바와 같이 종래기술에 의한 반도체 메모리 장치의 제조방법은 먼저 기판상에 주변영역과 셀영역을 정의 한다음, 소자분리막(11)을 형성한다.
이전에는 소자분리막으로 로코스(Local Oxidation of Silicon) 방법을 통해 형성하였으나, 도1a와 같이 현재는 집적도에 유리한 STI(Shallow Trench Isolation) 방법을 통해 소자분리막을 형성시키고 있다.
이어서 셀영역에 형성된 앤형 모스트랜지스터 게이트 패턴을 기판상에 일정부분 매립시키기 위한 홀(12)을 셀영역에 형성한다.
이어서 홀(12) 패턴을 따라 게이트용 절연막(13)을 형성한다.
이어서 도1b에 도시된 바와 같이, 홀(12)이 매립되도록 기판 전면에 도핑되지 않은 폴리실리콘막(14)을 형성한다.
이어서 앤모스트랜지스터가 생길 영역의 폴리실리콘막(14)이 노출되도록 감광막 패턴(15)을 형성한다. 감광막 패턴(15)을 마스크로 하여 앤형 불순물을 주입한다.
그러나 이 때에 셀영역과 주변영역에 각각 놓여진 폴리실리콘의 형태가 다르므로 일정한 에너지로 앤형 불순물을 주입해서는 셀영역과 주변영역에서 원하는 농도로 도핑을 시키기가 매우 어려운 문제가 있다.
이어서 도1c에 도시된 바와 같이, 감광막 패턴(15)을 제거하고, 피모스트랜지스터가 생길 영역의 폴리실리콘막(14)가 노출되도록 감광막 패턴(16)을 형성한다.
이어서 감광막 패턴(16)을 마스크로 하여 피형 불순물을 주입한다.
이어서 도1d에 도시된 바와 같이, 감광막 패턴(16)을 제거하고, 게이트용 금속막과 게이트용 하드마스크를 폴리실리콘막(14)상에 형성한 이후에 패터닝하여 게 이트 패턴을 형성한다.
여기서 A는 셀영역의 앤모스트랜지스터용 게이트 패턴이고, B는 주변영역의 앤모스트랜지스터용 게이트 패턴이고, C는 주변영역의 피모스트랜지스터용 게이트 패턴이다.
이상에서 살펴본 바와 같이, 종래의 기술에서는 반도체 메모리 장치에서 게이트 패턴을 형성하는 데 있어서, 도핑되지 않은 폴리실리콘층을 형성한 이후에 2회에 걸쳐서 감광막을 이용한 사진공정 및 이온주입공정으로 각각 앤모스트랜지스터와 피모스트랜지스터의 게이트를 형성하였다.
또한, 셀영역과 주변영역에 도시에 앤형 불순물을 주입하여 각 영역의 앤모스트랜지스터를 형성하였다.
그러나, 전술한 바와 같이 RCAT(Recess Channel Array Transistor), 기판에 매립된 게이트 패턴을 가지는 모스트랜지스터를 셀어레이에 구현할 때에는 한번의 공정으로 앤형불순물을 이온주입하는 공정으로는 신뢰성이 있게 셀영역과 주변영역에 각각 원하는 농도로 앤형 불순물을 도핑시킬 수가 없다.
이를 해결하기 위해서 셀영역의 게이트 패턴을 위한 이온주입과 주변영역의 게이트 패턴을 위한 이온주입 공정을 나주어 실시해야 하는데, 이를 위해서는 사진공정 및 이온주입 공정을 2회씩 해야 하므로 공정이 매우 복잡해지는 문제점이 발생한다.
본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 이온주입 공정없이 간단한 공정으로 기판에 매립된 게이트 패턴을 가지는 모스트랜지스터를 셀어레이에 구현할 수 있는 반도체 메모리 장치의 제조방법을 제공함을 목적으로 한다.
본 발명은 기판상의 셀 영역이 형성될 영역에 게이트용 홀을 형성하는 단계;상기 게이트용 홀이 매립되도록 상기 셀영역과, 상기 주변영역의 앤모스트랜지스터가 형성될 영역에 앤형 불순물이 도핑된 제1 폴리실리콘막을 형성하는 단계;상기 기판상의 피모스트랜지스스터가 형성될 영역에 피형 불순물이 도핑된 제2 폴리실리콘막을 형성하는 단계; 상기 제1 및 제2 폴리실리콘막상에 게이트용 금속막을 형성하는 단계; 상기 게이트용 금속막상에 게이트용 하드마스크를 형성하는 단계; 및 상기 게이트용 하드마스크/게이트용 금속막/제1 및 제2 폴리실리콘막을 패터닝하여 셀영역의 앤모스트랜지스터와 주변영역의 앤모스트랜지스터와 피모스트랜지스터용 게이트 패턴을 형성하는 단계를 포함하는 반도체 메모리 장치의 제조방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2a 내지 도2f는 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조방 법을 나타내는 공정단면도이다.
도2a에 도시된 바와 같이, 본 실시예에 따른 반도체 장치의 제조방법은 먼저 기판(20)상에 주변영역과 셀영역을 정의 한다음, 소자분리막(21)을 형성한다.
이어서 셀영역에 형성된 앤형 모스트랜지스터 게이트 패턴을 기판상에 일정부분 매립시키기 위한 홀(22)을 셀영역에 형성한다.
이어서 홀(22) 패턴을 따라 기판 전면에 게이트용 절연막(23)을 형성한다. 게이트용 절연막은 실리콘산화막을 이용하여 형성한다.
이어서 도2b에 도시된 바와 같이, 홀(22)이 매립되도록 기판 전면에 앤형 불순물로 도핑된 폴리실리콘막(24)을 형성한다. 여기서 앤형 불순물은 As 또는 P를 이용한다.
이어서, 도2c에 도시된 바와 같이, 셀영역과 주변영역의 앤모스트랜지스터가 형성될 영역에 앤형 불순물로 도핑된 폴리실리콘막(24)을 남기고, 피모스트래지스터가 형성될 영역의 앤형 불순물로 도핑된 폴리실리콘막(24)을 제거한다.
이어서 도2d에 도시된 바와 같이, 인시츄(In-suit)로 기판전면에 피형 불순물로 도핑된 폴리실리콘막(25)을 형성한다. 이 때 앤형 불순물로 도핑된 폴리실리콘막(24)이 있는 영역은 그 상부에 형성시킨다. 여기서 피형 불순물은 B 또는 BF2를 이용한다.
이어서 도2e에 도시된 바와 같이, 앤형 불순물로 도핑된 폴리실리콘막(24)상에 형성된 피형 불순물로 도핑된 폴리실리콘막(25)을 화학적기계적 연마공정을 통 해 제거하여 평탄화시킨다.
이어서 평탄화된 기판상에 게이트용 금속막(26)과 게이트용 하드마스크(27)을 형성한다. 여기서 게이트용 하드마스크(27)는 실리콘질화막(27)으로 하고, 게이트용 금속막(26)은 텅스텐 실리사이드막으로 한다.
이어서 게이트용 하드마스크(27)/게이트용 금속막(26)/앤형 불순물로 도핑된 폴리실리콘막(24)과 피형 불순물로 도핑된 폴리실리콘막(25)를 패터닝하여 각각 셀영역의 앤모스트랜지스터용 게이트 패턴과 주변영역의 앤모스트랜지스터 및 피모스트랜지터용 게이트 패턴을 형성한다.
여기서 A는 셀영역의 앤모스트랜지스터용 게이트 패턴이고, B는 주변영역의 앤모스트랜지스터용 게이트 패턴이고, C는 주변영역의 피모스트랜지스터용 게이트 패턴이다.
이상에서 살펴본 바와 같이, 본 실시예에 따른 반도체 메모리 장치는 셀영역과 주변영역의 앤모스트랜지스터를 위한 게이트 패턴용 폴리실리콘막을 형성하는데 있어서, 이온주입 공정을 통해 형성하는 것이 아니고 앤형 불순물이 도핑된 폴리실리콘막을 형성한 다음 패터닝하게 된다.
따라서 셀영역과 주변영역의 앤모스트랜지스터의 게이트 패턴이 서로 다르기 때문에 이온주입 공정을 안정적으로 하기가 힘들었던 종래의 문제점이 해결된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
본 발명에 의해서 반도체 메모리 장치의 셀영역에 형성되는 게이트 패턴을 매립형으로 제조하더라도, 이온 주입방법이 아닌 인시츄로 앤형 불순물이 도핑된 폴리실리콘과 피형 불순물이 도핑된 폴리실리콘막을 형성시키는 방법으로 게이트 패턴을 형성하기 때문에 공정을 단순화시킬 수 있으며, 이온주입시의 조절에 대한 어려움이 없게 되는 장점이 있다.

Claims (6)

  1. 기판상의 셀 영역이 형성될 영역에 게이트용 홀을 형성하는 단계;
    상기 게이트용 홀이 매립되도록 상기 셀영역과, 상기 주변영역의 앤모스트랜지스터가 형성될 영역에 앤형 불순물이 도핑된 제1 폴리실리콘막을 형성하는 단계;
    상기 기판상의 피모스트랜지스스터가 형성될 영역에 피형 불순물이 도핑된 제2 폴리실리콘막을 형성하는 단계;
    상기 제1 및 제2 폴리실리콘막상에 게이트용 금속막을 형성하는 단계;
    상기 게이트용 금속막상에 게이트용 하드마스크를 형성하는 단계; 및
    상기 게이트용 하드마스크/게이트용 금속막/제1 및 제2 폴리실리콘막을 패터닝하여 셀영역의 앤모스트랜지스터와 주변영역의 앤모스트랜지스터와 피모스트랜지스터용 게이트 패턴을 형성하는 단계
    를 포함하는 반도체 메모리 장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 제2 폴리실리콘막을 형성하는 단계는
    상기 제2 폴리실리콘막을 상기 제1 폴리실리콘막이 형성된 영역을 포함하는 기판 전면에 형성시키는 단계; 및
    상기 제1 폴리실리콘막상에 형성된 제2 폴리실리콘막을 제거하여, 셀영역과 주변영역의 앤모스트랜지스터가 형성될 영역에는 제1 폴리실리콘막이 형성되고, 주변영역의 피모스트랜지스터가 형성될 영역에는 제2 폴리실리콘막이 형성되도록 평탄화시키는 단계를 포함하는 반도체 메모리 장치 제조방법.
  3. 제 2 항에 있어서,
    상기 앤형 불순물은 As 또는 P 인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
  4. 제 2 항에 있어서,
    상기 피형 불순물은 B 또는 BF2 인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
  5. 제 2 항에 있어서,
    상기 게이트용 금속막은 텅스텐 실리사이드막인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
  6. 제 2 항에 있어서,
    상기 게이트용 하드마스크는 실리콘질화막인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
KR1020040113989A 2004-12-28 2004-12-28 반도체 장치의 제조방법 KR100558047B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040113989A KR100558047B1 (ko) 2004-12-28 2004-12-28 반도체 장치의 제조방법
US11/284,565 US20060141691A1 (en) 2004-12-28 2005-11-21 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113989A KR100558047B1 (ko) 2004-12-28 2004-12-28 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR100558047B1 true KR100558047B1 (ko) 2006-03-07

Family

ID=36612225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113989A KR100558047B1 (ko) 2004-12-28 2004-12-28 반도체 장치의 제조방법

Country Status (2)

Country Link
US (1) US20060141691A1 (ko)
KR (1) KR100558047B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805697B1 (ko) 2006-10-09 2008-02-21 주식회사 하이닉스반도체 듀얼게이트를 구비한 반도체소자의 제조 방법
KR100838377B1 (ko) 2006-10-09 2008-06-13 주식회사 하이닉스반도체 듀얼 폴리 리세스 게이트를 갖는 반도체 소자의 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704475B1 (ko) * 2005-12-28 2007-04-09 주식회사 하이닉스반도체 듀얼 폴리 리세스 게이트를 갖는 반도체 소자의 제조방법
JP2009021502A (ja) * 2007-07-13 2009-01-29 Elpida Memory Inc 半導体装置およびその製造方法
KR101096976B1 (ko) * 2009-12-09 2011-12-20 주식회사 하이닉스반도체 반도체 소자 및 그 형성방법
US20120021577A1 (en) * 2010-07-21 2012-01-26 Purtell Robert J Gate trench conductor fill
KR101853316B1 (ko) 2012-03-29 2018-04-30 삼성전자주식회사 반도체 소자

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891330A (en) * 1987-07-27 1990-01-02 Energy Conversion Devices, Inc. Method of fabricating n-type and p-type microcrystalline semiconductor alloy material including band gap widening elements
US7064376B2 (en) * 1996-05-24 2006-06-20 Jeng-Jye Shau High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines
US6136636A (en) * 1998-03-25 2000-10-24 Texas Instruments - Acer Incorporated Method of manufacturing deep sub-micron CMOS transistors
US6323103B1 (en) * 1998-10-20 2001-11-27 Siemens Aktiengesellschaft Method for fabricating transistors
JP2000133710A (ja) * 1998-10-26 2000-05-12 Tokyo Electron Ltd 半導体装置及びその製造方法
KR100473476B1 (ko) * 2002-07-04 2005-03-10 삼성전자주식회사 반도체 장치 및 그 제조방법
US7064978B2 (en) * 2002-07-05 2006-06-20 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout
US7259050B2 (en) * 2004-04-29 2007-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of making the same
US7138307B2 (en) * 2004-08-04 2006-11-21 Intel Corporation Method to produce highly doped polysilicon thin films
US7541280B2 (en) * 2004-08-13 2009-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of foming a micromechanical structure
US7385238B2 (en) * 2004-08-16 2008-06-10 Micron Technology, Inc. Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805697B1 (ko) 2006-10-09 2008-02-21 주식회사 하이닉스반도체 듀얼게이트를 구비한 반도체소자의 제조 방법
KR100838377B1 (ko) 2006-10-09 2008-06-13 주식회사 하이닉스반도체 듀얼 폴리 리세스 게이트를 갖는 반도체 소자의 제조방법

Also Published As

Publication number Publication date
US20060141691A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
US8823108B2 (en) CMOS fabrication
KR100761354B1 (ko) 다면채널을 갖는 반도체소자의 듀얼폴리게이트 및 그의형성 방법
KR100922915B1 (ko) 반도체소자 및 이의 제조방법
US6635966B2 (en) Method for fabricating SRAM cell
KR100558047B1 (ko) 반도체 장치의 제조방법
KR100606925B1 (ko) 핀 구조 전계 트랜지스터의 제조방법
KR100332125B1 (ko) 씨모스 트랜지스터 제조 방법
US6784062B2 (en) Transistor formation for semiconductor devices
KR100840659B1 (ko) 디이모스 소자의 제조 방법
KR100602085B1 (ko) 반도체 소자 및 그의 제조 방법
KR100282453B1 (ko) 반도체 소자 및 그 제조방법
KR100273296B1 (ko) 모스 트랜지스터 제조방법
KR101025924B1 (ko) 마스크 롬 제조 방법
KR100610460B1 (ko) 시모스(ｃｍｏｓ) 트랜지스터 및 그 제조 방법
KR100249798B1 (ko) 이온 주입 마스크층을 이용한 얇은 접합층 형성 및 이중 게이트구조의 반도체 소자 제조방법
KR100546124B1 (ko) 반도체소자의 트랜지스터 형성방법
KR100280530B1 (ko) 반도체소자의 내부접속층 형성방법
KR100698065B1 (ko) 마스크 롬, 이의 제조 방법 및 이의 코딩 방법
KR100486084B1 (ko) 엘디디형 씨모스 트랜지스터 제조 방법
KR100702833B1 (ko) 고속 트랜지스터의 제조방법
KR20050024868A (ko) 리세스 트랜지스터의 제조방법 및 그의 구조
JP2005109388A (ja) 半導体装置及びその製造方法
KR100609235B1 (ko) 반도체 소자의 제조 방법
KR101231229B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR20060099214A (ko) 반도체 소자의 ｃｍｏｓ 트랜지스터 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee