JPH0214548A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリコン基板に形成された溝を有する半導体装
置およびその製造方法に関する。

〔従来の技術〕

半導体集積回路の高集積化を進めるため、半導体基板に
礼状や網目状など各種形状を有する溝を掘り込んで、こ
れらの溝を容量や素子分離用の溝などに用い、立体的な
デバイスを形成することが行なわれるようになってきた
。すなわち、溝で活性領域を囲み素子を絶縁分離する溝
アイソレーション、および溝の内面を利用して容量を大
きくした溝キャパシタなどである。

このような溝を利用した各種デバイスを製造する際、ド
ライエッチングによって溝が形成される。

この場合、矩形の断面形状を有する溝を形成すると、Ｓ
底部の角で応力集中や電界集中が起り、半導体装置の性
能を低下させる。このため、直角になった部分を排除す
るための溝形状制御が行われている。

例えば、特開昭５８−２０２５６０号に記載のように、
ドライエッチングによって溝を形成した後、ウエットエ
チングを追加して、急峻な角部の面取りを行ない、角部
を丸くしていた。

〔発明が解決しようとする課題〕

上記従来技術では、ドライエッチングに加えて、フッ酸
−硝酸溶液による等方性エッチングやアルカリ溶液によ
る結晶面選択エッチングを追加するため、加工工程が煩
雑であった。また、ウェットエッチング追加により、溝
寸法精度が低下するという問題があった。

本発明の目的は、側面が実質的に垂直で、底角部からな
めらかな丸味を有する溝をそなえた半導体装置およびこ
の半導体装置を、ドライエッチングのみによって高精度
に形成することのできる製造方法を提供することにある
。

〔課題を解決するための手段〕

上記目的は、半導体基板の温度を、従来よりもはるかに
低くしてドライエッチングを行なう低温ドライエッチン
グ法によって溝を形成することにより達成される。

〔作用〕

低温ドライエッチングとは、被エッチング物の温度を極
度に低くしてエッチングを行なうことにより、室温近傍
で行なう通常のエッチングにおいて生じる、ラジカルに
よる等方性エッチングを、いわば凍結する方法である。

これにより、ラジカルによって生ずるサイドエッチング
を実質的に停止して、高精度の加工を達成する。深さ方
向へのエッチングは加速イオンなどの方向性エネルギー
ビームによって進むので、低温であっても、支障なく行
なわれる。

このような低温ドライエッチングでは、サイドエッチン
グを防止しつつ、底面の形状制御を行うことが可能にな
る。特にパターンエツジ近傍のエッチング速度が低下す
る条件を用いて角を丸めたり、結晶面によりエッチング
速度が変化する条件を用いて角にテーパーをつけること
ができる。これによってデバイスに最適な溝形状を形成
でき、微細で高精度な溝を有するデバイスを実現できる
。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。

略（１００）面を主面とするＳｉ基板１上に、周知のリ
ングラフィ法によりレジスト膜２のパターンを形成する
。ここでは、素子分離用のＳｉｌを形成するため、分離
領域部を開口したレジストパターンとした。レジスト材
料としては各種有機系（例えば、東京応化製０ＦＰＲ，
日立化成製ＮＰＲ，ＭＲ８等）、無機系（シリコーン含
有レジスト等）のものを用いることができ、さらにはＳ
　ｉ　ＯｚやへΩ等にパターン転写したものをマスクと
することもできるにのようにして、Ｓｉ基板１を低温エ
ッチングすると第１図（１）に示した形状の溝が得られ
た。

用いたエッチング条件としては、ＳＦｓガスをエッチン
グガスとし、基板を一１２０℃〜−１３５℃の温度に制
御したプラズマエッチングを行なった。エッチング装置
としてはマイクロ波放電型で、基板を置く電極を液体窒
素とヒータ、もしくは冷凍機で温度制御するものを用い
た。通常の平行平板形エッチング装置を用いてもよいこ
とは、いうまでもない、上記条件でのエッチングによれ
ば、Ｓｉをレジストに対して約３０倍、Ｓ　ｉ　０２に
対して１００倍以上の高い選択比で、かつ、実質的にサ
イドエッチなしに、エッチングすることができた。

なお、こうしてできたＳｉ溝の底部には、第１図（１）
に示したような滑らかな斜面３が形成された。斜面の傾
斜角は４０〜６０度であり、側面４及び底面５とは急峻
な角を残すことなく滑らかに接続している。

レジストを除去した後、必要に応じて溝底部等に不純物
を４人し、統いて酸化または膜の堆積によって溝を充填
する。第１図（２）は５ｉＯｚ膜６．８と５ｉａＮ４膜
７，９の重ね膜で溝内を充填した例であり、まず熱酸化
によって第１の５ｉＯｚ膜６を形成した後、ＣＶＤ　（
化学蒸着）により順次第１の５ｉａＮ４膜７．第２の５
ｉＯｚ膜８．第２の５ｉＯａＮ４膜９を堆積した。この
際、溝の底部は傾斜面によって面取り形状となっている
ため、膜形成時の応力が集中せず、Ｓｉ基板に結晶欠陥
を発生することが防止できた。底角部に斜面のない溝を
用いた場合には熱酸化時に溝の底部の角から転位の発生
することがある。

また、ここで５ｉＯｚ膜６，８とＳｊ、ＯｓＮ番膜７．
９の膜厚比は略３対１になるようにした。

ＳｉＣ２と５ｉｓＮ４は熱膨張係数の差により、Ｓｉ基
板にそれぞれ圧縮応力および引っばり応力を及ぼし、そ
の力の比が１対３程度になる。したがって、応力のつり
合いがとれる膜圧比で溝を充填すれば、応力による影響
の少ないデバイスを形成することができる。このことは
５ｉＯｚと５ｉｓＮｉの重ね膜に限らず、他の材料で溝
を充填する場合にも各膜の応力の向きと力の比によって
同様につり合いのとれた構造を選ぶことができる６溝を
充填後、例えばレジストなどの塗布層１０により表面を
平坦にし、不要の表面層を除去して、第１図（３）に示
す素子分離用溝を完成した。

このように、応力集中の生じやすい溝底部の角を丸める
エッチングを用い、さらに溝内部の応力を最小限にする
ように応力のバランスをとった膜で溝を充填することに
より、溝近傍での結晶欠陥を防止し、また応力によるリ
ーク電流増大等を抑制した、信頼性の高い素子分離を得
ることができた。

なお、Ｓｉ溝底の斜面はエッチング条件によって変化さ
せることが可能である。

ＳＦｅガス圧力１０ｍＴｏｒｒ、温度−１３０℃として
エッチングする際、Ｓｉ基板を置いた電極に高周波のバ
イアスを印加し、イオンの加速電圧を３０〜１００ｖ程
度に高くすると、第２図に示したように底角部における
斜面の小さい溝が得られる。逆にイオン加速電圧を２ｖ
〜ＩＯＶ程度と小さくすると、第３図に示したように底
角部における斜面の大きい溝を得ることができる。加速
電圧の他、ガス圧力もしくは添加ガスの種類を変えるこ
とによっても形状の制御が可能であり、デバイスの種類
に応じ、適宜選択してエッチングを行ない、最適の断面
形状を持った溝を形成することができる。

Ｓｉ基板の結晶面によっても溝形状に差異が生じ、（１
００）基板で最も大きい斜面が溝の底角部に得られた。

これは斜面が（１１１）面の影響によってもつくられて
いるためと思われる。

第３図に示した断面形状を有する溝は、実用上特に有効
である。すなわち、溝の上部約２／３は、側面が実質的
に垂直であるため、所要面積は極めて小さい（溝幅０．
５〜１μｍ）。しかも溝の下部約１／３は、水平（ウェ
ーハの主表面）に対して、が極めて少ないばかりでなく
、溝内への絶縁物や多緒品シリコンなどの充填に好都合
である。とくに深さ２〜１０μｍに対して溝幅が０．５
　〜１μｍと非常に小さい場合は、従来は溝の底角部に
良好な充填を行なうのが回道で、底角部に空孔なｒ− どｊ生じやすく、薄い絶縁膜を溝の表面上に均一に形成
したり、空孔の発生なしに溝内を絶縁物などで充填する
のは困難であった。

しかし、第３図に示したような溝の場合は、良好な充填
を行なうことができ、極めて薄い膜を溝の表面上に形成
することが可能である。これは、容量および素子分離の
ために、溝を利用する際にとくに有利である。

このような溝を形成するには、たとえば、マイクロ波プ
ラズマエッチング装置を用いるときは、エッチングガス
としてＳＦｓを用い、ガス圧力は５−１５　ｍ　Ｔ　ｏ
　ｒ　ｒ、加速電圧は２０〜１０■、温度−１００℃以
下、という条件で行なえばよく。

平行平板形エッチング装置を用いたときは、エッチング
ガスＳＦｅ、イオン加速電圧２０〜２００■、ガス圧力
０．０５〜０．１５　　Ｔ　ｏ　ｒ　ｒ、温度−１００
℃以下とすればよい、このような溝を形成した後、溝の
表面上に、Ｓ　ｉ　Ｏｘ　Ｗ、　Ｓ　ｉ　５ＮｓＰＩＡ
およびＴａｚＯＩＩ［なる群から選択されて少なくとも
１種を用いて単層もしくは積層された絶縁膜を形成し、
さらにその上に、多結晶シリコン膜、タングステンもし
くはモリブデンのシリサイド膜およびタングステンもし
くはモリブデン膜から選択された単層もしくは積層され
て上部電極を形成すれば、所要面積が極めて小さく、大
容量を有する溝形容量が形成される。また、溝の表面に
５ｉｆｔ膜と５ｉａＮａ膜を重ねて形成した後、多結晶
シリコンで溝を充填したり、あるいは溝内を絶縁物で充
填すれば、所要面積が極めて小さい素子分離用の溝が形
成される。

エッチング時のＳｉ基板の温度を一１００℃よりも高く
すると、ＳＦ６単独ガスではサイドエッチングが生じ微
細な溝の形成が困難になる。

ＣＦａやＣＣＱ　Ｆ３．ＣＢ　ｒ　ＦｓなどＣを含むガ
ス等を添加するとＯ〜−１００℃の間でも異方的に溝形
状制御が可能である。また、Ｃ（１２ガスを始めＣ２系
のガスを主に用いれで、０〜−５０℃の間で同様の溝形
状を得ることができた。

このように、従来一般に行なわれたエッチング方法より
も基板をはるかに低い温度に冷却するエッチングを用い
れば、実質的に垂直な側壁を有し且つ底部の角が面取り
された溝もしくは、下部約１７３の傾斜がやや緩やかな
溝を得ることができる。さらに、これらの溝を形成する
場合、イオン加速電圧が低い条件を用いるので基板への
ダメージが少なくなり、特にマイクロ波プラズマエッチ
ング装置を用いれば石英放電管内で、金属等の汚染も抑
制したエッチングとなるので、ドライエッチング後にＳ
ｉ基板表面を削ってクリーニングする必要がない、した
がって、低温エッチングで形成した微細な溝幅を保って
高精度なデバイス形成を行うことができる。

第４図は本発明の他の実施例を示し、低温エッチングで
形成した溝の表面にキャパシタを形成したものである。

ＳＦｅガスでの低温マイクロ波プラズマエッチングで（
１００）Ｓ　ｉ基板１に形成した、幅０．５μｍ、深さ
５μｍ８の溝の表面に、キャパシタ絶縁膜１１として例
えば５ｉＯｚと５ｉａＮ４の重ね膜を５〜１０ｎｍの厚
さで堆積（もしくは酸化・窒化）した後、電極１２とし
てｐｏｌｙｓｉ１２　（他にＷ　Ｓ　Ｌ　Ｚ　Ｉ　Ｗ　
ＨＭ　ｏ　Ｓ　ｘ　ｘなどを用いることができる）を堆
積してＭＩＳ型キャパシタを形成した。

溝の底部が面取り形になっているので電界集中がなく、
ＣＣＱ４ガスでの常温エッチングで形成した断面が矩形
の従来の溝を用いた場合に比べて約１０〜２０％耐圧値
を高くでき、信頼性も向上した。

第５図は、本発明をキャパシタへ適用した他の実施例で
あり、溝の側壁にＣＶＤと異方性エッチング（ＣＨＦｓ
ガスでのＲＩＥ）で形成したＳｉ○２側壁１３と、その
内側に堆積したｐｏｌｙｓｉ膜１４を形成し、さらにそ
の上に上記絶縁＠１１とｐｏｌｙｓｉｌＩ１１２を形成
してキャパシタを形成した。この構造では、側壁５ｉＯ
ｚ１３によったキャパシタがシールドされているため、
キャパシタを密に形成でき、高集積化に有利となる。さ
らに溝の底部の角が丸められているので良好はキャパシ
タ特性が得られる。

なお、ここでは溝底部側のキャパシタ形状に着目したが
、基板表面側でも同様に急峻な角を避けるか、もしくは
厚い絶縁膜を設けて耐圧劣化を防止する。溝の上部側に
ＭＯ８型トランジスタを組込んだデバイス等各種の溝キ
ャパシタを含むデバイスに本発明の構造が応用できる。

第６図は本発明のＭＯＳトランジスタの−実施例である
。幅０．３μｍ、深さ０．３μｍ程度に形成した溝の表
面にゲート絶縁膜１５（例えば熱酸化膜）とゲート電極
１６（例えばｐｏｌｙｓｉ）さらに溝の両側に０層１７
をイオン打込み法で形成し、ｐ型基板上にｎチャネル型
のＭｏＳトランジスタとする。ｐチャネル型トランジス
タも同様に形成できる。ｎ層はｎ層とそれよりも基板内
側へのびたｎ−層で構成し、ゲート端部での電界を緩和
することが好ましい。ＭＩＳキャパシタの例と同じく、
溝の角が丸められているため電界集中による耐圧劣化や
、ゲート酸化膜自体が熱酸化時に角部で薄くなるような
問題がない。

〔発明の効果〕

本発明によれば、マスク寸法通りに実質的に垂直に加工
した側面と角を丸めた底部形状を有する溝もしくは、側
面の上部２／３が実質的に垂直で、下約１７３の傾斜が
上部より緩い溝を低温エッチングで制御して形成できる
ので、素子分離やキャパシタ、ＭＯＳトランジスタを該
溝部に形成して。

微細で且つ応力集中や電界集中を抑止した高性能・高信
頼の半導体装置を得ることができる。

なお、本発明におけるすべての溝内に、周知の手段によ
って、ＳｉＯ２膜と５ｉａＮｎ膜を形成した後、多結晶
シリコン膜を充填するか、あるいは溝全体を絶縁物を充
填して素子分離用の溝を形成することができ、さらに、
Ｓ　ｉ　Ｏｚ　［Ｉ、　Ｓ　ｉ　３Ｎ４膜およびＴ　ａ
　Ｏｓ膜から選ばれた単独あるいは複数の膜を絶縁膜と
し、その上にｐｏｌｙ−３ｉ、Ｗ、Ｍ　ｏ　＋Ｗ−８ｉ
　、　Ｍｏ−８ｉなど周知の材料の膜からなる電極を設
けてキャパシタを形成できることはいうまでもない。

【図面の簡単な説明】

第１図は本発明の一実施例の製造工程を示す断面図、第
２図及至第６図はそれぞれ本発明の他の異なる実施例を
示す断面図である。 １・・・Ｓｉ基板、２・・・レジスト、３・・・傾斜面
、６゜８・・・Ｓ　ｘ　Ｏｘ、　７　ｐ　９・・・５ｉ
ｓＮ４．１１・・・キャパシタ絶縁膜、１２　、１４−
ｐｏｌｙｓｉ、１５　・−・ゲート絶早 ／ 口 第 第 乞 ／、、、ＳＬ基板 ２　・しシスト 第 第 密 奉 １　・　Ｓｔ蟇不反 １／・・・午ヤ／Ｘ−ジグＭ線…（ 超　−デーＦＭ縁謂 Ａ６・・・す′−トを不し １７°゛九層

Claims (1)

1. 【特許請求の範囲】 １、側面が基板主面に略垂直であり、該側面と底面の境
   界に４０〜６０度の傾斜面を有し、該傾斜面と底面及び
   側面がそれぞれ滑らかに接続している溝を有することを
   特徴とする半導体装置。 ２、上記溝によつて素子分離領域が形成されていること
   を特徴とする半導体装置。 ３、上記溝にキャパシタもしくはＭＯＳトランジスタが
   形成されていることを特徴とする半導体装置。 ４、上端からほぼ２／３までの深さの側面の傾斜が実質
   的に垂直であり、上記側面より下の側面の傾斜がほぼ５
   ０゜〜７０゜である溝を有する半導体装置。 ５、請求項第４項記載の半導体装置において、上記溝の
   上部における幅は０．５μｍ〜１μｍであり、上記溝の
   深さは２μｍ〜１０μｍである。 ６、請求項第４項もしくは第５項記載の半導体装置にお
   いて、上記溝は素子間分離用溝である。 ７、請求項第４項もしくは第５項記載の半導体装置にお
   いて、上記溝の表面上には絶縁膜および電極が設けられ
   、キャパシタが形成されている。 ８、平行平板形ドライエッチング装置の反応容器内に置
   かれた被エッチ物を−１００℃以下の温度に保ち、イオ
   ン加速電圧２０〜２００Ｖ、ガス圧力０．０５〜０．１
   ５Ｔｏｒｒという条件で、上記被エッチ物をＳＦ＿６の
   プラズマと接触させることを特徴とする半導体装置の製
   造方法。 ９、マイクロ波プラズマエッチングの反応容器内に置か
   れた被エッチ物を−１００℃以下の温度に保ち、加速電
   圧１０〜２０Ｖ、ガス圧力５〜１５ｍＴｏｒｒという条
   件でＳＦ＿６のプラズマと接触させることを特徴とする
   半導体装置の製造方法。