CN102779789B - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN102779789B CN102779789B CN201210292632.0A CN201210292632A CN102779789B CN 102779789 B CN102779789 B CN 102779789B CN 201210292632 A CN201210292632 A CN 201210292632A CN 102779789 B CN102779789 B CN 102779789B
- Authority
- CN
- China
- Prior art keywords
- amorphous carbon
- layer
- patterned
- resilient coating
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种半导体器件的制造方法,在衬底上依次形成第一缓冲层、第一无定形碳层、第二缓冲层以及第二无定形碳层,利用第二无定形碳层作掩膜刻蚀第一无定形碳层形成无定形碳牺牲栅极,并利用第二缓冲层覆盖在无定形碳牺牲栅极上,并在堆叠结构侧壁形成保护层,所述保护层和覆盖在无定形碳牺牲栅极上的第二缓冲层共同保护所述无定形碳牺牲栅极,防止后续进行的氧气灰化工艺中的等离子体损伤所述无定形碳牺牲栅极,确保最终形成的金属栅极的质量。
Description
技术领域
本发明涉及集成电路制造领域,特别涉及一种半导体器件的制造方法。
背景技术
随着工艺节点缩至45纳米及其以下,为满足器件尺寸缩小而引发的新要求,金属栅极被广泛应用。
目前,金属栅极形成方法包括如下步骤:首先,在衬底上形成栅介质层;接着,在所述栅介质层上形成图形化的非晶碳层;接着,形成环绕所述图形化的非晶碳层的侧墙;接着,形成覆盖所述图形化的非晶碳层及侧墙的层间介质层;接着,平坦化所述层间介质层并暴露所述图形化的非晶碳层;接着,采用氧气灰化工艺去除所述图形化的非晶碳层,在所述层间介质层内形成沟槽;最后,形成填充所述沟槽且覆盖所述层间介质层的金属层。在上述金属栅极形成方法中,通过采用非晶碳层(无定形硅层)代替传统的多晶硅层作为金属栅极形成过程中的牺牲层,使得在去除所述非晶碳层以填充所述金属栅极时,可利用氧气执行所述非晶碳层的去除操作,避免传统工艺中应用氟碳气体执行所述去除操作时,对承载所述金属栅极的基底表面造成的损伤。
对于互补型金属-氧化物-半导体场效应晶体管(CMOS)而言,在形成环绕图形化的非晶碳层的侧墙之后、形成覆盖图形化的非晶碳层及侧墙的层间介质层之前,需要分别在PMOS区域和NMOS区域形成源/漏极,这就需要利用光阻层作为离子注入时的遮蔽层,并在离子注入之后利用氧气灰化工艺去除所述光阻层,然而,氧气灰化工艺中使用的氧离子将会损伤非晶碳层(无定形硅层),影响后续形成的金属栅极的质量。因此,如何避免氧气灰化工艺对无定形硅层的损伤成为本领域技术人员亟待解决的技术问题。
发明内容
本发明提供一种半导体器件的制造方法,以避免氧气灰化工艺对无定形硅层的损伤。
为解决上述技术问题,本发明提供一种半导体器件的制造方法,包括:
在衬底上依次形成第一缓冲层、第一无定形碳层、第二缓冲层以及第二无定形碳层;
在所述第二无定形碳层上形成图形化的光阻层;
以所述图形化的光阻层为掩膜,刻蚀所述第二无定形碳层形成图形化的第二无定形碳层,同时所述图形化的光阻层被消耗掉;
以所述图形化的第二无定形碳层为掩膜,刻蚀所述第二缓冲层以及第一无定形碳层形成图形化的第二缓冲层和图形化的第一无定形碳层,同时所述图形化的第二无定形碳层被消耗掉;
以所述图形化的第二缓冲层和图形化的第一无定形碳层为掩膜,刻蚀所述第一缓冲层形成图形化的第一缓冲层,以形成堆叠结构;以及
在所述堆叠结构侧壁形成保护层。
进一步的,所述第一缓冲层为氧化层。
进一步的,所述第一缓冲层利用炉管热氧化的方式形成。
进一步的,所述第二缓冲层为氧化层或氮化硅层。
进一步的,所述第二缓冲层利用PECVD方式形成。
进一步的,所述第一无定形碳层以及第二无定形碳层利用PECVD方式形成。
进一步的,在所述第二无定形碳层上形成图形化的光阻层之前,还包括:
在所述第二无定形碳层上形成抗反射涂层。
进一步的,在所述堆叠结构侧壁形成保护层之后,还包括:
形成第一浅结光阻层,所述第一浅结光阻层覆盖所述第二区域;
进行离子注入工艺,在所述第一区域中形成轻掺杂漏极;
采用氧气灰化工艺去除所述第一浅结光阻层;
形成第二浅结光阻层,所述第二浅结光阻层覆盖所述第一区域;
进行离子注入工艺,在所述第二区域中形成轻掺杂漏极;以及
采用氧气灰化工艺去除所述第二浅结光阻层。
进一步的,在所述堆叠结构侧壁形成保护层之后,还包括:
形成第一源/漏光阻层,所述第一源/漏光阻层覆盖所述第二区域;
进行离子注入工艺,在所述第一区域中形成源/漏极;
采用氧气灰化工艺去除所述第一源/漏光阻层;
形成第二源/漏光阻层,所述第二源/漏光阻层覆盖所述第一区域;
进行离子注入工艺,在所述第二区域中形成源/漏极;以及
采用氧气灰化工艺去除所述第二源/漏光阻层。
与现有技术相比,本发明依次形成第一缓冲层、第一无定形碳层、第二缓冲层以及第二无定形碳层,利用第二无定形碳层作掩膜刻蚀第一无定形碳层,从而形成无定形碳牺牲栅极(即图形化的第一无定形碳层),并利用第二缓冲层覆盖在无定形碳牺牲栅极上,并在堆叠结构(包括图形化的第一缓冲层、图形化的第一无定形碳层和图形化的第二缓冲层)侧壁形成保护层,所述保护层和覆盖在无定形碳牺牲栅极上的第二缓冲层共同保护所述无定形碳牺牲栅极,防止后续进行的氧气灰化工艺中的等离子体损伤所述无定形碳牺牲栅极,确保最终形成的金属栅极的质量。
附图说明
图1为本发明一实施例的半导体器件制造方法的流程示意图;
图2至图10为本发明一实施例的半导体器件制造方法过程中的器件剖面结构示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列的描述应当被理解为对于本领域技术人员的广泛教导,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1所示,本发明一实施例的半导体器件制造方法,包括如下步骤:
步骤S1:在衬底上依次形成第一缓冲层、第一无定形碳层、第二缓冲层以及第二无定形碳层;
步骤S2:在所述第二无定形碳层上形成图形化的光阻层;
步骤S3:以所述图形化的光阻层为掩膜,刻蚀所述第二无定形碳层形成图形化的第二无定形碳层,同时所述图形化的光阻层被消耗掉;
步骤S4:以所述图形化的第二无定形碳层为掩膜,刻蚀所述第二缓冲层以及第一无定形碳层形成图形化的第二缓冲层和图形化的第一无定形碳层,同时所述图形化的第二无定形碳层被消耗掉;
步骤S5:以所述图形化的第二缓冲层和图形化的第一无定形碳层为掩膜,刻蚀所述第一缓冲层形成图形化的第一缓冲层,形成堆叠结构;
步骤S6:在所述堆叠结构侧壁形成保护层。
下面以形成CMOS晶体管为例,结合图2至图10更详细说明本发明的金属栅极形成方法。
如图2所示,首先,执行步骤S1,在衬底100上依次形成第一缓冲层110、第一无定形碳层120、第二缓冲层130以及第二无定形碳层140。
所述衬底100包含但不限于包括半导体元素的硅材料,例如单晶、多晶或非晶结构的硅或硅锗(SiGe),也可以是绝缘体上硅(SOI)。本实施例中,所述衬底100包括第一区域100a和第二区域100b,所述第一区域100a用以形成PMOS晶体管,所述第二区域100b用以形成NMOS晶体管,反之亦可。所述衬底100中还可以形成有掺杂阱,其中,所述掺杂阱可利用离子注入工艺完成,所述P型或N型的掺杂阱用于形成NMOS或PMOS的导电沟道。以NMOS为例,所述掺杂阱是P型的,为图示方便,该掺杂阱未示出。此外,所述衬底100中还形成有浅沟槽隔离结构,用以隔离有源区。
所述第一缓冲层110优选为氧化层,其有助于改善后续无定形碳层和衬底100的附着效果。所述第一缓冲层110可以采用高温氧化工艺形成,也可以采用高温炉管工艺反应生成。所述第二缓冲层130可以为氧化层或氮化硅层。所述第二缓冲层130可以利用PECVD方式形成。所述第一无定形碳层120以及第二无定形碳层140利用PECVD方式形成。
如图3所示,接着,执行步骤S2,在所述第二无定形碳层140上形成图形化的光阻层160。较佳的,在所述第二无定形碳层140上形成图形化的光阻层160之前,可先在所述第二无定形碳层140上形成抗反射涂层150,以助于提高曝光分辨率,所述抗反射涂层150例如是无机抗反射涂层,如氮氧化硅,亦可是有机抗反射涂层。
如图4所示,接着,执行步骤S3,以所述图形化的光阻层160为掩膜,刻蚀所述第二无定形碳层140形成图形化的第二无定形碳层141,同时所述图形化的光阻层160和抗反射涂层150被全部消耗掉。
如图5所示,接着,执行步骤S4,以所述图形化的第二无定形碳层141为掩膜,刻蚀所述第二缓冲层130以及第一无定形碳层120形成图形化的第二缓冲层131和图形化的第一无定形碳层121,同时所述图形化的第二无定形碳层141被全部消耗掉。其中,步骤S3和S4可在同一腔室中进行。
如图6所示,接着,执行步骤S5,以所述图形化的第二缓冲层131和图形化的第一无定形碳层121为掩膜,刻蚀所述第一缓冲层110形成图形化的第一缓冲层111,从而形成堆叠结构200,所述堆叠结构200从下至上依次包括图形化的第一缓冲层111、图形化的第一无定形碳层121以及图形化的第二缓冲层131,所述图形化的第一缓冲层111作为栅极介电层,所述图形化的第一无定形碳层121作为无定形碳牺牲栅极,所述图形化的第二缓冲层131覆盖于所述无定形碳牺牲栅极顶部,用以保护所述无定形碳牺牲栅极,防止后续进行的氧气灰化工艺中的等离子体损伤所述无定形碳牺牲栅极,确保最终形成的金属栅极的质量。
如图7和图8所示,接着,在所述堆叠结构200侧壁形成保护层171。具体的,首先在所述衬底100和堆叠结构200上覆盖保护层薄膜170,然后去除有源区上和堆叠结构200上(本实施例中是指图形化的第二缓冲层131上)的保护层薄膜,仅保留所述堆叠结构200侧壁的保护层薄膜,从而在所述堆叠结构200侧壁形成保护层171。
如图9所示,接着,形成第一浅结光阻层(未图示),所述第一浅结光阻层覆盖所述第二区域100b,暴露出所述第一区域100a;然后,进行离子注入工艺,在第一区域100a中形成轻掺杂漏极101;最后,采用氧气灰化工艺去除所述第一浅结光阻层。
继续参考图9,接着,形成第二浅结光阻层(未图示),所述第二浅结光阻层覆盖所述第一区域100a,暴露出所述第二区域100b;然后,进行离子注入工艺,在第二区域100b中形成轻掺杂漏极102;最后,采用氧气灰化工艺去除所述第二浅结光阻层。
如图10所示,接着,形成第一源/漏光阻层(未图示),所述第一源/漏光阻层覆盖第二区域100b,暴露出所述第一区域100a;然后进行离子注入工艺,在第一区域100a中形成源/漏极101’;最后,采用氧气灰化工艺去除所述第一源/漏光阻层。
继续参考图10,接着,形成第二源/漏光阻层(未图示),所述第二源/漏光阻层覆盖第一区域100a,暴露出所述第二区域100b;然后,进行离子注入工艺,在所述第二区域100b中形成源/漏极102’;最后,采用氧气灰化工艺去除所述第二源/漏光阻层。
由于所述保护层171和覆盖在所述无定形碳牺牲栅极上的图形化的第二缓冲层131的存在,可共同保护所述无定形碳牺牲栅极,避免氧气灰化工艺中的等离子体损伤所述无定形碳牺牲栅极。
综上所述,本发明依次形成第一缓冲层、第一无定形碳层、第二缓冲层以及第二无定形碳层,利用第二无定形碳层作掩膜来刻蚀第一无定形碳层,从而形成无定形碳牺牲栅极(即图形化的第一无定形碳层),并利用第二缓冲层覆盖在所述无定形碳牺牲栅极上,后续在堆叠结构(包括图形化的第一缓冲层、图形化的第一无定形碳层和图形化的第二缓冲层)侧壁形成保护层,所述保护层和覆盖在所述无定形碳牺牲栅极上的第二缓冲层共同保护所述无定形碳牺牲栅极,防止后续进行的氧气灰化工艺中的等离子体损伤所述无定形碳牺牲栅极,确保最终形成的金属栅极的质量。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包括这些改动和变型在内。
Claims (9)
1.一种半导体器件的制造方法,包括:
在衬底上依次形成第一缓冲层、第一无定形碳层、第二缓冲层以及第二无定形碳层;
在所述第二无定形碳层上形成图形化的光阻层;
以所述图形化的光阻层为掩膜,刻蚀所述第二无定形碳层形成图形化的第二无定形碳层,同时所述图形化的光阻层被消耗掉;
以所述图形化的第二无定形碳层为掩膜,刻蚀所述第二缓冲层以及第一无定形碳层形成图形化的第二缓冲层和图形化的第一无定形碳层,同时所述图形化的第二无定形碳层被消耗掉;
以所述图形化的第二缓冲层和图形化的第一无定形碳层为掩膜,刻蚀所述第一缓冲层形成图形化的第一缓冲层,以形成堆叠结构;以及
在所述堆叠结构侧壁形成保护层。
2.如权利要求1所述的半导体器件的制造方法,其特征在于,所述第一缓冲层为氧化层。
3.如权利要求2所述的半导体器件的制造方法,其特征在于,所述第一缓冲层利用炉管热氧化的方式形成。
4.如权利要求1所述的半导体器件的制造方法,其特征在于,所述第二缓冲层为氧化层或氮化硅层。
5.如权利要求2所述的半导体器件的制造方法,其特征在于,所述第二缓冲层利用PECVD方式形成。
6.如权利要求1所述的半导体器件的制造方法,其特征在于,所述第一无定形碳层以及第二无定形碳层利用PECVD方式形成。
7.如权利要求1所述的半导体器件的制造方法,其特征在于,在所述第二无定形碳层上形成图形化的光阻层之前,还包括:
在所述第二无定形碳层上形成抗反射涂层。
8.如权利要求1所述的半导体器件的制造方法,其特征在于,所述衬底包括第一区域和第二区域,在所述堆叠结构侧壁形成保护层之后,还包括:
形成第一浅结光阻层,所述第一浅结光阻层覆盖所述第二区域;
进行离子注入工艺,在所述第一区域中形成轻掺杂漏极;
采用氧气灰化工艺去除所述第一浅结光阻层;
形成第二浅结光阻层,所述第二浅结光阻层覆盖所述第一区域;
进行离子注入工艺,在所述第二区域中形成轻掺杂漏极;以及
采用氧气灰化工艺去除所述第二浅结光阻层。
9.如权利要求8所述的半导体器件的制造方法,其特征在于,在所述堆叠结构侧壁形成保护层之后,还包括:
形成第一源/漏光阻层,所述第一源/漏光阻层覆盖所述第二区域;
进行离子注入工艺,在所述第一区域中形成源/漏极;
采用氧气灰化工艺去除所述第一源/漏光阻层;
形成第二源/漏光阻层,所述第二源/漏光阻层覆盖所述第一区域;
进行离子注入工艺,在所述第二区域中形成源/漏极;以及
采用氧气灰化工艺去除所述第二源/漏光阻层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210292632.0A CN102779789B (zh) | 2012-08-16 | 2012-08-16 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210292632.0A CN102779789B (zh) | 2012-08-16 | 2012-08-16 | 半导体器件的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102779789A CN102779789A (zh) | 2012-11-14 |
CN102779789B true CN102779789B (zh) | 2015-01-28 |
Family
ID=47124654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210292632.0A Active CN102779789B (zh) | 2012-08-16 | 2012-08-16 | 半导体器件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102779789B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6664154B1 (en) * | 2002-06-28 | 2003-12-16 | Advanced Micro Devices, Inc. | Method of using amorphous carbon film as a sacrificial layer in replacement gate integration processes |
CN1893028A (zh) * | 2005-07-07 | 2007-01-10 | 中芯国际集成电路制造(上海)有限公司 | 具有氧化物间隔层的应变源漏cmos的集成方法 |
CN102376644A (zh) * | 2010-08-19 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
CN102420116A (zh) * | 2011-06-07 | 2012-04-18 | 上海华力微电子有限公司 | 消除栅极凹形缺陷的方法 |
-
2012
- 2012-08-16 CN CN201210292632.0A patent/CN102779789B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6664154B1 (en) * | 2002-06-28 | 2003-12-16 | Advanced Micro Devices, Inc. | Method of using amorphous carbon film as a sacrificial layer in replacement gate integration processes |
CN1893028A (zh) * | 2005-07-07 | 2007-01-10 | 中芯国际集成电路制造(上海)有限公司 | 具有氧化物间隔层的应变源漏cmos的集成方法 |
CN102376644A (zh) * | 2010-08-19 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
CN102420116A (zh) * | 2011-06-07 | 2012-04-18 | 上海华力微电子有限公司 | 消除栅极凹形缺陷的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102779789A (zh) | 2012-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109786458B (zh) | 半导体器件及其形成方法 | |
TWI501397B (zh) | 閘極對齊接觸點及其製造方法 | |
US9368605B2 (en) | Semiconductor structure including a split gate nonvolatile memory cell and a high voltage transistor, and method for the formation thereof | |
US9412600B2 (en) | Method of forming a semiconductor structure including a ferroelectric material and semiconductor structure including a ferroelectric transistor | |
US7504287B2 (en) | Methods for fabricating an integrated circuit | |
TWI523082B (zh) | 於積體電路產品之不同結構上形成不對稱間隔件之方法 | |
US10177143B2 (en) | FinFET device and method for fabricating the same | |
CN103295950B (zh) | 浅沟槽隔离结构的制作方法 | |
US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
CN103890930A (zh) | 用于嵌入式dram的替代栅多栅晶体管 | |
KR20140038825A (ko) | 반도체 장치 및 그 제조 방법 | |
US9129855B2 (en) | Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology | |
KR20170038617A (ko) | 반도체 디바이스 구조체를 형성하기 위한 방법 | |
JP4834304B2 (ja) | 半導体素子の製造方法 | |
CN107731808B (zh) | 静电放电保护结构及其形成方法 | |
CN105632908A (zh) | 半导体结构形成方法 | |
US8541273B2 (en) | Dielectric stack | |
CN102779789B (zh) | 半导体器件的制造方法 | |
CN109037154B (zh) | 一种半导体器件的制造方法 | |
CN107579108B (zh) | 半导体结构的形成方法 | |
US9431408B2 (en) | Methods for fabricating integrated circuits with a high-voltage MOSFET | |
US10692731B2 (en) | Semiconductor structure and fabrication method with precise patterning thereof | |
CN108735670B (zh) | 一种半导体器件及其制造方法和电子装置 | |
CN106158640A (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN106549029B (zh) | 形成图像传感器器件中的多晶硅栅极结构的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |