DE102005030940A1 - Verfahren zum Bilden eines Kontakts eines Halbleiterbauelements durch Verwendung eines Festphasenepitaxieprozesses - Google Patents

Verfahren zum Bilden eines Kontakts eines Halbleiterbauelements durch Verwendung eines Festphasenepitaxieprozesses Download PDF

Info

Publication number
DE102005030940A1
DE102005030940A1 DE102005030940A DE102005030940A DE102005030940A1 DE 102005030940 A1 DE102005030940 A1 DE 102005030940A1 DE 102005030940 A DE102005030940 A DE 102005030940A DE 102005030940 A DE102005030940 A DE 102005030940A DE 102005030940 A1 DE102005030940 A1 DE 102005030940A1
Authority
DE
Germany
Prior art keywords
contact
layer
forming
silicon layer
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005030940A
Other languages
English (en)
Inventor
Tae-Hang Ichon Ahn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102005030940A1 publication Critical patent/DE102005030940A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines Kontakts eines Halbleiterbauelements offenbart. Das Verfahren schließt die Schritte ein: Bilden einer isolierenden Zwischenschicht auf einem Substrat, darauf gebildet eine Mehrzahl von Verbindungen; Bilden einer Mehrzahl von Kontaktlöchern, um die Verbindungen durch Ätzen der isolierenden Zwischenschicht zu exponieren; Ausführen eines Vorreinigungsprozesses, um eine natürliche Oxidschicht auf einer Bodenoberfläche der Kontaktlöcher zu entfernen; Bilden von Kontaktschichten, die Kontaktlöcher füllend und aus einer Epitaxie-Schicht und einer amorphen Schicht bestehend, durch Verwenden eines Festphasenepitaxie(SPE)-Prozesses und Bilden einer Mehrzahl von Zellenauftreffpfropfenkontakten durch selektives Einebnen einer amorphen Schicht der Kontaktschichten.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements und weiter insbesondere auf ein Verfahren zur Herstellung eines Kontakts eines Halbleiterbauelements.
  • Da ein großes Ausmaß an Integration und eine kleine Größe eines Halbleiterbauelements zu einer allmählichen Reduzierung einer Kontaktfläche geführt haben, hat ein Anstieg in einem Kontaktwiderstand und eine Abnahme in einem Betriebsstrom stattgefunden. Dementsprechend wurde ein Bauelementverschlechterungsphänomen, wie etwa ein tWR-Versagen, und eine Verschlechterung in einer Datenaufrechterhaltungszeiteigenschaft des Halbleiterbauelements erzeugt.
  • Es wurden somit verschiedene Verfahren vorgeschlagen, um den Kontaktwiderstand zu reduzieren, und den Betriebsstrom des Halbleiterbauelements zu verbessern. Ein vorgeschlagenes Verfahren ist es, eine Dotierkonzentration einer Übergangsregion eines Siliziumsubstrats zu erhöhen. Ein anderes vorgeschlagenes Verfahren ist es, eine Konzentration von Phosphor (P) zu erhöhen, der ein Dotierstoff innerhalb von Polysilizium ist, welches als ein Kontaktmaterial verwendet wird.
  • Das als das Kontaktmaterial verwendete Polysilizium weist jedoch nicht nur einen sehr hohen Widerstand auf, enthält vielmehr auch eine während eines Ladens eines Wafers in eine Vorrichtung gebildete sehr dünne Oxidschicht. Somit bringt das Polysilizium eine Begrenzung bei einer Abnahme des Kontaktwiderstands mit sich.
  • Dementsprechend ist es schwierig, den Kontaktwiderstand zu verringern und eine Bauelementeigenschaft zu verbessern, indem das Polysilizium als das Kontaktmaterial verwendet wird, wenn das Halbleiterbauelement kontinuierlich integriert wird.
  • Eine kürzlich eingeführte Technologie, um nicht nur den Kontaktwiderstand zu Reduzieren, jedoch auch die Bauelementeigenschaft zu verbessern, ist eine in einer chemischen Dampfabscheidungs(CVD)-Vorrichtung vom Einzeltyp gebildete epitaktische Siliziumschicht. Ein selektiver epitaktischer Wachstums(SEG)-Prozess und ein Festphasenepitaxie(SPE)-Prozess wurden aktiv untersucht und entwickelt als ein Prozess zum Bilden der epitaktischen Siliziumschicht.
  • Unter den zuvor erwähnten beiden Prozessen ist der SPE-Prozess in der Lage, epitaktisches Silizium bei einer niedrigen Temperatur zu wachsen, indem er so wie er ist auf einen Prozess zum Bilden eines Halbleiterbauelements angewendet wird und ausreichend ein Problem von Polysilizium bei Verwendung einer niedrigen Dotierkonzentration überwindet.
  • Im Falle einer Verwendung des SPE-Prozesses wird P in einer wieabgeschieden amorphen Siliziumschicht mit einer relativ niedrigen Konzentration in einem Bereich von etwa 5 × 1019 Atomen/cm3 bis etwa 2 × 1020 Atomen/cm3 dotiert, indem ein Silan (SiH4) oder ein Phosphin (PH3) Gas bei einer Temperatur in einem Bereich von etwa 500°C bis etwa 650°C verwendet wird. Die unter den oben beschriebenen Bedingungen abgeschiedene amorphe Siliziumschicht wird einem thermischen Prozess in einer Stickstoff(N2)-Atmosphäre bei einer niedrigen Temperatur in einem Bereich von 500°C bis etwa 650°C für eine Dauer in einem Bereich von etwa 10 Stunden bis etwa 30 Minuten ausgesetzt. Hier wird der thermische Prozess für eine längere Zeit bei einer niedrigeren Temperatur ausgeführt. Dann wird die amorphe Siliziumschicht wieder als eine epitaktische Siliziumschicht gewachsen.
  • 1A ist ein Fotographie eines Transmissionselektronenmikroskops (TEM), welche ein Kontaktmaterial darstellt, welches durch einen herkömmlichen Festphasenepitaxie(SPE)-Prozess gebildet wurde, der bei einer Temperatur von etwa 610°C ausgeführt wurde. 1B ist eine Fotographie eines TEM, welche darstellt, dass eine amorphe Siliziumschicht innerhalb eines Gesamtkontakts wieder in eine epitaktische Siliziumschicht gewachsen wird, nachdem ein durch einen herkömmlichen SPE-Prozess gebildetes Kontaktmaterial einem nachfolgenden thermischen Prozess ausgesetzt wird.
  • Gemäß 1A wird im Falle eines Bildens des Kontaktmaterials durch Verwendung des SPE-Prozesses die epitaktische Siliziumschicht A auf einer Oberfläche eines Substrats gewachsen, und es wird die amorphe Siliziumschicht B auf verbleibenden Bereichen gebildet, die mit Kontaktlöchern versehen sind.
  • Wenn der nachfolgende thermische Prozess in einem Zustand ausgeführt wird, in dem sowohl die epitaktische Siliziumschicht als auch die amorphe Siliziumschicht existieren, dann wird die Gesamtheit der epitaktischen Siliziumschicht und der amorphen Siliziumschicht wieder in die epitaktischen Siliziumschichten A' und A'' gewachsen, wie in 1B dargestellt ist.
  • Wie oben beschrieben, wird das Kontaktmaterial in der epitaktischen Siliziumschicht durch den SPE-Prozess und den nachfolgenden thermischen Prozess gebildet. Dann wird ein chemisch-mechanischer Polier(CMP)-Prozess ausgeführt, wodurch ein Zellenauftreffpfropfenkontakt gebildet wird. Anschließend wird ein Bit-Leitungskontakt(BLC) oder ein Speicherknotenkontakt(SNC) auf einem oberen Abschnitt des Zellenauftreffpfrophenkontakts gebildet.
  • Ein Prozess zur Herstellung des oben beschriebenen herkömmlichen Zellenauftreffpfropfenkontakts, der durch sequentielles Ausführen des nachfolgenden thermischen Prozesses und des CMP-Prozesses implementiert wird, der das Kontaktmaterial in der epitaktischen Siliziumschicht wieder wächst, liefert jedoch die folgenden Probleme.
  • Als Erstes ist ein Material, welches während des CMP-Prozesses zum Bilden des Zellenauftreffpfropfenkontakts poliert wird, die epitaktische Siliziumschicht. Die epitaktische Siliziumschicht ist wohlbekannt für ein exzessives Erzeugen eines Kümpelns oder Aufwölbens (englisch = dishing) während einer Ausführung des CMP-Prozesses.
  • Beispielsweise wird während einer Ausführung des CMP-Prozesses ein Grad des Kümpelns, welches im Falle eines Polierens der epitaktischen Siliziumschicht oder eines Polysiliziums erzeugt wird, erheblich erhöht im Vergleich zu demjenigen, der im Falle eines Polierens der amorphen Siliziumschicht erzeugt wird, wodurch sich eine Zuverlässigkeit und eine Ausbeute der Bauelemente verschlechtern.
  • 2A ist eine Fotographie, die einen Grad eines während eines herkömmlichen chemisch-mechanischen Polier(CMP)-Prozesses erzeugten Kümpelns darstellt, der mit einer amorphen Siliziumschicht durchgeführt wurde. 2B ist eine Fotographie, die einen Grad eines während eines herkömmlichen CMP-Prozesses, der mit einer epitaktischen Siliziumschicht durchgeführt wurde, erzeugten Kümpelns darstellt.
  • Gemäß den 2A bis 2B wird das Kümpeln während des CMP-Prozesses, der mit der amorphen Siliziumschicht ausgeführt wird, in einer Dicke von etwa 430 Å erzeugt; während des mit der epitaktischen Siliziumschicht durchgeführten CMP-Prozesses wird das Kümpeln jedoch in einer Dicke von etwa 547 Å exzessiv erzeugt.
  • Wenn ein Kontaktlochätzen zum Bilden eines nachfolgenden Bit-Leitungskontakts unter einem Zustand durchgeführt wird, dass das Kümpeln exzessiv erzeugt wird, nimmt eine kritische Dimension (CD) des Kontaktlochs erheblich ab. Somit besteht eine Vielzahl von Möglichkeiten dafür, dass ein Versagen in einem Halbleiterbauelement erzeugt wird, welches mit dem obigen Kontaktloch vervollständig wird, wodurch sich eine Ausbeute von Produkten verschlechtert. 2C ist eine Fotographie, die darstellt, dass eine CD eines Bit-Leitungskontakts (BLC) verschlechtert wird, wenn ein Kontaktlochätzen zum Bilden eines nachfolgenden Bit-Leitungskontakts unter einem Zustand durchgeführt wird, dass ein Kümpeln eines herkömmlichen Kontaktmaterials exzessiv erzeugt wird.
    •
  • Zusammenfassung der Erfindung
  • Es ist daher ein Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Kontakts eines Halbleiterbauelements zur Verfügung zu stellen, welches in der Lage ist, ein Kümpelphänomen zu minimieren, welches während einer Ausführung eines nachfolgenden chemisch-mechanischen Polier(CMP)-Prozesses in dem Fall eines Bildens eines Kontaktmaterials in eine epitaktische Siliziumschicht durch Verwendung eines Festphasenepitaxie(SPE)-Prozesses und eines nachfolgenden thermischen Prozesses erzeugt wird.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung wird ein Verfahren zur Bildung eines Kontakts eines Halbleiterbauelements zur Verfügung gestellt, mit den Schritten: Bilden einer isolierenden Zwischenschicht auf einem Substrat, darauf gebildet eine Mehrzahl von Verbindungen; Bilden einer Mehrzahl von Kontaktlöchern, um die Verbindungen durch Ätzen der isolierenden Zwischenschicht zu exponieren; Ausführen eines Vorreinigungsprozesses, um eine natürliche Oxidschicht auf einer Bodenoberfläche der Kontaktlöcher zu entfernen; Bilden von Kontaktschichten, die Kontaktlöcher füllend, und aus einer Epitaxie-Schicht und einer amorphen Schicht bestehend, durch Verwenden eines Festphasenepitaxie(SPE)-Prozesses; und Bilden einer Mehrzahl von Zellauftreffpfropfenkontakten durch selektives Einebnen einer amorphen Schicht der Kontaktschichten.
  • Kurze Beschreibung der Zeichnungen
  • Das obige und andere Ziele und Eigenschaften der vorliegenden Erfindung werden besser verständlich mit Bezug auf die folgende Beschreibung der bevorzugten Ausführungsformen, die in Verbindung mit den begleitenden Zeichnungen vorgenommen wird, in denen:
  • 1A eine Fotographie eines Transmissionselektronenmikroskops(TEM) ist, die ein durch ein herkömmliches Festphasenepitaxie(SPE)-Verfahren, welches bei einer Temperatur von etwa 610°C durchgeführt wurde, zeigt;
  • 1B eine Fotographie eines TEM ist, die darstellt, dass eine amorphe Siliziumschicht innerhalb eines Gesamtkontakts wieder in eine epitaktische Siliziumschicht gewachsen wird, nachdem ein durch ein herkömmliches SPE-Verfahren gebildetes Kontaktmaterial einem nachfolgenden thermischen Prozess ausgesetzt wird;
  • 2A eine Fotographie ist, die einen Grad einer durch einen herkömmlichen chemisch-mechanischen Polier(CMP)-Prozess, welcher mit einer amorphen Siliziumschicht durchgeführt wurde, erzeugtes Kümpeln zeigt;
  • 2B eine Fotographie ist, die einen Grad eines während eines herkömmlichen CMP-Prozesses, welcher mit einer epitaktischen Siliziumschicht durchgeführt wurde, erzeugten Kümpelns zeigt;
  • 2C eine Fotographie ist, welche darstellt, dass eine kritische Dimension (CD) eines Bit-Leitungskontakts (BLC) abnimmt, wenn ein Kontaktlochätzen zum Bilden eines nachfolgenden Bit-Leitungskontakts unter einem Zustand durchgeführt wird, dass ein Kümpeln eines herkömmlichen Kontaktmaterials exzessiv erzeugt wird;
  • 3A bis 3D Querschnitte sind, die ein Verfahren zum Bilden eines Kontakts eines Halbleiterbauelements in Übereinstimmung mit einer ersten Ausführungsform der vorliegenden Erfindung zeigen;
  • 4 eine Fotographie ist, die ein nach Anwendung eines CMP-Prozesses in Übereinstimmung mit einer ersten Ausführungsform der vorliegenden Erfindung erhaltenes Ergebnis zeigt; und
  • 5A bis 5C Querschnitte sind, die ein Verfahren zum Bildens eines Kontakts eines Halbleiterbauelements in Übereinstimmung mit einer zweiten Ausführungsform der vorliegenden Erfindung zeigen.
  • Detaillierte Beschreibung der Erfindung
  • Im Folgenden werden detaillierte Beschreibungen einer bevorzugten Ausführungsform der vorliegenden Erfindung mit Bezug auf die begleitenden Zeichnungen vorgenommen.
  • 3A bis 3D Querschnitte sind, die ein Verfahren zum Bilden eines Kontakts eines Halbleiterbauelements in Übereinstimmung mit einer ersten Ausführungsform der vorliegenden Erfindung zeigen.
  • Wie in 3A dargestellt ist, wird ein Bauelementisolationsprozess zum Isolieren von Bauelementen voneinander auf einem Substrat 21 durchgeführt, wodurch eine Bauelementisolationsschicht 22 gebildet wird. Anschließend wird eine Mehrzahl von Gate-Strukturen durch sequentielles Stapeln einer Gate-Isolationsschicht 23, einer Gate-Elektrode 24 und einer harten Gate-Maske 25 auf ausgewählten Regionen des Substrats 21 gebildet.
  • Anschließend wird eine Isolationsschicht auf dem Substrat 21 einschließlich der Mehrzahl von Gate-Strukturen abgeschieden und es wird dann ein Deckenätzen durchgeführt, wodurch eine Mehrzahl von Gate-Spacern 26, die auf Seitenwänden der Gate-Strukturen kontaktiert sind, gebildet wird. Derzeit verwenden die harte Gate-Maske 25 und die Gate-Spacer 26 ein Material mit einer Ätzselektivität mit Bezug auf eine nachfolgende isolierende Zwischenschicht. Wenn die isolierende Zwischenschicht eine Siliziumoxidschicht ist, wird eine Siliziumnitridschicht zum Bilden der harten Gate-Maske 25 und der Gate-Spacer 26 verwendet.
  • Als Nächstes wird eine Mehrzahl von Übergängen 27, die eine Rolle als Source/Drain eines Transistors spielen, auf dem Substrat 21, exponiert zwischen der Mehrzahl von Gate-Strukturen durch Verwenden eines typischen Ionenimplantationsprozesses, gebildet. Hier können die Übergänge 27 eine leicht dotierte Drain(LDD)-Struktur sein, und in die Übergänge 27 werden N-Typ Dotierstoffe, wie etwa Arsen (As) oder P-Typ Dotierstoffe, wie etwa Bor (B) implantiert.
  • Als Nächstes wird eine isolierende Zwischenschicht 28 auf dem Substrat 21 einschließlich der Mehrzahl von Gate-Strukturen abgeschieden. Derzeit verwendet die isolierende Zwischenschicht 28 eine Oxidverbindung. Insbesondere wird ein auf Siliziumoxid basierendes Material verwendet, welches aus einer Gruppe ausgewählt ist, welche aus Borophosphosilikat-Glas (BPSG), undotiertem Silikat-Glas (USG), Tetraäthylorthosilikat (TEOS), Phosphosilikat-Glas (PSG) und Borosilikat-Glas (BSG) besteht.
  • Als nächstes wird ein chemisch-mechanischer Polier(CMP)-Prozess ausgeführt, bis obere Abschnitte der Gate-Strukturen exponiert sind, wodurch die isolierende Zwischenschicht 28 eingeebnet wird. Anschließend wird eine Kontaktmaske durch einen Fotolithographieprozess, beispielsweise eine Abscheidung einer Fotolackschicht, gebildet, und es werden Fotobelichtung und Entwicklungsprozesse durchgeführt. Anschließend wird die isolierende Zwischenschicht 28 durch Verwendung der (nicht dargestellten) Kontaktmaske als eine Ätzmaske geätzt, wodurch eine Mehrzahl von Kontaktlöchern 29 zum Bilden eines Zellenauftreffpfropfenkontakts gebildet werden.
  • Da derzeit ein Mangel an einem Fotolithographie-Prozessspielraum mit Bezug auf eine untere Schicht bei hochintegrierten Bauelementen besteht, wird die isolierende Zwischenschicht 28 einem selbst ausgerichteten Kontakt(SAC)-Ätzprozess unter einer Bedingung ausgesetzt, dass eine Ätzselektivität der isolierenden Zwischenschicht 28 mit Bezug auf die der harten Gate-Maske 25 und der Spacer 26 gut ist. Dementsprechend wird das zum Bilden der durch den Fotolithographie-Prozess exponierten isolierenden Zwischenschicht 28 verwendete, auf Siliziumoxid basierende Material mit einer hohen Geschwindigkeit geätzt. Da jedoch eine Ätzgeschwindigkeit der Siliziumnitridschicht, die zum Bilden der harten Gate-Maske 25 und der Gate-Spacer 26 verwendet wird, langsam ist, ist eine auf oberen Abschnitten oder Seitenwänden der Gate-Strukturen abgeschiedene, auf Siliziumnitrid basierende Schicht mehr oder weniger geschützt, und die Übergänge 27 des Substrats 21 werden exponiert.
  • Unterdessen existieren (nicht dargestellte) Ätzrückstände auf Seitenwänden und unteren Abschnitten der Mehrzahl von Kontaktlöchern 29, die durch Ätzen der isolierenden Zwischenschicht 28 gebildet wurden, und es wird auf einer Oberflä che der Übergänge 27 aufgrund eines Ätzprozesses ein Siliziumgitterdefekt erzeugt. Darüber hinaus wird eine natürliche Oxidschicht auf Oberflächen der Übergänge 27, die durch Bilden der Kontaktlöcher 29 exponiert sind, gebildet. Die Ätzrückstände verschlechtern eine Leckstromeigenschaft eines Bauelements und die natürliche Oxidschicht erhöht einen Kontaktwiderstand, wodurch ein Faktor zur Verfügung gestellt wird, der eine elektrische Eigenschaft des Bauelements verschlechtert.
  • Dementsprechend wird, nachdem die Mehrzahl von Kontaktlöchern 29 gebildet wurde, ein Vorreinigungsprozess, beispielsweise ein Trockenreinigungsprozess oder ein Nassreinigungsprozess, verwendet, ausgeführt vor dem Bilden des Kontaktmaterials. Der Nassreinigungsprozess verwendet eine Flusssäure (HF)-Zuletzt-Reinigung, die als letztes eine Lösung aus HF verwendet, oder eine Gepufferte-Oxidätzmittel-(BOE)-Zuletzt-Reinigung, die als letztes eine Lösung aus BOE verwendet. Der Trockenreinigungsprozess wendet einen Plasmareinigungsprozess und/oder einen thermischen Backprozess an. Der Vorreinigungsprozess wird bei einer Temperatur in einem Bereich von 25°C bis etwa 500°C verwendet.
  • Die HF-Zuletzt-Reinigung führt als letztes eine auf HF-basierende Reinigung durch. Die HF-Zuletzt-Reinigung verwendet eine aus einer Gruppe ausgewählte chemische Lösung, die aus RNO[R(H2SO4 + H2O2) + N(NH4OH + H2O2) + O (auf HF-basierende BOE)], RNF[R(H2SO4 + H2O2) + N(NH4OH + H2O2) + HF], RO, NO und RF. Hier steht R für SPM, welches eine Mischung aus Schwefelsäure (H2SO4) und Wasserstoffperoxid (H2O2) ist.
  • Ein während einer Ausführung des Plasmareinigungsprozess verwendetes Gas wird aus einer Gruppe ausgewählt, die aus Wasserstoff(H2)-Gas, einem gemischten Gas aus H2 und Stickstoff (N2), einem auf Chlorfluorid (CF) basierendem Gas, einem auf Stickstofffluorid (NF) basierendem Gas und einem auf Stickstoffhydrid (NH) basierendem Gas besteht. Beispielsweise werden H2, H2/N2, Stickstofftrifluorid (NF3), Ammonium (NH3) und Tetrafluormethan (CF4) verwendet.
  • Der oben beschriebene Vorreinigungsprozess wird ohne eine Zeitverzögerung kontinuierlich ausgeführt, um eine Reinigungsbedingung von exponierten Abschnitten der Kontaktlöcher 29 aufrechtzuerhalten, und es wird auch ein Festphasenepitaxie(SPE)-Prozess ohne Zeitverzögerung nach Anwendung des Vorreinigungsprozesses durchgeführt.
  • Wie in 3B dargestellt ist, wird der SPE-Prozess verwendet, wodurch eine amorphe Siliziumschicht 31 gewachsen wird, die die Mehrzahl von Kontaktlöchern 29 in einer Dicke in einem Bereich von etwa 300 Å bis etwa 3000 Å füllt. Zu diesem Zeitpunkt wird während des SPE-Prozesses eine epitaktische Siliziumschicht 30 auf Bodenoberflächen der Mehrzahl von Kontaktlöchern 29 zu einem frühen Abscheidungszeitpunkt gebildet. Wenn die Abscheidung voranschreitet, wird die amorphe Siliziumschicht 31 auf der epitaktischen Siliziumschicht 30 gebildet.
  • Beispielsweise wird der SPE-Prozess zum Wachsen der epitaktischen Siliziumschicht 30 und der amorphen Siliziumschicht 31 in einer H2-Atmosphäre zusammen mit einem Zuführen eines gemischten Gases aus Silan (SiH4) und Phosphin (PH3) bei einem Druck in einem Bereich von etwa 150 Torr bis etwa 200 Torr und einer Temperatur in einem Bereich von 400°C bis etwa 700°C für eine Periode, die in einem Bereich von etwa 20 Minuten bis etwa 3 Minuten liegt, jeweils verwendet. Hier wird der SPE-Prozess für eine längere Zeitdauer bei einer niedrigen Temperatur durchgeführt. Derzeit liegt eine fließende Menge von SiH4 in einem Bereich von etwa 500sccm bis etwa 800sccm und eine fließende Menge von PH3 liegt in einem Bereich von etwa 20sccm bis etwa 50sccm. Wie oben beschrieben, wird das PH3-Gas, welches das durchführende Gas ist, eingeströmt, während die amorphe Siliziumschicht 31 gewachsen wird, wodurch eine Dotierkonzentration von P innerhalb der amorphen Siliziumschicht 31 bei einem relativ niedrigen Niveau in einem Bereich von etwa 1 × 1019 Atomen/cm3 bis etwa 1 × 1021 Atomen/cm3 aufrechterhalten wird.
  • Unterdessen ist es möglich, Arsen (As) als eine in die amorphe Siliziumschicht 31 dotierte Störstelle zu verwenden. Derzeit wird während des Wachsens der amorphen Siliziumschicht 31 Arsin (AsH3) als ein Dotiergas eingeströmt. Es ist zur Ausführung des SPE-Prozesses bevorzugt, As in einer H2-Gasatmosphäre bei einem Druck in einem Bereich von etwa 150 Torr bis etwa 200 Torr und einer Temperatur und einer Temperatur in einem Bereich von etwa 400°C bis etwa 700°C für eine Zeitdauer in einem Bereich von 20 Minuten bis etwa 3 Minuten zusammen mit einem Zuführen von einem gemischten Gas aus SiH4 und AsH3 zu dotieren. Hier wird der SPE-Prozess für eine längere Zeitdauer bei einer niedrigeren Temperatur durchgeführt. Derzeit liegt eine Einströmmenge von SiH4 in einem Bereich von etwa 500sccm bis etwa 800sccm und eine Einströmmenge von AsH3 liegt in einem Bereich von etwa 20sccm bis etwa 50sccm. Wie oben dargestellt, wird das AsH3 Gas, welches das Dotiergas ist, eingeströmt, während die amorphe Siliziumschicht 31 gewachsen wird, wodurch eine Dotierkonzentration von As auf einem relativ niedrigen Niveau in einem Bereich von etwa 1 × 1019 Atomen/cm3 bis etwa 1 × 1021 Atomen/cm3 aufrechterhalten wird.
  • Ein Abscheidungsverfahren zum Wachsen der amorphen Siliziumschicht 31 durch den wie oben beschriebenen SPE-Prozess schließt ein Verfahren ein, welches aus einer Gruppe ausgewählt ist, welche besteht aus einem Verfahren einer chemischen Dampfabscheidung mit reduziertem Druck (RPCVD), einem Verfahren einer chemischen Dampfabscheidung mit niedrigem Druck (LPCVD), einem Verfahren einer chemischen Dampfabscheidung mit sehr niedrigem Druck (VLPCVD), einem Verfahren einer plasmaverstärkten chemischen Dampfabscheidung (PECVD), einem Verfahren einer chemischen Dampfabscheidung mit Ultrahochvakuum (UHCVD), einer chemischen Dampfabscheidung mit Atmosphärendruck (APCVD) und einer Molekularstrahlepitaxie (MBE).
  • Obwohl die amorphe Siliziumschicht 31 und die epitaktische Siliziumschicht 30, die als die Kontaktmaterialien verwendet werden, durch den SPE-Prozess gebildet werden, können als das Kontaktmaterial, welches durch den SPE-Prozess gebildet wird, auch Germanium (Ge) und Silizium-Germanium (SiGe) zusätzlich zu Silizium verwendet werden. Das heißt, dass es möglich ist, eine epitaktische Ge-Schicht/eine amorphe Ge-Schicht und eine epitaktische SiGe-Schicht/eine amorphe SiGe-Schicht als die Kontaktmaterialien zu verwenden.
  • Unterdessen ist der erste Grund, warum die epitaktische Siliziumschicht 30 unter dem frühen Abscheidungszustand während des SPE-Prozesses wachsen kann, der, dass die epitaktische Siliziumschicht 30 in eine Vorrichtung zur Abscheidung einer amorphen Schicht geladen wird, beispielsweise eine Vorrichtung zur Abscheidung amorphen Siliziums, in einem Vakuum, ohne jegliche Zeitverzögerungen nach der Durchführung des Vorreinigungsprozesses. Während einer Ausführung des Vorreinigungsprozesses wird eine Oberfläche des Substrats einer Wasserstoffbehandlung ausgesetzt, d.h. einem Zustand, bei welchem eine freie Siliziumbindung des Siliziumsubstrats mit einem Wasserstoff kombiniert wird, wodurch ein Wachstum der natürlichen Oxidschicht für eine bestimmte Zeitdauer verhindert wird, wenn der SPM verwendet wird, gebildet durch Mischen von etwa einem Teil H2SO4 und etwa 20 Teilen H2O2 bei einer Temperatur von etwa 90°C und einer Lösung von BOE, gebildet durch Mischen von etwa 300 Teilen NH4 und einem Teil HF. Da das Wachstum der natürlichen Oxidschicht verhindert wird, wird die epitaktische Siliziumschicht 30 wie oben beschrieben während des SPE-Prozesses zu einem frühen Abscheidungszustand gewachsen. Der zweite Grund, warum die epitaktische Siliziumschicht 30 unter dem frühen Abscheidungszustand des SPE-Prozesses wachsen kann, ist der, dass ein Atmosphärengas, welches eingeführt wird, um die amorphe Siliziumschicht 31 abzuscheiden, das H2-Gas ist. Das bedeutet, da das H2-Gas verwendet wird, dass die Gasatmosphäre eine deoxidierende Atmosphäre anstelle einer oxidierenden Atmosphäre wird. Somit die epitaktische Siliziumschicht 30 auch in dem frühen Abscheidungszustand der amorphen Siliziumschicht 31 aufgrund der deoxidierenden Atmosphäre wachsen.
  • Wie in 3C dargestellt ist, wird die amorphe Siliziumschicht 31 einem CMP-Prozess ausgesetzt und eingeebnet, wodurch eine Mehrzahl von Zellenauftreffkontaktpfropfen 100, die voneinander isoliert sind, gebildet werden. Das bedeutet, dass die Mehrzahl von Zellenauftreffkontaktpfropfen 100 aus der epitaktischen Siliziumschicht 30 und der amorphen Siliziumschicht 31 bestehen. Während des CMP-Prozesses wird nur die amorphe Siliziumschicht 31 eingeebnet.
  • Wie oben beschrieben wird in Übereinstimmung mit der vorliegenden Erfindung ein nachfolgender thermischer Prozess zum Nachwachsen der amorphen Siliziumschicht 31, welche das durch den SPE-Prozess in die epitaktische Siliziumschicht 31 geformte Kontaktmaterial ist, nicht durchgeführt. Stattdessen wird der CMP-Prozess direkt durchgeführt, wodurch die Mehrzahl von Zellenauftreffpfropfenkontakten 100 gebildet wird. Die Mehrzahl von Zellenauftreffpfropfenkontakten 100 wird eine duale Schicht, gebildet mit der epitaktischen Siliziumschicht 30 und der amorphen Siliziumschicht 31.
  • Dementsprechend ist eine Region, die durch den CMP-Prozess entfernt wird, die amorphe Siliziumschicht 31 unter den Kontaktmaterialien, die durch den SPE-Prozess gebildet werden. Ein durch den auf die amorphe Siliziumschicht 31 angewendeten CMP-Prozess verursachtes Kümpeln ist kleiner als das durch den auf die epitaktische Schicht 30 angewendeten CMP-Prozess verursachte, und zwar um eine Dicke in einem Bereich von etwa 50 Å bis etwa 100 Å, wodurch das Kümpeln erheblich minimiert wird. Wenn das Kontaktlochätzen zum Bilden des Bit-Leitungskontaktes der Zellenauftreffpfropfenkontakte 100 verwendet wird, wird dementsprechend die CD des Kontaktlochs nicht verringert.
  • Als Nächstes wird, wie in 3D dargestellt ist, ein nachfolgender thermischer Prozess bei einer relativ niedrigen Temperatur durchgeführt, wodurch die Zelleauftreffpfropfenkontakte 100 wieder in eine epitaktische Siliziumschicht 100A gewachsen oder nachgewachsen (englisch = re-growing) werden. Derzeit wird die die Zellenauftreffpfropfenkontakte 100 aufweisende amorphe Siliziumschicht 31 wieder in die epitaktische Siliziumschicht 30 nachgewachsen, wodurch alle Zellenauftreffpfropfenkontakte 100 in die epitaktische Siliziumschicht 100A kommen. Der nachfolgende thermische Prozess zum Nachwachsen der epitaktischen Siliziumschicht 100A wird bei einer Temperatur in einem Bereich von etwa 500°C bis etwa 700°C für eine Zeitdauer in einem Bereich von etwa 10 Stunden bis etwa 30 Minuten ausgeführt. Hier wird der thermische Prozess für eine längere Zeitdauer bei einer niedrigeren Temperatur ausgeführt.
  • Als ein Ergebnis werden die Zellenauftreffpfropfenkontakte 100, die aus der epitaktischen Siliziumschicht 100A bestehen, durch den nachfolgenden thermischen Prozess gebildet.
  • In Übereinstimmung mit der ersten Ausführungsform der vorliegenden Erfindung wird nach einem CMP-Prozess ein thermischer Prozess zum Nachwachsen eines Kontaktmaterials, gebildet durch einen SPE-Prozess, in eine epitaktische Siliziumschicht verwendet, wodurch ein Zellenauftreffpfropfenkontakt mit einer guten Eigenschaft in Bezug auf ein Kümpeln erhalten wird.
  • 4 ist ein Diagramm, welches ein Ergebnis darstellt, welches nach einem CMP-Prozess in Übereinstimmung mit der ersten Ausführungsform der vorliegenden Erfindung erhalten wurde. Es sollte festgehalten werden, dass das Kümpeln minimiert wird, da der CMP-Prozess nur mit Bezug auf eine amorphe Siliziumschicht angewendet wird.
  • 5A bis 5C sind Querschnitte, die ein Verfahren zur Herstellung eines Kontakts eines Halbleiterbauelements in Übereinstimmung mit einer zweiten Ausführungsform der vorliegenden Erfindung darstellen.
  • Wie in 5A gezeigt ist, wird ein Bauelementisolationsprozess zum Isolieren von Bauelementen voneinander auf einem Substrat 41 ausgeführt, wodurch eine Bauelementisolationsschicht 42 gebildet wird. Anschließend wird eine Mehrzahl von Gate-Strukturen, gebildet durch sequentielles Stapeln einer Gate-Isolationsschicht 43, einer Gate-Elektrode 44, einer harten Gate-Maske 45, auf ausgewählten Regionen des Substrats 41 gebildet.
  • Anschließend wird eine Isolationsschicht auf dem Substrat 41 abgeschieden, einschließlich der Mehrzahl von Gate-Strukturen, und es wird dann ein Deckenätzprozess durchgeführt, wodurch eine Mehrzahl von Gate-Spacern 46, auf Seitenwänden der Gate-Strukturen kontaktiert, gebildet wird. Derzeit verwenden die harte Gate-Maske 45 und die Gate-Spacer 46 ein Material mit einer Ätzselektivität mit Bezug auf eine nachfolgende isolierende Zwischenschicht. Wenn die isolierende Zwischenschicht eine Siliziumoxidschicht ist, wird eine Siliziumnitridschicht zum Bilden der harten Gate-Maske 45 und der Gate-Spacer 46 verwendet.
  • Als Nächstes werden eine Mehrzahl von Übergängen 47, die eine Rolle einer Source/Drain eines Transistors spielen, auf dem Substrat 41, exponiert zwischen der Mehrzahl von Gate-Strukturen, durch Verwenden eines typischen Ionenimplantationsprozesses gebildet. Hier können die Übergänge 47 eine leicht dotierte Drain(LDD)-Struktur sein, und es werden N-Typ Dotierstoffe, wie etwa Arsen (As) oder P-Typ Dotierstoffe, wie etwa Bor (B) in die Übergänge 47 implantiert.
  • Als Nächstes wird eine isolierende Zwischenschicht 48 auf dem Substrat 41 einschließlich der Mehrzahl von Gate-Strukturen abgeschieden. Derzeit verwendet die isolierende Zwischenschicht 48 eine Oxidverbindung. Insbesondere wird ein auf Siliziumoxid basierendes Material verwendet, welches aus einer Gruppe ausgewählt ist, die aus BPSG, USG, TEOS, PSG und BSG besteht.
  • Dann wird ein chemisch-mechanischer Polier(CMP)-Prozess ausgeführt bis obere Abschnitte der Gate-Strukturen exponiert sind, wodurch die isolierende Zwischenschicht 48 eingeebnet wird. Anschließend wird eine Kontaktmaske durch einen Fotolithographieprozess, beispielsweise eine Abscheidung einer Fotolackschicht, gebildet, und es werden Fotobelichtung und Entwicklungsprozesse durchgeführt. Anschließend wird die Isolierung der Zwischenschicht 48 durch Verwendung der (nicht dargestellten) Kontaktmaske als eine Ätzmaske geätzt, wodurch eine Mehrzahl von Kontaktlöchern 49 zum Bilden eines Zellenauftreffpfropfenkontakts gebildet wird.
  • Da derzeit ein Mangel an einem Fotolithographie-Prozessspielraum mit Bezug auf eine untere Schicht bei hochintegrierten Bauelementen besteht, wird die isolierende Zwischenschicht 48 einem selbst ausgerichteten Kontakt(SAC)-Ätzprozess unter einer Bedingung ausgesetzt, dass eine Ätzselektivität der isolierenden Zwischenschicht 48 mit Bezug auf die der harten Gate-Maske 45 und der Spacer 46 gut ist. Dementsprechend wird das zum Bilden der durch den Fotolithographie-Prozess exponierten isolierenden Zwischenschicht 48 verwendete, auf Siliziumoxid basierende Material mit einer hohen Geschwindigkeit geätzt. Da jedoch eine Ätzgeschwindigkeit der Siliziumnitridschicht, die zum Bilden der harten Gate-Maske 45 und der Gate-Spacer 46 verwendet wird, langsam ist, ist eine auf oberen Abschnitten oder Seitenwänden der Gate-Strukturen abgeschiedene, auf Siliziumnitrid basierende Schicht mehr oder weniger geschützt, und die Übergänge 47 des Substrats 41 werden exponiert.
  • Unterdessen existieren (nicht dargestellte) Ätzrückstände auf Seitenwänden und unteren Abschnitten der Mehrzahl von Kontaktlöchern 49, die durch Ätzen der isolierenden Zwischenschicht 48 gebildet wurden, und es wird auf einer Oberfläche der Übergänge 47 aufgrund eines Ätzprozesses ein Siliziumgitterdefekt erzeugt. Darüber hinaus wird eine natürliche Oxidschicht auf Oberflächen der Übergänge 47, die durch Bilden der Kontaktlöcher 49 exponiert sind, gebildet. Die Ätzrückstände verschlechtern eine Leckstromeigenschaft eines Bauelements und die natürliche Oxidschicht erhöht einen Kontaktwiderstand, wodurch ein Faktor zur Verfügung gestellt wird, der eine elektrische Eigenschaft des Bauelements verschlechtert.
  • Dementsprechend wird, nachdem die Mehrzahl von Kontaktlöchern 49 gebildet wurde, ein Vorreinigungsprozess, beispielsweise ein Trockenreinigungsprozess oder ein Nassreinigungsprozess, verwendet, ausgeführt vor dem Bilden des Kontaktmaterials. Der Nassreinigungsprozess verwendet eine Flusssäure (HF)-Zuletzt-Reinigung, die als letztes eine Lösung aus HF verwendet, oder eine Gepufferte-Oxidätzmittel-(BOE)-Zuletzt-Reinigung, die als letztes eine Lösung aus BOE verwendet. Der Trockenreinigungsprozess wendet einen Plasmareinigungsprozess an. Der Vorreinigungsprozess wird bei einer Temperatur in einem Bereich von 25°C bis etwa 500°C verwendet.
  • Die HF-Zuletzt-Reinigung führt als letztes eine auf HF-basierende Reinigung durch. Die HF-Zuletzt-Reinigung verwendet eine aus einer Gruppe ausgewählte chemische Lösung, die aus RNO[R(H2SO4 + H2O2) + H2O2) + N(NH4OH + H2O2) + O (auf HF-basierende BOE)], RNF[R(H2SO4 + H2O2) + H2O2) + HF], RO, NO und RF. Hier steht R für SPM, welches eine Mischung aus Schwefelsäure (N2SO4) und Wasserstoffperoxid (H2O2) ist.
  • Ein während einer Ausführung des Plasmareinigungsprozess verwendetes Gas wird aus einer Gruppe ausgewählt, die aus Wasserstoff(H2)-Gas, einem gemischten Gas aus H2 und Stickstoff (N2), einem auf Chlorfluorid (CF) basierendem Gas, einem auf Stickstofffluorid (NF) basierendem Gas und einem auf Stickstoffhydrid (NH) basierendem Gas besteht. Beispielsweise werden H2, H2/N2, Stickstofftrifluorid (NF3), Ammonium (NH3) und Tetrafluormethan (CF4) verwendet.
  • Der oben beschriebene Vorreinigungsprozess wird ohne eine Zeitverzögerung kontinuierlich ausgeführt, um eine Reinigungsbedingung von exponierten Abschnitten der Kontaktlöcher 49 aufrechtzuerhalten, und es wird auch ein Festpha senepitaxie(SPE)-Prozess ohne Zeitverzögerung nach Anwendung des Vorreinigungsprozesses durchgeführt.
  • Wie in 5B dargestellt ist, wird der SPE-Prozess verwendet, wodurch eine amorphe Siliziumschicht 51 gewachsen wird, die die Mehrzahl von Kontaktlöchern 49 in einer Dicke in einem Bereich von etwa 300 Å bis etwa 3000 Å füllt. Zu diesem Zeitpunkt wird während des SPE-Prozesses eine epitaktische Siliziumschicht 50 auf Bodenoberflächen der Mehrzahl von Kontaktlöchern 49 zu einem frühen Abscheidungszeitpunkt gebildet. Wenn die Abscheidung voranschreitet, wird die amorphe Siliziumschicht 51 auf der epitaktischen Siliziumschicht 50 gebildet.
  • Beispielsweise wird der SPE-Prozess zum Wachsen der epitaktischen Siliziumschicht 50 und der amorphen Siliziumschicht 51 in einer H2-Atmosphäre zusammen mit einem Zuführen eines gemischten Gases aus Silan (SiH4) und Phosphin (PH3) bei einem Druck in einem Bereich von etwa 150 Torr bis etwa 200 Torr und einer Temperatur in einem Bereich von 400°C bis etwa 700°C für eine Periode, die in einem Bereich von etwa 20 Minuten bis etwa 3 Minuten liegt, jeweils verwendet. Hier wird der SPE-Prozess für eine längere Zeitdauer bei einer niedrigen Temperatur durchgeführt. Derzeit liegt eine fließende Menge von SiH4 in einem Bereich von etwa 500sccm bis etwa 800sccm und eine fließende Menge von PH3 liegt in einem Bereich von etwa 20sccm bis etwa 50sccm. Wie oben beschrieben, wird das PH3-Gas, welches das durchführende Gas ist, eingeströmt, während die amorphe Siliziumschicht 51 gewachsen wird, wodurch eine Dotierkonzentration von P innerhalb der amorphen Siliziumschicht 51 bei einem relativ niedrigen Niveau in einem Bereich von etwa 1 × 1019 Atomen/cm3 bis etwa 1 × 1021 Atomen/cm3 aufrechterhalten wird.
  • Unterdessen ist es möglich, Arsen (As) als eine in die amorphe Siliziumschicht 51 dotierte Störstelle zu verwenden. Derzeit wird während des Wachsens der amorphen Siliziumschicht 51 Arsin (AsH3) als ein Dotiergas eingeströmt. Es ist zur Ausführung des SPE-Prozesses bevorzugt, As in einer H2-Gasatmosphäre bei einem Druck in einem Bereich von etwa 150 Torr bis etwa 200 Torr und einer Temperatur und einer Temperatur in einem Bereich von etwa 400°C bis etwa 700°C für eine Zeitdauer in einem Bereich von 20 Minuten bis etwa 3 Minuten zusammen mit einem Zuführen von einem gemischten Gas aus SiH4 und AsH3 zu dotieren. Hier wird der SPE-Prozess für eine längere Zeitdauer bei einer niedrigeren Temperatur durchgeführt. Derzeit liegt eine Einströmmenge von SiH4 in einem Bereich von etwa 500sccm bis etwa 800sccm und eine Einströmmenge von AsH3 liegt in einem Bereich von etwa 20sccm bis etwa 50sccm. Wie oben dargestellt, wird das AsH3 Gas, welches das Dotiergas ist, eingeströmt, während die amorphe Siliziumschicht 51 gewachsen wird, wodurch eine Dotierkonzentration von As auf einem relativ niedrigen Niveau in einem Bereich von etwa 1 × 1019 Atomen/cm3 bis etwa 1 × 1021 Atomen/cm3 aufrechterhalten wird.
  • Ein Abscheidungsverfahren zum Wachsen der amorphen Siliziumschicht 51 durch den wie oben beschriebenen SPE-Prozess schließt ein Verfahren ein, welches aus einer Gruppe ausgewählt ist, welche besteht aus einem RPCVD-Verfahren, einem LPCVD-Verfahren, einem VLPCVD-Verfahren, einem PECVD-Verfahren, einem UHCVD-Verfahren, einem APCVD-Verfahren und einer MBE.
  • Obwohl die amorphe Siliziumschicht 51 und die epitaktische Siliziumschicht 50, die als die Kontaktmaterialien verwendet werden, durch den SPE-Prozess gebildet werden, können als das Kontaktmaterial, welches durch den SPE-Prozess gebildet wird, auch Germanium (Ge) und Silizium-Germanium (SiGe) zusätzlich zu Silizium verwendet werden. Das heißt, dass es möglich ist, eine epitaktische Ge-Schicht/eine amorphe Ge-Schicht und eine epitaktische SiGe-Schicht/eine amorphe SiGe-Schicht als die Kontaktmaterialien zu verwenden.
  • Unterdessen ist der erste Grund, warum die epitaktische Siliziumschicht 50 unter dem frühen Abscheidungszustand während des SPE-Prozesses wachsen kann, der, dass die epitaktische Siliziumschicht 50 in eine Vorrichtung zur Abscheidung einer amorphen Schicht geladen wird, beispielsweise eine Vorrichtung zur Abscheidung amorphen Siliziums, in einem Vakuum, ohne jegliche Zeitverzögerungen nach der Durchführung des Vorreinigungsprozesses. Während einer Ausführung des Vorreinigungsprozesses wird eine Oberfläche des Substrats einer Wasserstoffbehandlung ausgesetzt, d.h. einem Zustand, bei welchem eine freie Siliziumbindung des Siliziumsubstrats mit einem Wasserstoff kombiniert wird, wodurch ein Wachstum der natürlichen Oxidschicht für eine bestimmte Zeitdauer verhindert wird, wenn der SPM verwendet wird, gebildet durch Mischen von etwa einem Teil H2SO4 und etwa 20 Teilen H2O2 bei einer Temperatur von etwa 90°C und einer Lösung von BOE, gebildet durch Mischen von etwa 300 Teilen NH4 und einem Teil HF. Da das Wachstum der natürlichen Oxidschicht verhindert wird, wird die epitaktische Siliziumschicht 50 wie oben beschrieben während des SPE-Prozesses zu einem frühen Abscheidungszustand gewachsen. Der zweite Grund, warum die epitaktische Siliziumschicht 50 unter dem frühen Abscheidungszustand des SPE-Prozesses wachsen kann, ist der, dass ein Atmosphärengas, welches eingeführt wird, um die amorphe Siliziumschicht 51 abzuscheiden, das H2-Gas ist. Das bedeutet, da das H2-Gas verwendet wird, dass die Gasatmosphäre eine deoxidierende Atmosphäre anstelle einer oxidierenden Atmosphäre wird. Somit die epitaktische Siliziumschicht 50 auch in dem frühen Abscheidungszustand der amorphen Siliziumschicht 51 aufgrund der deoxidierenden Atmosphäre wachsen.
  • Wie in 5C dargestellt ist, wird die amorphe Siliziumschicht 51 einem CMP-Prozess ausgesetzt und eingeebnet, wodurch eine Mehrzahl von Zellenauftreffkontaktpfropfen 200, die voneinander isoliert sind, gebildet werden. Das bedeutet, dass die Mehrzahl von Zellenauftreffkontaktpfropfen 200 aus der epitaktischen Siliziumschicht 50 und der amorphen Siliziumschicht 51 bestehen. Während des CMP-Prozesses wird nur die amorphe Siliziumschicht 51 eingeebnet.
  • Wie oben beschrieben wird in Übereinstimmung mit der vorliegenden Erfindung ein nachfolgender thermischer Prozess zum Nachwachsen der amorphen Siliziumschicht 51, welche das durch den SPE-Prozess in die epitaktische Siliziumschicht 51 geformte Kontaktmaterial ist, nicht durchgeführt. Stattdessen wird der CMP-Prozess direkt durchgeführt, wodurch die Mehrzahl von Zellenauftreffpfropfenkontakten 200 gebildet wird. Die Mehrzahl von Zellenauftreffpfropfenkontakten 200 wird eine duale Schicht, gebildet mit der epitaktischen Siliziumschicht 50 und der amorphen Siliziumschicht 51.
  • Dementsprechend ist eine Region, die durch den CMP-Prozess entfernt wird, die amorphe Siliziumschicht 51 unter den Kontaktmaterialien, die durch den SPE-Prozess gebildet werden. Ein durch den auf die amorphe Siliziumschicht 51 angewendeten CMP-Prozess verursachtes Kümpeln ist kleiner als das durch den auf die epitaktische Schicht 50 angewendeten CMP-Prozess verursachte, und zwar um eine Dicke in einem Bereich von etwa 50 Å bis etwa 100 Å, wodurch das Kümpeln erheblich minimiert wird. Wenn das Kontaktlochätzen zum Bilden des Bit-Leitungskontaktes der Zellenauftreffpfropfenkontakte 200 verwendet wird, wird dementsprechend die CD des Kontaktlochs nicht verringert.
  • Anders als bei der ersten Ausführungsform der vorliegenden Erfindung wird in Übereinstimmung mit der zweiten Ausführungsform der vorliegenden Erfindung, die oben beschrieben ist, ein nachfolgender thermischer Prozess mit niedriger Temperatur zum Nachwachsen einer amorphen Siliziumschicht in eine epitaktische Siliziumschicht auf Zellenauftreffpfropfenkontakte angewendet. Obwohl jedoch der thermische Prozess mit niedriger Temperatur nicht separat verwendet wird, wird jedoch ein thermischer Prozess, zum Beispiel ein schneller thermischer Prozess oder ein thermischer Prozess mit Ofen, begleitet durch einen Prozess zum Herstellen eines nachfolgenden Halbleiterbauelements einige Male bei einer Temperatur in einem Bereich von etwa 500°C bis etwa 700°C ausgeführt. Dementsprechend ist es möglich, die amorphe Siliziumschicht ausreichend wieder in die epitaktische Siliziumschicht zurückzuwachsen. Somit ist die zweite Ausführungsform, die den thermischen Prozess zum Zurückwachsen der amorphen Siliziumschicht in die epitaktische Siliziumschicht nicht separat ausführt, hinsichtlich einer Vereinfachung eines Prozesses und einer Reduzierung eines thermischen Budgets während einer Ausführung eines Prozesses zur Herstellung eines Halbleiterbauelements im Vergleich mit der ersten Ausführungsform der vorliegenden Erfindung vorteilhafter.
  • In Übereinstimmung mit der ersten und zweiten Ausführungsform der vorliegenden Erfindung wird ein Kontaktmaterial durch einen SPE-Prozess gebildet, und es wird dann ein nachfolgender thermischer Prozess nach einem CMP-Prozess durchgeführt oder weggelassen, um eine amorphe Siliziumschicht wieder in eine epitaktische Siliziumschicht zu wachsen.
  • Es wird ein CMP-Prozess auch nur mit Bezug auf eine amorphe Siliziumschicht aufgrund eines SPE-Prozesses durchgeführt, und somit besteht kein vermindertes Problem in einer BLC CD, da der CMP-Prozess, der mit der amorphen Siliziumschicht durchgeführt wird, eine identische Situation in Bezug auf den CMP-Prozess liefert, der mit dem Polysilizium durchgeführt wird.
  • In Übereinstimmung mit der vorliegenden Erfindung wird ein nachfolgender thermischer Prozess für ein Nachwachsen während einer Ausführung eines SPE-Prozesses weggelassen oder nach einem CMP-Prozess zum Bilden einer Mehrzahl von Zellenauftreffpfropfenkontakten durchgeführt, wodurch Effekte einer Verminderung eines Kontaktwiderstandes eines Halbleiterbauelements und einer Verbesserung einer Zuverlässigkeit und einer Ausbeute von Produkten zur Verfügung gestellt werden.
  • Die vorliegende Anmeldung enthält einen Gegenstand, der in Bezug zu der koreanischen Patentanmeldung Nr. KR 2005-0033316, angemeldet beim Koreanischen Patentamt am 21. April 2005, steht, wobei die gesamten Inhalte derselben hier durch Bezugnahme mit aufgenommen werden.
  • Während die vorliegende Erfindung mit Bezug auf bestimmte bevorzugte Ausführungsformen beschrieben wurde, ist dem Fachmann der Technik, klar, dass verschiedene Veränderungen und Modifikationen vorgenommen werden können, ohne von dem Geist und dem Bereich der Erfindung, wie er in den folgenden Ansprüchen definiert ist, abzuweichen.
    •

Claims (16)

  1. Verfahren zur Bildung eines Kontakts eines Halbleiterbauelements mit den Schritten: Bilden einer isolierenden Zwischenschicht auf einem Substrat, darauf gebildet eine Mehrzahl von Übergängen; Bilden einer Mehrzahl von Kontaktlöchern, um die Übergänge durch Ätzen der isolierenden Zwischenschicht zu exponieren; Ausführen eines Vorreinigungsprozesses, um eine natürliche Oxidschicht auf einer Bodenoberfläche der Kontaktlöcher zu entfernen; Bilden von Kontaktschichten, die Kontaktlöcher füllend, und aus einer Epitaxie-Schicht und einer amorphen Schicht bestehend, durch Verwenden eines Festphasenepitaxie(SPE)-Prozesses; und Bilden einer Mehrzahl von Zellenauftreffpfropfenkontakten durch selektives Einebnen einer amorphen Schicht der Kontaktschichten.
  2. Verfahren nach Anspruch 1, wobei die Kontaktschichten in die epitaktische Schicht in einer Region gewachsen werden, die mit den Übergängen kontaktiert, und die Kontaktschichten in die amorphe Schicht in verbleibenden Regionen außerhalb der Kontaktlöcher und eine Oberfläche der Isolationszwischenschicht gewachsen werden.
  3. Verfahren nach Anspruch 1, weiterhin den Schritt des Ausführens eines nachfolgenden thermischen Prozesses aufweisend, um die Kontaktschichten, die die Mehrzahl von Zellenauftreffpfropfenkontakten bilden, wieder in die epitaktische Schicht nach Bilden der Mehrzahl von Zellenauftreffpfropfenkontakten zu wachsen.
  4. Verfahren nach Anspruch 3, wobei der nachfolgende thermische Prozess in einer Stickstoffatmosphäre bei einer Temperatur in einem Bereich von etwa 500°C bis etwa 700°C für eine Dauer in einem Bereich von etwa 10 Stunden bis etwa 30 Minuten jeweils ausgeführt wird.
  5. Verfahren nach Anspruch 1, wobei der Schritt zum Bilden der Kontaktschichten ausgeführt wird, indem die Kontaktschichten in eine Vorrichtung zur Abscheidung einer amorphen Schicht in einem Vakuum ohne jegliche Zeitverzögerungen nach Anwenden des Vorreinigungsprozesses geladen werden.
  6. Verfahren nach Anspruch 5, wobei der Schritt des Bildens der Kontaktschichten durch ein Verfahren ausgeführt wird, welches aus einer Gruppe ausgewählt wird, welche besteht aus chemischen Dampfabscheidung mit reduziertem Druck (RPCVD), einem Verfahren einer chemischen Dampfabscheidung mit niedrigem Druck (LPCVD), einem Verfahren einer chemischen Dampfabscheidung mit sehr niedrigem Druck (VLPCVD), einem Verfahren einer plasmaverstärkten chemischen Dampfabscheidung (PECVD), einem Verfahren einer chemischen Dampfabscheidung mit Ultrahochvakuum (UHCVD), einer chemischen Dampfabscheidung mit Atmosphärendruck (APCVD) und einer Molekularstrahlepitaxie (MBE).
  7. Verfahren nach Anspruch 1, wobei der SPE-Prozess zum Bilden der Kontaktschichten, die aus der epitaktischen Schicht und der amorphen Schicht bestehen, bei einem Druck in einem Bereich von etwa 150 Torr bis etwa 200 Torr und einer Temperatur in einem Bereich von etwa 400°C bis etwa 700°C für eine Zeit in einem Bereich von etwa 20 Minuten bis etwa 3 Minuten zusammen mit einem Zuführen von gemischtem Gas aus Silan (SiH4) und einem Dotiergas durchgeführt wird, wobei eine fließende Menge von SiH4 in einem Bereich von etwa 500sccm bis etwa 800sccm liegt, und eine fließende Menge des Dotiergases in einem Bereich von etwa 20sccm bis etwa 50sccm liegt.
  8. Verfahren nach Anspruch 7, wobei eine Dotierkonzentration von Phosphor (P) innerhalb der amorphen Schicht auf einem Niveau in einem Bereich von etwa 1 × 1019 Atomen/cm3 bis etwa 1 × 1021 Atomen/cm3 durch Einströmen von Phosphin (PH3) als das Dotiergas aufrecht erhalten wird.
  9. Verfahren nach Anspruch 7, wobei eine Dotierkonzentration von Arsen (As) innerhalb der amorphen Schicht auf einem Niveau in einem Bereich von etwa 1 × 1019 Atomen/cm3 bis etwa 1 × 1021 Atomen/cm3 durch Einströmen von Arsin (AsH3) als das Dotiergas aufrechterhalten wird.
  10. Verfahren nach Anspruch 7, wobei der Schritt zum Bilden der Kontaktschichten in einer Wasserstoff(H2)-Gasatmosphäre durchgeführt wird.
  11. Verfahren nach Anspruch 1, wobei die Kontaktschichten in einer Schicht gebildet werden, die aus einer Gruppe ausgewählt wird, die aus einer Silizium(Si)-Schicht, einer Germanium(Ge)-Schicht und einer Silizium-Germanium(SiGe)-Schicht besteht.
  12. Verfahren nach Anspruch 1, wobei die Kontaktschichten in einer Dicke gebildet werden, die in einem Bereich von etwa 300 Å bis etwa 3000 Å liegt, bei einer Temperatur in einem Bereich von etwa 400°C bis etwa 700°C.
  13. Verfahren nach Anspruch 1, wobei der Vorreinigungsprozess durch einen Trockenreinigungsprozess und einen Nassreinigungsprozess durchgeführt wird.
  14. Verfahren nach Anspruch 13, wobei der Nassreinigungsprozess durch einen Flusssäure (HF)-Zuletzt-Reinigungsprozess oder einem Gepuffertes-Oxid-Ätzmittel (BOE)-Zuletzt-Reinigungsprozess durchgeführt wird.
  15. Verfahren nach Anspruch 13, wobei der Trockenreinigungsprozess durch einen Plasmareinigungsprozess und einen thermischen Backprozess durchgeführt wird.
  16. Verfahren nach Anspruch 15, wobei ein während eines Ausführens des Plasmareinigungsprozesses verwendetes Gas aus einer Gruppe ausgewählt wird, die aus H2, H2/N2, Stickstofftrifluorid (NF3), Amonium (NH3) und Tetrafluormethan (CF4) besteht.
DE102005030940A 2005-04-21 2005-06-30 Verfahren zum Bilden eines Kontakts eines Halbleiterbauelements durch Verwendung eines Festphasenepitaxieprozesses Ceased DE102005030940A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050033316A KR100637689B1 (ko) 2005-04-21 2005-04-21 고상에피택시 방식을 이용한 반도체소자의 콘택 형성 방법
KR10-2005-0033316 2005-04-21

Publications (1)

Publication Number Publication Date
DE102005030940A1 true DE102005030940A1 (de) 2006-10-26

Family

ID=37068042

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005030940A Ceased DE102005030940A1 (de) 2005-04-21 2005-06-30 Verfahren zum Bilden eines Kontakts eines Halbleiterbauelements durch Verwendung eines Festphasenepitaxieprozesses

Country Status (5)

Country Link
US (1) US20060240656A1 (de)
JP (1) JP2006303402A (de)
KR (1) KR100637689B1 (de)
CN (1) CN1893016A (de)
DE (1) DE102005030940A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090065570A (ko) * 2007-12-18 2009-06-23 삼성전자주식회사 반도체 소자의 및 이의 제조방법
US9653327B2 (en) * 2011-05-12 2017-05-16 Applied Materials, Inc. Methods of removing a material layer from a substrate using water vapor treatment
US9299581B2 (en) 2011-05-12 2016-03-29 Applied Materials, Inc. Methods of dry stripping boron-carbon films
US8946899B2 (en) * 2012-07-24 2015-02-03 Invensas Corporation Via in substrate with deposited layer
CN103681280B (zh) * 2012-09-26 2016-12-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US20140216498A1 (en) 2013-02-06 2014-08-07 Kwangduk Douglas Lee Methods of dry stripping boron-carbon films
US10490732B2 (en) 2016-03-11 2019-11-26 Toshiba Memory Corporation Magnetic memory device with sidewall layer containing boron and manufacturing method thereof
TWI688001B (zh) 2016-09-14 2020-03-11 東芝記憶體股份有限公司 半導體裝置及其製造方法
CN107611007A (zh) * 2017-08-24 2018-01-19 长江存储科技有限责任公司 一种深沟槽的预清洗方法及3d nand制备工艺
CN109075167B (zh) * 2018-05-24 2020-08-25 长江存储科技有限责任公司 用于修复衬底晶格以及选择性外延处理的方法
WO2020096696A1 (en) * 2018-11-05 2020-05-14 Applied Materials, Inc. Methods and apparatus for silicon-germanium pre-clean
CN117594622A (zh) * 2024-01-18 2024-02-23 粤芯半导体技术股份有限公司 Cis芯片的形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4800173A (en) * 1986-02-20 1989-01-24 Canon Kabushiki Kaisha Process for preparing Si or Ge epitaxial film using fluorine oxidant
JPH03136246A (ja) * 1989-10-20 1991-06-11 Sanyo Electric Co Ltd 半導体装置の製造方法
US5266504A (en) * 1992-03-26 1993-11-30 International Business Machines Corporation Low temperature emitter process for high performance bipolar devices
US6344673B1 (en) * 1999-07-01 2002-02-05 International Business Machines Corporation Multilayered quantum conducting barrier structures
US6482705B1 (en) * 2001-04-03 2002-11-19 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having a MOSFET with an amorphous SiGe gate electrode and an elevated crystalline SiGe source/drain structure and a device thereby formed
KR100406580B1 (ko) * 2001-04-30 2003-11-20 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법
US6723655B2 (en) * 2001-06-29 2004-04-20 Hynix Semiconductor Inc. Methods for fabricating a semiconductor device
EP1296361A1 (de) * 2001-09-13 2003-03-26 STMicroelectronics S.r.l. Verfahren zur Herstellung einer grenzflächenlosen Siliziumschicht auf einem monokristallinen Substrat
KR100455724B1 (ko) * 2001-10-08 2004-11-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
WO2004086472A1 (en) * 2003-03-28 2004-10-07 Koninklijke Philips Electronics N.V. Method of epitaxial deposition of an n-doped silicon layer
US7049230B2 (en) * 2003-11-26 2006-05-23 Hynix Semiconductor Inc. Method of forming a contact plug in a semiconductor device
US20050130434A1 (en) * 2003-12-15 2005-06-16 United Microelectronics Corp. Method of surface pretreatment before selective epitaxial growth

Also Published As

Publication number Publication date
US20060240656A1 (en) 2006-10-26
KR100637689B1 (ko) 2006-10-24
JP2006303402A (ja) 2006-11-02
CN1893016A (zh) 2007-01-10

Similar Documents

Publication Publication Date Title
DE102005030940A1 (de) Verfahren zum Bilden eines Kontakts eines Halbleiterbauelements durch Verwendung eines Festphasenepitaxieprozesses
DE102005030065B4 (de) Festphasenepitaxie verwendendes Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102019116921B4 (de) Bilden stickstoffhaltiger low-k-gate-abstandshalter und low-k-gate-abstandshalter
DE102014109562B4 (de) Verfahren zum Ausbilden einer Halbleitervorrichtung und Verfahren zum Ausbilden einer Kontaktstruktur
DE102005012356B4 (de) PAA-basiertes Ätzmittel und Verfahren, bei denen dieses Ätzmittel verwendet wird
DE102004012241A1 (de) Verfahren zum Füllen von tiefen Grabenstrukturen mit Füllungen ohne Hohlräume
DE102012222385A1 (de) Ätzzusammensetzung und Verfahren zum Herstellen einer Halbleitereinrichtung, in welcher die Ätzzusammensetzung eingesetzt wird
DE102004013928A1 (de) Grabenisolation mit dotierter Oxid-Grabenfüllung
DE102005026565A1 (de) Mulden-Gate und Verfahren zur Herstellung eines Halbleiterbauelements mit demselben
DE102016101844B4 (de) Interconnect-Struktur, Herstellungsverfahren dafür und Halbleitervorrichtung mit einer solchen Interconnect-Struktur
DE102005020410A1 (de) Transistorstruktur und zugehöriges Herstellungsverfahren
DE102017123948B4 (de) Umschlossene epitaxiale struktur und verfahren
DE102021100965A1 (de) Epitaxiale strukturen für halbleitervorrichtungen
DE102019109857A1 (de) Halbleiter-bauelement und herstellungsverfahren
DE10120053A1 (de) Stressreduziertes Schichtsystem
DE102004062472A1 (de) Verfahren zur Herstellung einer Metallverbindungsleitung unter Verwendung einer bei niedriger Temperatur gebildeten Barrierenmetallschicht
DE10162074B4 (de) BiCMOS-Struktur, Verfahren zu ihrer Herstellung und Bipolartransistor für eine BiCMOS-Struktur
DE102018206851A1 (de) Halbleiterbauteil mit Grabenisolation
DE102020112763B4 (de) Verfahren zur gateprofilsteuerung durch seitenwandschutz während der ätzung
DE102019121169B4 (de) Spaltfüllung mit einer kohlenstoff- und stickstoff-dotierten schicht
DE102023101119A1 (de) Transistor-source/drain-bereiche und verfahren zu deren erzeugung
DE112004002634T5 (de) Prozess für eine flache Grabenisolation und Struktur
DE102018112656A1 (de) Ausbilden von siliziumnitridschicht mit niedriger spannung durch wasserstoffbehandlung
DE102020119171B3 (de) Halbleitervorrichtung und verfahren
DE102021116076A1 (de) Halbleitervorrichtung und verfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection