JP2005085981A - 電子デバイスの製造方法及び洗浄方法 - Google Patents

電子デバイスの製造方法及び洗浄方法 Download PDF

Info

Publication number
JP2005085981A
JP2005085981A JP2003316532A JP2003316532A JP2005085981A JP 2005085981 A JP2005085981 A JP 2005085981A JP 2003316532 A JP2003316532 A JP 2003316532A JP 2003316532 A JP2003316532 A JP 2003316532A JP 2005085981 A JP2005085981 A JP 2005085981A
Authority
JP
Japan
Prior art keywords
cleaning
electronic device
substrate
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003316532A
Other languages
English (en)
Inventor
Yukihisa Wada
幸久 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003316532A priority Critical patent/JP2005085981A/ja
Publication of JP2005085981A publication Critical patent/JP2005085981A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】 層間膜に形成されたホールの洗浄において、層間膜の過剰なエッチングを抑制しながら、ホール底部のレジスト残さやポリマー等を確実に除去する。
【解決手段】 基板10の上に酸化膜12を形成した後、レジストパターン13をマスクとして、酸化膜12に対してドライエッチングを行なってコンタクトホール14を形成する。アッシングによりレジストパターン13を除去した後、りん酸アンモニウム洗浄液を用いて基板10を洗浄し、それによりホール底部等の残渣15を除去する。
【選択図】 図1

Description

本発明は、電子デバイスの製造方法に関し、特にコンタクトホール等の形成後に行なう洗浄に関する。
近年、半導体素子の高集積化が急速に進められている。高集積化を図るためには、コンタクトプラグやビアプラグの微細化が不可欠である。基板に接続するコンタクトプラグの形成においては、まず、シリコン基板上に絶縁膜を堆積した後、該絶縁膜の上にコンタクトパターンを持つレジストパターンを形成する。その後、レジストパターンをマスクとして絶縁膜に対してドライエッチングを行なった後、アッシング及び洗浄を行なうことにより、所望のコンタクトホールを形成し、その後、該ホール内に導電膜を埋め込んでプラグを形成する。従来、コンタクトホールの形成後における洗浄工程(以下、コンタクト洗浄と称する)では、APM(Ammonia Hydrogen Peroxide Mixture )溶液を用いて絶縁膜の表面露出部分をリフトオフすることによって、ポリマーやパーティクルの除去を行なってきた(例えば特許文献1参照)。
特開2002−43264号公報
しかしながら、微細化が進むに伴ってコンタクト同士の間の分離距離(以下、コンタクトセパレーションと称する)が狭くなっているので、従来のコンタクト洗浄における層間絶縁膜(例えばCVD(chemical vapor deposition )酸化膜)のエッチングに起因するホール径の拡大が無視できなくなってきている。具体的には、従来用いられているAPM洗浄においては、熱酸化膜や窒化膜(SiN膜)と比べて、CVD酸化膜のエッチングレートが約1桁以上速い。このため、CVD酸化膜の下地である窒化膜上に生じたレジスト残さやポリマーの除去性能(除去率)を十分に確保できる条件で洗浄を行なうと、ウェットエッチング耐性のないCVD酸化膜が過剰にエッチングされてしまう。その結果、コンタクトセパレーションが非常に狭くなってショート不良が起こるという問題が生じる。
また、コンタクト洗浄においてはホール底部に付着したポリマーの除去が重要である。ところが、CVD酸化膜等の層間膜の下に、シリサイド膜(下層)と窒化膜(上層)との積層構造が形成されている場合、両者の界面に金属窒化物からなる変質層が生じる一方、従来のSPM(Sulfuric acid - Hydrogen Peroxide Mixture )溶液やAPM溶液を用いた洗浄によって該変質層を十分に除去することはできない。その結果、コンタクトプラグの歩留まりが低下するという問題が生じる。
前記に鑑み、本発明は、コンタクト洗浄等の、層間膜に形成されたホールの洗浄において、層間膜の過剰なエッチングを抑制しながら、ホール底部のレジスト残さやポリマー等を確実に除去することを目的とする。
前記の目的を達成するために、本発明に係る電子デバイスの製造方法は、基板上の絶縁膜に対して、レジストパタ−ンをマスクとしてドライエッチングを行なってホールを形成する第1の工程と、ホールの底部をりん酸含有洗浄液を用いて洗浄する第2の工程とを備えている。
本発明の電子デバイスの製造方法によると、絶縁膜にホールを形成した後の洗浄工程で、酸化膜のエッチングレートが低く且つ窒化膜をエッチングできるりん酸含有洗浄液を用いる。このため、絶縁膜として例えばCVD酸化膜が用いられ且つその下地として窒化膜が用いられた一般的な層間膜構造において、従来のAPM洗浄で問題となっていたCVD酸化膜の過剰なエッチング(つまりCVD酸化膜の後退)を防止しながら、ホール底部のポリマー等を窒化膜のリフトオフによって確実に除去することができる。従って、従来と比べて、コンタクト洗浄等において低欠陥プロセスを実現できるので、高信頼性を持つ電子デバイスを高歩留まりで製造することができる。
本発明の電子デバイスの製造方法において、絶縁膜はシリコン酸化膜であることが好ましい。このようにすると、りん酸含有洗浄液を用いた洗浄時における絶縁膜の後退つまりホール径の拡大を確実に防止できる。
本発明の電子デバイスの製造方法において、りん酸含有洗浄液は、例えば、りん酸とアルカリ性溶液とが混合されてなる洗浄液である。また、りん酸含有洗浄液におけるりん酸の濃度が0.5vol%以上で且つ70vol%以下であると、或いは、りん酸含有洗浄液のpHが2以上で且つ7未満であると、前述の効果が確実に得られる。
本発明の電子デバイスの製造方法において、第1の工程と第2の工程との間に、レジストパタ−ンをアッシングにより除去する工程を備えていてもよい。
本発明の電子デバイスの製造方法において、第2の工程よりも後に、基板を水素水を用いてリンスする工程を備えていることが好ましい。このようにすると、りん酸含有洗浄液によってリフトオフされた残渣等が基板に再付着することを防止できる。
本発明の電子デバイスの製造方法において、基板と絶縁膜との間にはシリコン窒化膜が形成されており、第2の工程よりも後に、ホールが基板に達するようにシリコン窒化膜に対してドライエッチングを行ない、その後、ホールの底部をりん酸含有洗浄液を用いて洗浄する第3の工程を備えていることが好ましい。
このようにすると、絶縁膜(例えばCVD酸化膜)の過剰なエッチングを防止しながら、窒化膜のエッチング後に残存しているポリマー等を除去することができる。尚、シリコン窒化膜に代えて、シリコン酸窒化膜等の窒素含有絶縁膜を用いてもよい。また、シリコン窒化膜のドライエッチング後におけるホール底部の洗浄に用いるりん酸含有洗浄液は、ホール形成直後におけるホール底部の洗浄に用いるりん酸含有洗浄液と同じ種類のものであってもよいし又は異なる種類のものであってもよい。さらに、シリコン窒化膜のドライエッチングの後、りん酸含有洗浄液によるホール底部の洗浄の前に、アッシングを用いてポリマー等の除去を行なってもよい。
第3の工程を備えている場合、第3の工程よりも後に、基板を水素水を用いてリンスする工程を備えていることが好ましい。このようにすると、りん酸含有洗浄液によってリフトオフされた残渣等が基板に再付着することを防止できる。
本発明の電子デバイスの製造方法において、基板と絶縁膜との間にはシリサイド膜が形成されており、第2の工程よりも後に、ホールの底部を、HF又はBHFを含むフッ素含有洗浄液を用いて洗浄する第4の工程を備えていることが好ましい。
このようにすると、ホール底部におけるシリサイド膜上の変質層を確実に除去することができる。具体的には、シリサイド膜とその上の窒化膜との界面に生じた変質層を、窒化膜エッチング後に確実に除去することができる。このため、低抵抗で且つ安定したコンタクトプラグ等を形成できるので、高信頼性を持つ電子デバイスを高歩留まりで製造することができる。尚、フッ素含有洗浄液による洗浄はライトエッチング処理(エッチング量が熱酸化膜の膜厚に換算して0.3nm程度以下)であることが好ましい。このようにすると、絶縁膜(例えばCVD酸化膜)の過剰なエッチングを防止しながら、ホール底部のシリサイド膜表面を確実に清浄化することができる。
第4の工程を備えている場合、シリサイド膜は、コバルトシリサイド膜、チタンシリサイド膜又はニッケルシリサイド膜であってもよい。また、フッ素含有洗浄液が、例えば、HF濃度が0.02vol%以上で且つ0.5vol%以下のHF水溶液であると、前記の変質層を除去する効果が確実に得られる。
また、第4の工程を備えている場合、第4の工程よりも後に、基板を水素水を用いてリンスする工程を備えていることが好ましい。このようにすると、フッ素含有洗浄液によってリフトオフされたパーティクル等が基板に再付着することを防止できる。
本発明に係る電子デバイスの洗浄方法は、基板を酸性洗浄液を用いて洗浄した後に、基板を水素水を用いてリンスする工程を備えている。
本発明の電子デバイスの洗浄方法によると、酸性洗浄液によってリフトオフされたパーティクル等が基板に再付着することを防止できる。すなわち、洗浄能力を向上させることができるので、高信頼性を持つ電子デバイスを高歩留まりで製造することができる。
本発明の電子デバイスの洗浄方法において、水素水における水素濃度が0.1volppm以上で且つ1.2volppm以下であると、前述の効果が確実に得られる。
本発明によると、酸化膜等の絶縁膜の過剰なエッチングに起因するホール径の拡大を防止しながら、ホール底部のポリマー等を確実に除去することができるので、高信頼性を持つ電子デバイスを高歩留まりで製造することができる。
(第1の実施形態)
以下、本発明の第1の実施形態に係る電子デバイスの製造方法について図面を参照しながら説明する。
図1(a)〜(e)は、第1の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。
まず、図1(a)に示すように、例えばシリコン(Si)よりなる基板10の上に、窒化膜(SiN膜)11及びCVD酸化膜12を順次形成する。その後、CVD酸化膜12の上に、所定のコンタクトパターンを持ち且つ例えばKrFレジストよりなるレジストパターン13を形成する。
次に、図1(b)に示すように、レジストパターン13をマスクとして、CVD酸化膜12に対してドライエッチングを行なってコンタクトホール14を形成した後、例えば酸素プラズマを用いたアッシングによりレジストパターン13を除去する。このとき、コンタクトホール14の底部における窒化膜11の表面、及びコンタクトホール14の周辺のCVD酸化膜12の表面にアッシング残渣15が付着する。また、ホール底部には、アッシング残渣15以外に、エッチングに起因して生じた窒素含有ポリマーも付着する。
次に、図1(c)に示すように、例えばりん酸アンモニウム洗浄液(りん酸と水酸化アンモニウムとの混合物からなる洗浄液)を用いて基板10を洗浄し、それによりコンタクトホール底部等の残渣15を除去する。このとき、洗浄条件として洗浄温度及び洗浄時間をそれぞれ例えば70℃及び20分に設定する。
次に、図1(d)に示すように、窒化膜11におけるコンタクトホール14の底部に露出する部分をドライエッチングにより選択的に除去する。これによって、コンタクトホール14が基板10に達する。但し、このとき、コンタクトホール14の底部における基板10の上に、エッチングに起因して生じた窒素含有ポリマー16が付着する。
次に、図1(e)に示すように、例えば酸素プラズマを用いたアッシングによりポリマー16を除去した後、例えばりん酸アンモニウム洗浄液を用いて基板10を洗浄し、それによりコンタクトホール14内のポリマー残渣を除去する。このとき、洗浄条件として洗浄温度及び洗浄時間をそれぞれ例えば70℃及び20分に設定する。
以上に説明したように、第1の実施形態によると、CVD酸化膜12にコンタクトホール14を形成した後の洗浄工程で、CVD酸化膜12のエッチングレートが低く且つ窒化膜11をエッチングできるりん酸アンモニウム洗浄液を用いる。すなわち、コンタクト洗浄において、窒化膜11とCVD酸化膜12との間の適正なエッチング選択比を持ち且つ窒化膜11上の残渣等を窒化膜11のリフトオフによって除去する性能を持つりん酸アンモニウム洗浄液を用いる。このため、CVD酸化膜12の過剰なエッチング、つまりコンタクトホール14の寸法の拡大を防止しながら、コンタクトホール14の底部のポリマー等を確実に除去することができる。従って、コンタクト洗浄等において低欠陥プロセスを実現できるので、高信頼性を持つ電子デバイスを高歩留まりで製造することができる。また、本実施形態の特別の効果として、従来のAPM洗浄やアッシングによっては除去が困難であった、エッチングに起因して生じた窒素含有ポリマーも確実に除去することができる。
また、第1の実施形態によると、コンタクトホール14が基板10に達するように窒化膜11に対してドライエッチングを行なった後の洗浄工程においても、前述の優れた、りん酸アンモニウム洗浄液を用いる。このため、CVD酸化膜12の過剰なエッチング、つまりコンタクトホール14の寸法の拡大を防止しながら、窒化膜11のエッチング後に残存しているポリマー等を除去することができる。
図2は、本実施形態で使用したりん酸アンモニウム洗浄液の基本特性であるレジスト残渣除去性能を評価した結果を示し、図3は、各種絶縁膜に対するりん酸アンモニウム洗浄液のエッチング性能を評価した結果を示し、図4は、りん酸アンモニウム洗浄液によるコンタクトホールの形状変化を評価した結果を示す。尚、各図においては、比較のため、従来のSPM洗浄及びAPM洗浄の評価結果も合わせて示している。
図2に示すレジスト残渣除去性能の評価結果は、図5(a)〜(c)の工程断面図に示す方法に従って得られたものである。すなわち、まず、図5(a)に示すように、評価用ウェハであるシリコン基板20の上に窒化膜(SiN膜)21を形成した後、窒化膜21の上に全面に亘ってレジスト22を塗布する。次に、図5(b)に示すように、ドライエッチング及びアッシングによりレジスト22を除去する。次に、図5(c)に示すように、シリコン基板20に対して各種の洗浄を行なって、窒化膜21上の残渣23を除去する。尚、コンタクトホールの洗浄においては底部のポリマーを除去することがコンタクトの歩留まりを左右するキーポイントであるため、窒化膜が形成されたウェハを使用して評価を行なっている。また、レジスト残渣除去性能の評価を行なうための残渣つまり欠陥の測定においては光学式欠陥検出装置を使用した。また、図2の欠陥数(Pre)は、アッシング後の評価用ウェハの欠陥数つまりイニシャルの欠陥数であり、図2の欠陥数(Post)は、洗浄後の評価用ウェハの欠陥数つまりアフターの欠陥数である。すなわち、欠陥数(Pre)から欠陥数(Post)までの減少率が図2の除去率である。ここで、清浄化の規格は、例えば除去率95%以上であるとする。また、各種洗浄の条件は、図2に示すように、SPM溶液(H2SO4:H22=4:1(体積比))を用いた洗浄の洗浄温度及び洗浄時間が120℃及び10分、20分、30分であり、APM溶液(NH4 OH:H22:DIW(deionized water )=1:1:40)を用いた洗浄の洗浄温度及び洗浄時間が50℃及び3分、5分、10分であり、本実施形態のりん酸アンモニウム水溶液を用いた洗浄の洗浄温度及び洗浄時間が70℃及び10分、20分、30分である。
図3においては、エッチング性能の評価結果として、窒化膜(SiN膜)及びCVD酸化膜(具体的にはBPSG(boro-phospho silicate glaaa )膜)のそれぞれのエッチング量、並びに各エッチング量から算出された、SiN膜に対するBPSG膜の選択比を示している。ここで、評価用ウェハとしては、窒化膜を700℃で成膜したもの、及びBPSG酸化膜(B:P=4.0質量%:7.0質量%)を成膜した後に800℃でアニールを行なったものをそれぞれ用いた。また、図3において、各種洗浄の条件は図2の場合と同様である。尚、図3の最下段については第2の実施形態で説明する。
図4に示すコンタクトホールの形状変化の評価結果は、図6(a)〜(c)の工程断面図に示す方法に従って得られたものである。すなわち、まず、図6(a)に示すように、評価用ウェハであるシリコン基板30の上に窒化膜(SiN膜)31を700℃で成膜した後、窒化膜31の上に、厚さ800nmのBPSG酸化膜(B:P=4.0質量%:7.0質量%)32を成膜し、その後、800℃でアニールを行なう。次に、BPSG酸化膜32の上に、コンタクトパターンを持ち且つ例えばKrFレジストよりなるレジストパターン33を形成する。その後、図6(b)に示すように、レジストパターン33をマスクとして、BPSG酸化膜32に対してドライエッチングを行なってコンタクトホール34を形成した後、アッシングによりレジストパターン33を除去する。このとき、コンタクトホール34の底部における窒化膜31の表面、及びコンタクトホール34の周辺のBPSG酸化膜32の表面に残渣35が付着する。次に、図6(c)に示すように、シリコン基板30に対して各種の洗浄を行なって残渣35を除去する。尚、図4においては、ドライエッチング及びアッシング後の評価用ウェハのコンタクト径をイニシャルのコンタクト径とし、洗浄後の評価用ウェハのコンタクト径をアフターのコンタクト径とし、イニシャルのコンタクト径からのアフターのコンタクト径の拡大分をCD(critical dimennsion )シフトとして、コンタクトホールの形状変化の評価を行なっている。また、コンタクト径の測定には測長SEM(scanning electron microscope)を使用した。ここで、実際のコンタクトホール形成においては、酸化膜ドライエッチング後と窒化膜ドライエッチング後とに1回ずつ合計2回の洗浄を行なうことを考慮して(図1(a)〜(e))、洗浄1回当たりのCDシフトの規格は、例えば5nm以下であるとする。また、図4において、各種洗浄の条件は図2の場合と同様である。但し、SPM溶液を用いた洗浄の洗浄時間は10分のみである。尚、図4の最下段については第2の実施形態で説明する。
図2に示すように、窒化膜をエッチングするAPM溶液及びりん酸アンモニウム溶液を用いた洗浄によると、洗浄時間の増加に伴ってレジスト残渣除去性能が良くなる。しかしながら、APM溶液を用いた場合、前述の清浄化の規格(例えば除去率95%以上)を満たす条件、つまり洗浄温度が50℃で且つ洗浄時間が5分以上の条件においては、図4に示すように、コンタクトホール寸法の拡大を表すCDシフトつまりCVD酸化膜の後退が規格を外れて大きくなるので、APM溶液を用いてコンタクト洗浄を行なうことは困難である。
一方、図3に示すように、りん酸アンモニウム水溶液を用いた場合、BPSG/SiNのエッチング選択比が2.4程度と小さく、その結果、図4に示すように、CDシフトについても規格(例えば5nm)を満たしている。さらに、図2に示すように、りん酸アンモニウム水溶液を用いた場合、洗浄温度が70℃で且つ洗浄時間が20分以上の条件において清浄化の規格(例えば除去率95%以上)を満たすことができる。
尚、第1の実施形態において、コンタクトホール14の底部の洗浄にりん酸アンモニウム洗浄液を用いたが、これに代えて、他のりん酸含有洗浄液を用いてもよい。このとき、りん酸含有洗浄液として、りん酸とアルカリ性溶液とが混合されてなる洗浄液、例えば、りん酸とTMAH(テトラメチルアンモニウムハイドライド)溶液とが混合されてなる洗浄液を用いることができる。また、りん酸含有洗浄液におけるりん酸の濃度が0.5vol%以上で且つ70vol%以下であると、或いは、りん酸含有洗浄液のpHが2以上で且つ7未満であると、前述の本実施形態の効果が確実に得られる。但し、りん酸含有洗浄液におけるりん酸の濃度が小さくなるに従って、りん酸含有洗浄液の使用温度を高くすることが好ましい。
また、第1の実施形態において、窒化膜11のドライエッチング後におけるホール底部の洗浄に用いるりん酸含有洗浄液は、ホール形成後(CVD酸化膜12のドライエッチング後)におけるホール底部の洗浄に用いるりん酸含有洗浄液と同じ種類のものであってもよいし又は異なる種類のものであってもよい。
また、第1の実施形態において、層間膜としてCVD酸化膜12を用いたが、CVD酸化膜以外の他のシリコン酸化膜を用いてもよい。
また、第1の実施形態において、窒化膜11に代えて、シリコン酸窒化膜等の窒素含有絶縁膜を用いてもよい。
また、第1の実施形態において、コンタクト洗浄を対象としたが、これに代えて、層間膜に形成されたビアホール等の他のホールの洗浄を対象としても同様の効果が得られる。
(第2の実施形態)
以下、本発明の第2の実施形態に係る電子デバイスの製造方法について図面を参照しながら説明する。
図7(a)〜(f)は、第2の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。
まず、図7(a)に示すように、例えばシリコン(Si)よりなる基板50の上に、コバルトシリサイド膜51、窒化膜(SiN膜)52及びCVD酸化膜53を順次形成する。その後、CVD酸化膜53の上に、コンタクトパターンを持つレジストパターン54を形成する。
次に、図7(b)に示すように、レジストパターン54をマスクとして、CVD酸化膜53に対してドライエッチングを行なってコンタクトホール55を形成した後、例えば酸素プラズマを用いたアッシングによりレジストパターン54を除去する。このとき、コンタクトホール55の底部における窒化膜52の表面、及びコンタクトホール55の周辺のCVD酸化膜53の表面にアッシング残渣56が付着する。また、ホール底部には、アッシング残渣56以外に、エッチングに起因して生じた窒素含有ポリマーも付着する。
次に、図7(c)に示すように、例えばりん酸アンモニウム洗浄液を用いて基板50を洗浄し、それによりコンタクトホール底部等の残渣56を除去する。ここで、第1の実施形態と同様に、洗浄条件として洗浄温度及び洗浄時間をそれぞれ例えば70℃及び20分に設定する。
次に、図7(d)に示すように、窒化膜52におけるコンタクトホール55の底部に露出する部分をドライエッチングにより選択的に除去する。これによって、コンタクトホール55が基板50に達する。但し、このとき、コンタクトホール55の底部における基板50の上に、エッチングに起因して生じた窒素含有ポリマー57が付着する。
次に、図7(e)に示すように、例えば酸素プラズマを用いたアッシングによりポリマー57を除去した後、例えばりん酸アンモニウム洗浄液を用いて基板50を洗浄し、それによりコンタクトホール55内のポリマー残渣を除去する。ここで、第1の実施形態と同様に、洗浄条件として洗浄温度及び洗浄時間をそれぞれ例えば70℃及び20分に設定する。しかしながら、このとき、コンタクトホール55の底部には、コバルトシリサイド膜51と窒化膜52との界面に形成されていた変質層58が残る。すなわち、本発明のりん酸アンモニウム洗浄液等のりん酸含有洗浄液、又は従来のSPM溶液若しくはAPM溶液等によって、この変質層58を十分に除去することはできない。
そこで、本実施形態においては、図7(f)に示すように、このような変質層の除去に効果的な、Fイオンを含む洗浄液、具体的には、HF溶液(50体積%HF:H2 O=1:1000)を用いて、コンタクトホール55の底部の洗浄を行ない、それによって変質層58を除去する。このとき、洗浄条件として洗浄温度及び洗浄時間をそれぞれ例えば23℃及び60秒に設定する。
以上に説明したように、第2の実施形態によると、りん酸アンモニウム洗浄液を用いたコンタクト洗浄における第1の実施形態と同様の効果に加えて、次のような効果が得られる。すなわち、コンタクトホール55の底部の窒化膜52をドライエッチングにより除去した後、該ホール底部をHF溶液を用いて洗浄するため、該ホール底部のコバルトシリサイド膜51上の変質層58を確実に除去することができる。このため、低抵抗で且つ安定したコンタクトプラグ等を形成できるので、高信頼性を持つ電子デバイスを高歩留まりで製造することができる。
尚、第2の実施形態において、HF溶液による洗浄はライトエッチング処理(エッチング量が0.3nm程度以下)であることが好ましい。このようにすると、CVD酸化膜53の過剰なエッチングを防止しながら、ホール底部のコバルトシリサイド膜51の表面を確実に清浄化することができる。
図3の最下段に、本実施形態のりん酸アンモニウム水溶液及びHF溶液を連続して用いた場合における、各種絶縁膜のエッチング性能を評価した結果を示す。また、図4の最下段に、本実施形態のりん酸アンモニウム水溶液及びHF溶液を連続して用いた場合における、コンタクトホールの形状変化(CDシフト)を評価した結果を示す。図3に示すように、りん酸アンモニウム水溶液/HF溶液を用いた場合、BPSG/SiNのエッチング選択比は4.5程度に抑制されており、その結果、図4に示すように、CDシフトについても規格(例えば5nm)を満たしている。
また、第2の実施形態において、変質層の除去のためにHF溶液を用いたが、これに代えて、他のフッ素含有洗浄液、例えばBHF(buffered hydrofluoric acid)溶液、又はHF若しくはBHFを溶かした有機溶媒等を用いてもよい。HF溶液(HF水溶液)を用いる場合、HF濃度は、0.02vol%以上で且つ1.0vol%以下であることが好ましく、0.02vol%以上で且つ0.5vol%以下であることが特に好ましい。このようにすると、変質層の除去効果が確実に得られる。
また、第2の実施形態において、基板50上にコバルトシリサイド膜51を形成したが、これに代えて、他のシリサイド膜、例えばチタンシリサイド膜又はニッケルシリサイド膜等を形成しても同様の効果が得られる。
(第3の実施形態)
以下、本発明の第3の実施形態に係る電子デバイスの洗浄方法について説明する。
本実施形態の特徴は、第1の実施形態(図1(a)〜(e)参照)又は第2の実施形態(図7(a)〜(f)参照)の薬液(りん酸アンモニウム洗浄液又はHF溶液等)を用いた各洗浄工程に続いて行なわれる各リンス工程において、水に代えて水素水を利用することである。具体的には、本実施形態のリンス工程においては、水素濃度が1.2volppmの水素水に超音波(メガソニック)を印加しながら基板(ウェハ)に供給する。このとき、リンス条件としてリンス温度及びリンス時間をそれぞれ例えば23℃及び10分に設定する。
第3の実施形態によると、第1及び第2の実施形態の効果に加えて、りん酸アンモニウム洗浄液又はHF溶液等によってリフトオフされた残渣又はパーティクル等が基板に再付着することを防止できるという効果が得られる。
図8は、第1の実施形態のりん酸アンモニウム水溶液を用いた洗浄工程又は第2の実施形態のりん酸アンモニウム水溶液及びHF溶液を用いた洗浄工程と、本実施形態の水素水を用いたリンス工程とを組み合わせた場合におけるレジスト残渣除去性能を評価した結果を示す。尚、図8においては、比較のため、各実施形態の洗浄工程と、従来の水を用いたリンス工程とを組み合わせた場合における評価結果も合わせて示している。尚、図8に示すレジスト残渣除去性能の評価結果は、第1の実施形態の図2と同様に、図5(a)〜(c)の工程断面図に示す方法に従って得られたものである。また、レジスト残渣除去性能の評価を行なうための残渣つまり欠陥の測定においては光学式欠陥検出装置を使用した。また、図8の欠陥数(Pre)は、アッシング後の評価用ウェハの欠陥数つまりイニシャルの欠陥数であり、図8の欠陥数(Post)は、洗浄後の評価用ウェハの欠陥数つまりアフターの欠陥数である。すなわち、欠陥数(Pre)から欠陥数(Post)までの減少率が図8の除去率である。また、図8の水素水効果とは、各実施形態の洗浄工程と本実施形態のリンス工程とを組み合わせたことによる除去率の向上分(各実施形態の洗浄工程と、従来の水を用いたリンス工程とを組み合わせた場合を基準とする)のことである。
図8に示すように、りん酸アンモニム水溶液やHF溶液を用いた洗浄後のリンスに水素水を使用することによって、レジスト残渣除去性能が0.6〜0.8%程度向上する。すなわち、りん酸アンモニム水溶液やHF溶液等の酸性溶液を用いた洗浄の後においては、一旦除去されたパーティクル等が水洗(純水リンス)時に再付着しやすくなる一方、本実施形態では、リンスに水素水を使用することによってパーティクル等の再付着を抑制することができる。この本実施形態の効果は以下に説明するようなメカニズムによって生じるものと考えられる。すなわち、還元性を持つ水素水に基板を浸漬させることによって、基板とパーティクルとが同符号のゼーター電位を持ち、それにより互いに電気的に反発し合うので、パーティクルの除去能力つまりは洗浄能力が向上する。
尚、第3の実施形態において、水素水における水素濃度は0.1volppm以上で且つ1.2volppm以下であることが好ましい。このようにすると、前述の効果が確実に得られる。
以上に説明したように、本発明は、電子デバイス製造における洗浄技術に関し、コンタクト洗浄等の、層間膜に形成されたホールの洗浄に適用する場合に特に有用である。
(a)〜(e)は本発明の第1の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。 本発明の第1の実施形態に係る電子デバイスの製造方法において使用したりん酸アンモニウム水溶液のレジスト残渣除去性能を評価した結果を示す図である。 本発明の第1に係る電子デバイスの製造方法において使用したりん酸アンモニウム水溶液のエッチング性能、並びに本発明の第2に係る電子デバイスの製造方法において使用したりん酸アンモニウム水溶液及びHF溶液のエッチング性能を評価した結果を示す図である。 本発明の第1に係る電子デバイスの製造方法において使用したりん酸アンモニウム水溶液によるコンタクトホールの形状変化、並びに本発明の第2に係る電子デバイスの製造方法において使用したりん酸アンモニウム水溶液及びHF溶液によるコンタクトホールの形状変化を評価した結果を示す図である。 (a)〜(c)は、図2に示すレジスト残渣除去性能の評価結果を得るために用いたプロセスの各工程を示す断面図である。 (a)〜(c)は、図4に示すコンタクトホールの形状変化の評価結果を得るために用いたプロセスの各工程を示す断面図である。 (a)〜(f)は本発明の第2の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。 本発明の第1の実施形態に係る電子デバイスの製造方法のりん酸アンモニウム水溶液を用いた洗浄工程又は本発明の第2の実施形態に係る電子デバイスの製造方法のりん酸アンモニウム水溶液及びHF溶液を用いた洗浄工程と、本発明の第3の実施形態に係る電子デバイスの洗浄方法の水素水を用いたリンス工程とを組み合わせた場合におけるレジスト残渣除去性能を評価した結果を示す図である。
符号の説明
10 基板
11 窒化膜
12 CVD酸化膜
13 レジストパターン
14 コンタクトホール
15 アッシング残渣
16 窒素含有ポリマー
20 シリコン基板
21 窒化膜
22 レジスト
23 残渣
30 シリコン基板
31 窒化膜
32 BPSG酸化膜
33 レジストパターン
34 コンタクトホール
35 残渣
50 基板
51 コバルトシリサイド膜
52 窒化膜
53 CVD酸化膜
54 レジストパターン
55 コンタクトホール
56 アッシング残渣
57 窒素含有ポリマー
58 変質層

Claims (15)

  1. 基板上の絶縁膜に対して、レジストパタ−ンをマスクとしてドライエッチングを行なってホールを形成する第1の工程と、
    前記ホールの底部をりん酸含有洗浄液を用いて洗浄する第2の工程とを備えていることを特徴とする電子デバイスの製造方法。
  2. 前記絶縁膜はシリコン酸化膜であることを特徴とする請求項1に記載の電子デバイスの製造方法。
  3. 前記りん酸含有洗浄液は、少なくともりん酸とアルカリ性溶液とが混合されてなることを特徴とする請求項1又は2に記載の電子デバイスの製造方法。
  4. 前記りん酸含有洗浄液におけるりん酸の濃度は0.5vol%以上で且つ70vol%以下であることを特徴とする請求項1〜3のいずれか1項に記載の電子デバイスの製造方法。
  5. 前記りん酸含有洗浄液のpHは2以上で且つ7未満であることを特徴とする請求項1〜4のいずれか1項に記載の電子デバイスの製造方法。
  6. 前記第1の工程と前記第2の工程との間に、前記レジストパタ−ンをアッシングにより除去する工程を備えていることを特徴とする請求項1〜5のいずれか1項に記載の電子デバイスの製造方法。
  7. 前記第2の工程よりも後に、前記基板を水素水を用いてリンスする工程を備えていることを特徴とする請求項1〜6のいずれか1項に記載の電子デバイスの製造方法。
  8. 前記基板と前記絶縁膜との間にはシリコン窒化膜が形成されており、
    前記第2の工程よりも後に、前記ホールが前記基板に達するように前記シリコン窒化膜に対してドライエッチングを行ない、その後、前記ホールの底部をりん酸含有洗浄液を用いて洗浄する第3の工程を備えていることを特徴とする請求項1〜7のいずれか1項に記載の電子デバイスの製造方法。
  9. 前記第3の工程よりも後に、前記基板を水素水を用いてリンスする工程を備えていることを特徴とする請求項8に記載の電子デバイスの製造方法。
  10. 前記基板と前記絶縁膜との間にはシリサイド膜が形成されており、
    前記第2の工程よりも後に、前記ホールの底部を、HF又はBHFを含むフッ素含有洗浄液を用いて洗浄する第4の工程を備えていることを特徴とする請求項1〜7のいずれか1項に記載の電子デバイスの製造方法。
  11. 前記シリサイド膜は、コバルトシリサイド膜、チタンシリサイド膜又はニッケルシリサイド膜であることを特徴とする請求項10に記載の電子デバイスの製造方法。
  12. 前記フッ素含有洗浄液は、HF濃度が0.02vol%以上で且つ0.5vol%以下のHF水溶液であることを特徴とする請求項10又は11に記載の電子デバイスの製造方法。
  13. 前記第4の工程よりも後に、前記基板を水素水を用いてリンスする工程を備えていることを特徴とする請求項10〜12のいずれか1項に記載の電子デバイスの製造方法。
  14. 基板を酸性洗浄液を用いて洗浄した後に、前記基板を水素水を用いてリンスする工程を備えていることを特徴とする電子デバイスの洗浄方法。
  15. 前記水素水における水素濃度は0.1volppm以上で且つ1.2volppm以下であることを特徴とする請求項14に記載の電子デバイスの洗浄方法。
JP2003316532A 2003-09-09 2003-09-09 電子デバイスの製造方法及び洗浄方法 Pending JP2005085981A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003316532A JP2005085981A (ja) 2003-09-09 2003-09-09 電子デバイスの製造方法及び洗浄方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003316532A JP2005085981A (ja) 2003-09-09 2003-09-09 電子デバイスの製造方法及び洗浄方法

Publications (1)

Publication Number Publication Date
JP2005085981A true JP2005085981A (ja) 2005-03-31

Family

ID=34416400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003316532A Pending JP2005085981A (ja) 2003-09-09 2003-09-09 電子デバイスの製造方法及び洗浄方法

Country Status (1)

Country Link
JP (1) JP2005085981A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205782A (ja) * 2009-02-27 2010-09-16 Renesas Electronics Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205782A (ja) * 2009-02-27 2010-09-16 Renesas Electronics Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6890391B2 (en) Method of manufacturing semiconductor device and apparatus for cleaning substrate
JP4642079B2 (ja) 半導体装置の製造方法
US20070054486A1 (en) Method for forming opening
JP2007019506A (ja) 半導体基板用洗浄液組成物、該洗浄液組成物の製造方法、該洗浄液組成物を用いた半導体基板の洗浄方法、および該洗浄方法を含む半導体素子の製造方法
JP2006216854A (ja) 半導体装置の製造方法
US7470631B1 (en) Methods for fabricating residue-free contact openings
US5700740A (en) Prevention of corrosion of aluminum interconnects by removing corrosion-inducing species
JP2010205782A (ja) 半導体装置の製造方法
US8258041B2 (en) Method of fabricating metal-bearing integrated circuit structures having low defect density
US20070190797A1 (en) Cleaning method for use in semiconductor device fabrication
WO2000039845A1 (en) Method for forming contact hole
US7928000B2 (en) Method for forming self aligned contacts for integrated circuit devices
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
US20110139750A1 (en) Method of removing post-etch residues
US20080003792A1 (en) Method for forming a gate of a semiconductor device
JP4408830B2 (ja) 半導体装置の製造方法
JP4086567B2 (ja) 半導体装置の製造方法
JP2005085981A (ja) 電子デバイスの製造方法及び洗浄方法
CN106033719B (zh) 半导体结构的形成方法
JP4917328B2 (ja) 半導体装置の製造方法
JP2010050117A (ja) 半導体装置の製造方法
KR100359298B1 (ko) 반도체 장치의 금속 배선 형성방법
US20080057727A1 (en) Method of manufacturing a semiconductor device
KR100827511B1 (ko) 반도체 소자의 제조 방법
KR100639205B1 (ko) 반도체 소자의 제조방법