KR20020002748A - 반도체 소자의 실리콘 질화막 식각 방법 - Google Patents

반도체 소자의 실리콘 질화막 식각 방법 Download PDF

Info

Publication number
KR20020002748A
KR20020002748A KR1020000037034A KR20000037034A KR20020002748A KR 20020002748 A KR20020002748 A KR 20020002748A KR 1020000037034 A KR1020000037034 A KR 1020000037034A KR 20000037034 A KR20000037034 A KR 20000037034A KR 20020002748 A KR20020002748 A KR 20020002748A
Authority
KR
South Korea
Prior art keywords
silicon nitride
semiconductor device
polyphosphoric acid
nitride film
nitride layer
Prior art date
Application number
KR1020000037034A
Other languages
English (en)
Inventor
김대희
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000037034A priority Critical patent/KR20020002748A/ko
Publication of KR20020002748A publication Critical patent/KR20020002748A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)

Abstract

본 발명은 반도체 소자의 실리콘 질화막 식각 방법에 관한 것으로, 반도체 소자의 제조 공정 중 실리콘 질화막(Si3N4) 제거 공정(Strip Process)에서 사용되는 화학제(Chemical)인 인산(Phosphoric Acid; H3PO4)을 PA(Polyphosphoric Acid)로 대체함으로써 화학제의 안정성(Stability)을 증가시키고, 순수(Deionized Water)의 당량에 따라 질화물의 식각율(Etch rate) 및 선택성(Selectivity)을 용이하게 조절할 수 있는 반도체 소자의 실리콘 질화막 식각 방법이 개시된다.

Description

반도체 소자의 실리콘 질화막 식각 방법{Method of etching a silicon nitride layer in a semiconductor device}
본 발명은 반도체 소자의 실리콘 질화막 식각 방법에 관한 것으로, 특히 질화물의 식각율 및 산화막(Oxide)에 대한 선택성을 용이하게 조절할 수 있는 반도체 소자의 실리콘 질화막 식각 방법에 관한 것이다.
일반적으로 질화막을 제거하기 위해서는 인산(Orthophosphoric Acid)을 사용하고 있으나, 인산은 고온에서 다음과 같이 Pyrophosphoric Acid나 여러 가지 형태의 Polymeric Acid로 변하거나, Autoprotolysis가 일어나 식각률이 감소하고 산화막에 대한 선택성이 변하는 것을 방지하기 위해여, 계속 순수(Deionized Water)를 공급해야한다. 그러나, 공급하는 순수의 양이 약간만 변해도 질화막 제거(Nitride Strip)불량이 발생하는 등의 결점이 있다.
2H3PO4---->H4PO4 ++ H2PO4 -
2H3PO4----> H2O + H4P2O7(Pyrophosphoric Acid)
또한, 인산 자체가 강산(Strong Acid)이므로 부식성(Corrosive Property)을 가지고 있어 취급하기가 까다롭다. 더욱이 인산은 고온에서 미약하나마 쿼츠(Quartz)와도 반응하므로 베스 프레임(Bath Frame)을 부식시킬 수도 있다.
따라서, 본 발명은 반도체 소자의 제조 공정 중 질화막 제거 공정에서 사용되는 화학제인 인산(Phosphoric Acid, H3PO4)을 PA(Polyphosphoric Acid)로 대체함으로써, 고온에서 안정하며 부식성이 없고 간단한 공정으로도 질화막을 제거할 수 있는 반도체 소자의 실리콘 질화막 식각 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 소자의 실리콘 질화막 식각 방법의 가장 큰 특징은 반도체 소자의 제조 공정에서 폴리 인산을 사용하여 실리콘 질화막을 제거하는 것이다. 폴리 인산은 첨가하는 순수의 양에 따라 상기 실리콘 질화막의 식각 속도 및 산화막 선택비가 제어된다. 또한, 폴리 인산의 활성화를 위하여 순수를 첨가할 수도 있다.
PA(Polyphosphorc Acid)는 인산을 400℃ 이상 예를 들어 400 내지 800℃의 범위로 가열하여 자기 축합(Self-condensation) 시켜 얻을수 있는 점착성의 액체(Viscous Liquid)로 100℃ 이상에서는 유동성(Mobile)을 가지고 있다. 여기서 순수 (Deionized Water)를 가하면 첨가된 D. I. Water의 당량만큼 인산으로 가수분해(Active Form)가 일어난다.
Hn+2PnO3n+1+ (n-1)H2O ---->nH3PO4
화학식 2를 참조하면, 즉 비활성 상태(Inactive Form)에서 가해진 물(H2O)의 당량만큼 활성물질(Acive Form)로 바뀌므로 질화막의 식각률을 쉽게 조절할 수 있고 물이 없을 때에는 활성이 없으므로 취급이 용이해진다.
또한, 인산(Orthophosphoric Acid)를 고온처리 하였을 때에는 여러 가지 형태의 PA(Polyphosphoric Acid)가 존재하므로, 물을 첨가해도 식각률을 일정하게 유지하기가 어렵지만, 본 발명에서 제시된 방법은 단일형태의 PA(Polyphosphoric Acid)를 출발물질(Starting Material)로 시작하기 때문에 가수분해속도(Hydrolysis Rate)가 일정하여 식각률 및 선택성 제어가 용이해진다.
상기에서 언급한 바와 같이, 첨가시키는 순수의 양에 따라 식각률과 선택성을 쉽게 제어할 수 있으며, 단일형태의 폴리머(Polymer)이기 때문에 일정한 가수분해속도를 가지므로 식각률을 쉽게 예상할 수 있다. 식각률이 일정하게 되므로 웨이퍼의 디핑시간(Dipping Time)이 줄어들게 되어 질화막 제거 공정시간이 현재의 2시간(ca. 300% Overetch)보다 절반(150% Overetch)으로 줄일 수 있게 된다. 또한 부식성이 없기 때문에 취급하기가 용이해진다.
상술한 바와 같이, 본 발명은 폴리인산을 이용하여 질화막을 제거하므로써, 식각률 및 산화막 선택성을 용이하게 제어하고, 부식성이 없기 때문에 취급이 용이하므로, 질화막의 제거 공정시간을 단축할 수 있는 효과가 있다.

Claims (4)

  1. 반도체 소자의 제조 공정에서 폴리 인산을 사용하여 실리콘 질화막을 제거하는 것을 특징으로 하는 반도체 소자의 실리콘 질화막 식각 방법.
  2. 제 1 항에 있어서,
    상기 폴리 인산은 첨가되는 순수의 양에 따라 상기 실리콘 질화막의 식각 속도 및 산화막 선택비가 제어되는 것을 특징으로 하는 반도체 소자의 실리콘 질화막 식각 방법.
  3. 제 1 항에 있어서,
    상기 폴리 인산의 활성화를 위하여 순수를 첨가하는 것을 특징으로 하는 반도체 소자의 실리콘 질화막 식각 방법.
  4. 제 1 항에 있어서,
    상기 폴리 인산은 H3PO4를 400 내지 800℃ 가열하여 자기 축합시켜 얻는 것을 특징으로 하는 반도체 소자의 실리콘 질화막 식각 방법.
KR1020000037034A 2000-06-30 2000-06-30 반도체 소자의 실리콘 질화막 식각 방법 KR20020002748A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000037034A KR20020002748A (ko) 2000-06-30 2000-06-30 반도체 소자의 실리콘 질화막 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037034A KR20020002748A (ko) 2000-06-30 2000-06-30 반도체 소자의 실리콘 질화막 식각 방법

Publications (1)

Publication Number Publication Date
KR20020002748A true KR20020002748A (ko) 2002-01-10

Family

ID=19675297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037034A KR20020002748A (ko) 2000-06-30 2000-06-30 반도체 소자의 실리콘 질화막 식각 방법

Country Status (1)

Country Link
KR (1) KR20020002748A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170059170A (ko) 2015-11-20 2017-05-30 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물
US20190136132A1 (en) * 2017-11-07 2019-05-09 Soulbrain Co., Ltd. Composition for etching, method of etching silicon nitride layer, and method for manufacturing semiconductor device
CN112908845A (zh) * 2021-02-24 2021-06-04 上海华虹宏力半导体制造有限公司 氧化物薄膜初始蚀刻率的优化控制方法及系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170059170A (ko) 2015-11-20 2017-05-30 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물
US20190136132A1 (en) * 2017-11-07 2019-05-09 Soulbrain Co., Ltd. Composition for etching, method of etching silicon nitride layer, and method for manufacturing semiconductor device
CN112908845A (zh) * 2021-02-24 2021-06-04 上海华虹宏力半导体制造有限公司 氧化物薄膜初始蚀刻率的优化控制方法及系统
CN112908845B (zh) * 2021-02-24 2023-10-10 上海华虹宏力半导体制造有限公司 氧化物薄膜初始蚀刻率的优化控制方法及系统

Similar Documents

Publication Publication Date Title
KR101097275B1 (ko) 실리콘질화막에 대한 고선택비 식각용 조성물
US6063712A (en) Oxide etch and method of etching
JP5003047B2 (ja) エッチング用組成物及びエッチング方法
CA2279786C (en) A composition and method for selectively etching a silicon nitride film
US20080203060A1 (en) Etching method and etching composition useful for the method
US4230522A (en) PNAF Etchant for aluminum and silicon
KR100327342B1 (ko) 반도체소자 제조용 식각조성물 및 이 식각조성물을 이용한 식각방법
KR20140084417A (ko) 박막 트랜지스터의 채널 형성용 식각액 조성물 및 채널 형성 방법
KR20180121795A (ko) 실리카 퇴적 없이 질화물 구조물을 처리하는 방법 및 장치
JP2008047796A (ja) エッチング用組成物及びエッチング方法
JP2006054363A (ja) シリコン微細加工に用いる異方性エッチング剤組成物及びエッチング方法
KR20020002748A (ko) 반도체 소자의 실리콘 질화막 식각 방법
JP4839968B2 (ja) レジスト除去用組成物及びレジストの除去方法
KR20150114655A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20110046992A (ko) 식각액 조성물
KR20010033352A (ko) 플루오르화 염, 킬레이트제, 및 글리콜 용매를 포함하는선택적 실리콘 산화물 에칭제 제형
JP4506177B2 (ja) エッチング用組成物
KR20190005459A (ko) 식각 조성물 및 이를 이용한 식각 방법
KR20040005457A (ko) 개선된 ito 또는 비결정질 ito 식각액 조성물
KR100252212B1 (ko) 반도체장치 제조용 질화규소막의 식각조성물과이를 이용한 식각방법 및 그에 의하여 제조되는 반도체장치
KR100448868B1 (ko) 비결정질 ito 식각액 조성물
KR19980084299A (ko) 세정 능력을 갖는 산화막 식각용액 제조방법
KR20150114654A (ko) 액정표시장치용 어레이 기판의 제조방법
JPH1050682A (ja) 半導体装置の製造方法及び製造装置及び半導体装置
KR101406573B1 (ko) 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination