KR20170059170A - 실리콘 질화막 식각액 조성물 - Google Patents

실리콘 질화막 식각액 조성물 Download PDF

Info

Publication number
KR20170059170A
KR20170059170A KR1020150163146A KR20150163146A KR20170059170A KR 20170059170 A KR20170059170 A KR 20170059170A KR 1020150163146 A KR1020150163146 A KR 1020150163146A KR 20150163146 A KR20150163146 A KR 20150163146A KR 20170059170 A KR20170059170 A KR 20170059170A
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride film
etching
etchant composition
silicon
Prior art date
Application number
KR1020150163146A
Other languages
English (en)
Other versions
KR102443370B1 (ko
Inventor
최철민
유재성
조용준
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020150163146A priority Critical patent/KR102443370B1/ko
Publication of KR20170059170A publication Critical patent/KR20170059170A/ko
Application granted granted Critical
Publication of KR102443370B1 publication Critical patent/KR102443370B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)

Abstract

본 발명은 인산, 인산을 제외한 비불소계 무기산, 규소계 화합물 및 물을 포함하는 실리콘 질화막 식각액 조성물에 관한 것으로, 실리콘 산화막의 식각은 억제하고, 실리콘 질화막만을 선택하여 식각하는 효과를 지니고 있다.

Description

실리콘 질화막 식각액 조성물{ETCHING SOLUTION COMPOSITION FOR A SILICON NITRIDE LAYER}
본 발명은 실리콘 질화막 식각액 조성물에 관한 것으로, 보다 자세하게는 인산, 인산을 제외한 비불소계 무기산, 규소계 화합물 및 물을 포함하는 실리콘 질화막 식각액 조성물에 관한 것으로, 실리콘 산화막의 식각은 억제하고, 실리콘 질화막만을 선택하여 식각하는 효과를 지니고 있다.
실리콘 질화막은 반도체 공정에서 대표적인 절연막으로 사용되고 있다. 실리콘 질화막은 실리콘 산화막, 폴리 실리콘막, 실리콘 웨이퍼 표면 등과 접촉하는 구조를 이루고 있으며, CVD(Chemical vapor deposition) 공정에 의해 증착되며, 이는 건식 식각 및 습식 식각을 통해서 제거된다.
건식 식각은 주로 불소계 가스와 비활성 기체 등을 넣고 진공 하에서 진행하는데, 건식 식각을 수행하기 위한 장비가 고가이므로 상업적으로 이용하기에는 한계가 있다. 이에, 건식 식각 보다는 인산을 이용한 습식 식각이 널리 이용되고 있다.
순수한 인산을 식각 용액으로 사용하는 습식 식각에 있어, 실리콘 질화막의 식각 속도는 실리콘 산화막의 식각 속도에 비해 약 20 내지 50배 정도 빨라서 어느 정도 선택적인 실리콘 질화막의 제거가 가능하다할 수 있겠으나, 실리콘 질화막의 식각 속도가 높은 편이 아니기 때문에 식각 속도를 높이기 위해는 통상적으로 온도를 높여서 사용해야 한다. 온도를 높여서 식각하는 경우, 실리콘 질화막의 식각 속도와 더불어 실리콘 산화막의 식각 속도도 동반하여 상승하기 때문에 선택비가 떨어지는 문제점이 있다.
또한, 최근에는 패턴(pattern)의 크기가 줄어들고 미세화 됨에 따라 실리콘 산화막이 미세하게 식각됨으로써 각종 불량 및 패턴 이상이 발생되는 등의 문제가 있다.
따라서, 기존의 인산 식각 용액에 비해 실리콘 질화막의 식각량 및 선택비가 더 높은 새로운 식각 용액의 개발이 필요하다.
이러한 노력의 일환으로서, 대한민국 공개특허 제10-2002-0002748호에는 인산을 가열하여 폴리인산을 얻은 후 100℃ 이상에서 식각하여 선택비를 높이는 식각방법이 개시되어 있다. 그러나, 폴리인산의 안정성 및 결정 구조에 따른 선택비 향상에 대한 언급이 전혀 없고, 또한 이를 검증하기가 매우 어렵다. 또한, 상기 공개특허에는 인산에 황산, 산화제를 첨가하여 선택적으로 식각할 수 있는 식각 용액이 개시되어있으나, 황산 첨가의 경우 실리콘 산화막 뿐만 아니라 실리콘 질화막의 식각 속도까지 늦추는 문제점이 있다.
일본공개특허 제1994-224176호, 제1997-045660호 및 미국등록특허 제5,310,457호에는 인산에 질산과 불산을 미량 넣어서 고 선택비를 얻었음이 개시되어 있다. 그러나, 불산의 첨가로 인하여 실리콘 산화막의 식각 속도도 더불어 높아지는 문제점이 있으며, 불산의 휘발로 인해 식각액의 조성이 바뀌어서 식각량이 지속적으로 감소되는 문제점이 있다.
일본공개특허 제1994-349808호에는 인산에 실리콘 화합물을 넣어서 실리콘 산화막의 식각 속도를 1Å/min 이하로 얻었다고 개시하고 있으나, 실리콘을 과다하게 첨가할 경우 웨이퍼 표면에 이물이 붙는 문제가 있다.
대한민국 공개특허 제10-1999-0035773호 및 일본공개특허 제2008-311436호에는 실리콘계 불화물을 첨가하여 실리콘 질화막에 대해 선택적으로 식각할 수 있는 식각 용액이 개시되어 있으나, 실리콘의 과다 첨가로 인하여 웨이퍼 표면에 이물이 붙는 문제점이 있다.
대한민국 공개특허 제10-2009-0095300호 및 제10-2009-0095327호에는 인산에 알콕시실란 및 옥심실란 화합물을 넣어서 실리콘 산화막의 식각 속도를 1Å/min 이하로 제어하였고, 여기에 불소 화합물을 넣어 질화막 식각 속도를 높였다고 개시하고 있다. 그러나, 통상의 실란 화합물은 물과 접촉 시 이산화규소(SiO2)가 형성되어 웨이퍼 표면에 이물이 붙는 문제가 있고, 끓는점이 대부분 150℃ 이하이므로 150℃ 이상에서 식각할 경우 첨가제의 증발로 인하여 식각 용액의 조성이 바뀌어져 식각 속도가 달라질 수 있다.
현재까지 보고된 실리콘 질화막의 식각 용액의 제조기술은 크게 4가지로 분류될 수 있다.
첫 번째 기술은 실리콘 질화막의 식각 속도를 높이는 기술로서, 통상 불소계 화합물을 첨가하여 실시하는데 실리콘 산화막의 식각 속도도 함께 높아지므로 미세 공정에 적용하기 어렵다.
두 번째 기술은 실리콘 산화막의 식각 속도를 늦추는 기술로서, 첨가제 사용에 의해 대부분이 실리콘 질화막의 식각 속도도 함께 늦추기 때문에 생산성에서 손해를 본다.
세 번째 기술은 실리콘계 불소화합물을 첨가하는 기술로서, 실리콘 질화막의 식각 속도는 높여주고, 실리콘 산화막의 식각 속도는 낮추어 주고는 있으나 실제 효과를 얻기 위해서는 식각 용액 중의 실리콘 함량이 어느 정도 높아야 한다. 이러할 경우 웨이퍼 표면에 이물이 붙어 식각 용액의 수명이 매우 짧고, 다양한 첨가제를 많이 사용하지 못한다.
네 번째 기술은 알콕시실란 및 옥심실란 화합물을 첨가하는 기술로서, 실란계 화합물은 물과 반응하여 SiO2를 형성하기 때문에 실란계 화합물의 함량이 높을 경우 세 번째 기술과 마찬가지의 문제가 존재한다.
따라서, 상기한 단점을 극복하고 실리콘 질화막의 고 식각, 고 선택비를 구현하여 새로운 조성의 식각 용액의 개발이 필요하다.
대한민국 공개특허 제10-2002-0002748호 일본공개특허 제1994-224176호 일본공개특허 제1997-045660호 미국등록특허 제5,310,457호 일본공개특허 제1994-349808호 대한민국 공개특허 제10-1999-0035773호 일본공개특허 제2008-311436호 대한민국 공개특허 제10-2009-0095300호 대한민국 공개특허 제10-2009-0095327호
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여,
실리콘 산화막은 식각하지 않으면서 실리콘 질화막만을 선택적으로 식각하는 실리콘 질화막 식각액 조성물을 제공하는 것을 목적으로 한다.
또한, 본 발명은 식각 공정의 안정성을 높이는 것을 목적으로 한다.
또한, 본 발명은 상기 실리콘 질화막 식각액 조성물에 의해 식각된 실리콘 질화막을 포함하는 전자 디바이스를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여,
본 발명은 인산, 인산을 제외한 비불소계 무기산, 규소계 화합물 및 물을 포함하는 실리콘 질화막 식각액 조성물을 제공한다.
또한, 본 발명은 상기 본 발명의 실리콘 질화막 식각액 조성물에 의해 실리콘 질화막을 식각하는 공정을 포함하는 것을 특징으로 하는 전자 디바이스의 제조방법을 제공한다.
또한, 본 발명은 상기 본 발명의 제조방법에 의해 제조되는 것을 특징으로 하는 전자 디바이스를 제공한다.
본 발명의 실리콘 질화막 식각액 조성물은 실리콘 질화막만을 식각하고, 실리콘 산화막의 식각을 억제하므로, 실리콘 질화막을 선택적으로 식각할 수 있다.
또한, 본 발명의 실리콘 질화막 식각액 조성물은 실리콘 질화막 식각 공정의 안정성이 높다.
이하, 본 발명을 보다 자세히 설명한다.
실리콘 질화막은 드램(DRAM) 및 낸드플래시 메모리의 STI(Shallow Trench Isolation) 및 게이트 전극 형성 공정 등 반도체 제조 공정에서 사용된다.
종래에는 실리콘 질화막을 식각하기 위하여 인산을 사용하였다. 그러나 인산은 사용 공정 온도가 높고, 초순수의 함량이 실리콘 질화막 및 실리콘 산화막의 식각률에 영향을 미치기 때문에, 인산에 초순수의 함량을 일정하게 유지하기 위하여 순수를 공급해야 했다. 또한, 인산 자체가 강산이어서 부식성이 있어 취급이 까다로운 문제가 있었다.
또한, 실리콘 질화막 및 실리콘 산화막의 식각에 있어서 인산계 식각액 조성물을 장기간 사용하는 경우, 폴리인산이 형성되어 점도가 상승하며, 식각 속도가 저하된다. 뿐만 아니라, 물의 증발로 인하여 인산의 농도가 증가하여 실리콘 산화막의 식각량이 증가하여 실리콘 질화막을 선택적으로 식각하기 어렵다. 더불어, 실리콘의 농도가 포화되어 산화규소로 석출되어 장기간 사용에는 바람직하지 못하다.
따라서, 본 발명에서는 상기와 같은 문제점을 해결할 수 있는 실리콘 질화막 식각액 조성물을 제공하고자 하였다.
즉, 본 발명은 인산, 인산을 제외한 비불소계 무기산, 규소계 화합물 및 물을 포함하는 실리콘 질화막 식각액 조성물에 관한 것이다.
이하, 상기 실리콘 질화막 식각액 조성물을 각 성분별로 자세히 기재하기로 한다.
(A)인산
본 발명의 실리콘 질화막 식각액 조성물에 포함되는 인산(H3PO4)은 실리콘 질화막의 식각율 및 식각 속도를 확보하기 위하여 사용되는 주 성분이다.
상기 인산은 본 발명의 실리콘 질화막 식각액 조성물 총 중량에 대하여 60 내지 95 중량%로 포함되며, 바람직하게는 75 내지 90 중량%로 포함된다.
상기 인산이 60 중량% 미만으로 포함되면 실리콘 질화막의 식각율이 현저하게 저하되며, 95 중량%를 초과하여 포함되면 실리콘 질화막의 식각 속도는 감소하고, 실리콘 산화막의 식각 속도는 증가하게 되어 실리콘 질화막 식각액 조성물의 실리콘 질화막에 대한 선택비가 나빠지게 된다. 또한, 고순도의 인산은 고가이므로 비용적인 측면에서도 바람직하지 않다.
본 발명에서 선택비란, 실리콘 산화막의 식각 속도 대비 실리콘 질화막의 식각 속도를 의미한다.
(B)인산을 제외한 비불소계 무기산
본 발명의 실리콘 질화막 식각액 조성물에 포함되는 인산을 제외한 비불소계 무기산은 실리콘 질화막의 식각량을 증가시키며, 폴리인산의 생성을 억제시키는 역할을 한다.
또한, 인산과 상기 인산을 제외한 비불소계 무기산을 함께 사용함으로써 수분의 증발로 인한 실리콘 질화막의 식각량 감소를 방지하여 실리콘 질화막 및 실리콘 산화막의 식각에 있어서, 실리콘 질화막에 대한 선택비를 높이는 역할을 한다.
또한, 비불소계 무기산은 불소 화합물보다 비등점이 높아 식각 공정의 안정성을 높일 수 있다.
상기 인산을 제외한 비불소계 무기산은 질산, 황산 및 염산으로 이루어진 군으로부터 선택되는 1종 이상을 포함하며, 바람직하게는 황산을 포함한다.
또한, 상기 인산을 제외한 비불소계 무기산은 본 발명의 실리콘 질화막 식각액 조성물 총 중량에 대하여 1 내지 10 중량%로 포함되며, 바람직하게는 1 내지 5 중량%로 포함된다.
상기 인산을 제외한 비불소계 무기산이 1 중량% 미만으로 포함되면 실리콘 질화막의 식각량을 증가시키기 어려우며, 10 중량%를 초과하여 포함되면 실리콘 질화막 식각률 향상의 효과가 미미하며, 물의 함량이 줄어들 수 있으므로 실리콘 질화막에 대한 선택비가 불량해질 수 있다.
(C)규소계 화합물
본 발명의 실리콘 질화막 식각액 조성물은 규소계 화합물을 포함한다.
상기 규소계 화합물은 실리콘 질화막을 선택적으로 식각할 때, 실리콘 산화막의 식각을 최소화 해주는 성분으로, 즉 실리콘 산화막의 식각을 억제하는 역할을 한다.
상기 규소계 화합물은 분자 내에 질소를 포함하며, 바람직하게는 하기 화학식 1 내지 4로 이루어진 군으로부터 선택되는 1종 이상을 포함한다.
[화학식 1]
H2N-R1-[NH-R2]n-[NH-R3]m-Si(OR4)3
[화학식 2]
Figure pat00001
[화학식 3]
Figure pat00002
[화학식 4]
Figure pat00003
상기 R1 내지 R3은 각각 독립적으로 탄소수 1 내지 20의 알킬렌기이고,
상기 R4는 수소 또는 탄소수 1 내지 20의 알킬기이고,
상기 R5 내지 R12는 각각 독립적으로 탄소수 1 내지 10의 알킬기이고,
상기 R13은 탄소수 1 내지 10의 알킬렌기이고,
상기 n 및 m은 각각 독립적으로 0 내지 10의 정수이다.
상기 규소계 화합물은 본 발명의 실리콘 질화막 식각액 조성물 총 중량에 대하여 0.1 내지 3 중량%로 포함되며, 바람직하게는 0.1 내지 2 중량%로 포함된다.
상기 규소계 화합물이 0.1 중량% 미만으로 포함되면 실리콘 산화막의 식각 억제 효과가 저하되고, 3 중량%를 초과하여 포함되면 선택비의 향상 효과가 미미하여 경제성이 저하될 수 있다.
(D)물
본 발명의 실리콘 질화막 식각액 조성물은 물을 포함하며, 상기 물은 탈이온수이다.
상기 물은 본 발명의 실리콘 질화막 식각액 조성물 총 중량에 대하여 잔량으로 포함된다.
(E) 극성유기용매
본 발명의 실리콘 질화막 식각액 조성물은 극성유기용매를 추가로 포함하여 실리콘 질화막 식각액 조성물의 안정성을 향상시킬 수 있다. 또한, 식각 공정에서 폴리인산이 생성되면 점도가 상승하는데, 극성유기용매를 사용함으로써 실리콘 질화막 식각액 조성물의 점도를 조절할 수 있다.
상기 극성유기용매는 고온 공정에 적합한 비등점을 가진 것이라면 그 종류를 특별히 한정하지 않는다.
그러나 술폭시드류, 글리콜류, 술폰류, 락톤류, 락탐류 및 알코올류로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 것이 바람직하다.
상기 술폭시드류로는 구체적으로 예를 들어, 디메틸술폭시드(DMSO), 디에틸술폭시드 및 메틸술폭시드 등을 들 수 있다.
상기 글리콜류로는 구체적으로 예를 들어, 디에틸렌글리콜 메틸 에틸 에테르(MEDG), 에틸렌 글리콜(EG), 프로필렌 글리콜 및 부틸렌 글리콜 등의 알킬렌 글리콜;
에틸렌글리콜 모노메틸 에테르, 에틸렌글리콜 모노에틸에테르, 에틸렌글리콜 모노이소프로필 에테르, 에틸렌글리콜 모노부틸 에테르, 디에틸렌글리콜 모노메틸 에테르, 디에틸렌글리콜 모노에틸 에테르, 디에틸렌글리콜모노이소프로필 에테르, 디에틸렌글리콜 모노부틸 에테르, 트리에틸렌글리콜 모노메틸 에테르, 트리에틸렌글리콜 모노에틸 에테르, 트리에틸렌글리콜 모노이소프로필 에테르, 트리에틸렌글리콜 모노부틸 에테르, 폴리에틸렌글리콜 모노메틸에테르, 폴리에틸렌글리콜 모노부틸 에테르, 프로필렌글리콜 모노메틸 에테르, 디프로필렌글리콜 모노메틸 에테르 및 트리프로필렌글리콜 모노메틸 에테르 등의 알킬렌글리콜 모노알킬에테르; 및
프로필렌글리콜 모노메틸 에테르 아세테이트 등을 들 수 있다.
상기 술폰류로는 구체적으로 예를 들어, 디메틸 술폰, 디에틸 술폰, 비스(2-히드록시에틸)술폰 및 테트라메틸렌 술폰 등을 들 수 있다.
상기 락톤류로는 구체적으로 예를 들어, 감마-부티로락톤(GBL) 및 델타-발레로락톤 등을 들 수 있다.
상기 락탐류로는 구체적으로 예를 들어, N-에틸-2-피롤리돈(NEP), N-프로필-2-피롤리돈, N-히드록 시메틸-2-피롤리돈, N-히드록시에틸-2-피롤리돈 및 N-메틸피롤리디논 등을 들 수 있다.
상기 알코올류로는 구체적으로 예를 들어, 메탄올(MeOH), 에탄올, 프로판올, 이소프로판올, 부탄올, 이소부탄올, t-부탄올, 펜탄올, 헥산올, 헵탄올, 옥탄올 및 테트라하이드로퍼푸릴 알코올 등을 들 수 있다.
상기 극성유기용매는 본 발명의 실리콘 질화막 식각액 조성물 총 중량에 대하여 1 내지 20 중량%, 바람직하게는 2 내지 12 중량%로 포함된다.
상기 극성유기용매가 1 중량% 미만으로 포함되면 실리콘 질화막 식각액 조성물의 점도 및 비점 조절이 어려우며, 20 중량%를 초과하여 포함되면 점도 및 비점 조절에 있어서 유의적인 차이를 나타내지 못하므로 경제적이지 못하다.
또한, 본 발명의 실리콘 질화막 식각액 조성물은 실리콘 질화막 및 실리콘 산화막의 식각속도비가 100:1 이상이며, 바람직하게는 200:1 이상이다.
즉, 본 발명의 실리콘 질화막 식각액 조성물은 실리콘 산화막에 대한 식각은 억제하고, 실리콘 질화막을 선택적으로 식각할 수 있다.
상기 본 발명의 실리콘 질화막 식각액 조성물은 당 업계에 통상적으로 알려진 식각방법에 의하여 수행될 수 있다. 예컨대, 침적, 분무, 또는 침적 및 분무를 이용한 방법 등이 사용될 수 있으며, 이 경우, 식각 조건으로서 온도는 대개 30 내지 80℃, 바람직하게는 50 내지 70℃이고, 침적, 분무, 또는 침적 및 분무 시간은 대개 30초 내지 10분, 바람직하게는 1분 내지 5분이다. 그러나, 이러한 조건은 엄밀하게 적용되지는 않으며, 당업자에 의해 용이하거나 적합한 조건으로 선택될 수 있다.
또한, 본 발명은 본 발명의 실리콘 질화막 식각액 조성물에 의해 실리콘 질화막을 식각하는 공정을 포함하는 것을 특징으로 하는 전자 디바이스의 제조방법 및 상기 제조방법에 의해 제조된 전자 디바이스를 제공한다.
본 발명의 실리콘 질화막 식각액 조성물을 이용하여 실리콘 산화막은 식각하지 않으면서 실리콘 질화막만을 선택적으로 식각함으로써, 전자 디바이스의 특성을 보다 향상시킬 수 있다.
이하, 본 발명을 실시예, 비교예 및 실험예를 이용하여 더욱 상세하게 설명한다. 그러나 하기 실시예, 비교예 및 실험예는 본 발명을 예시하기 위한 것으로서, 본 발명은 하기 실시예, 비교예 및 실험예에 의해 한정되지 않고 다양하게 수정 및 변경될 수 있다.
<실리콘 질화막 식각액 조성물 제조>
실시예 1 내지 12 및 비교예 1 내지 5.
하기의 표 1에 기재된 성분과 함량을 혼합하여 실시예 1 내지 12 및 비교예 1 내지 5의 실리콘 질화막 식각액 조성물을 제조하였다.
(단위 : 중량%)

인산 황산 규소계 화합물 탈이온수 극성유기용매
 실리콘 산화막 식각 억제제
함량 함량 성분 함량 함량 성분 함량 성분 함량
실시예1 85 2.5 C-1 0.5 잔량 - - - -
실시예2 85 2.5 C-2 0.5 잔량 - - - -
실시예3 85 2.5 C-3 0.5 잔량 - - - -
실시예4 85 2.5 C-4 0.5 잔량 - - - -
실시예5 85 1 C-1 0.5 잔량 - - - -
실시예6 85 10 C-1 0.5 잔량 - - - -
실시예7 85 2.5 C-1 0.1 잔량 - - - -
실시예8 85 2.5 C-1 3 잔량 - - - -
실시예9 85 2.5 C-1 0.5 잔량 E-1 6 - -
실시예10 85 2.5 C-2 0.5 잔량 E-1 6 - -
실시예11 85 2.5 C-3 0.5 잔량 E-1 6 - -
실시예12 85 2.5 C-4 0.5 잔량 E-1 2 - -
E-2 2 - -
E-3 2 - -
비교예1 - 2.5 C-1 0.5 잔량 - - - -
비교예2 85 - C-1 0.5 잔량 - - - -
비교예3 85 2.5 - - 잔량 - - - -
비교예4 85 2.5 - - 잔량 - - F-1 1
비교예5 85 2.5 - - 잔량 - - F-2 1
C-1 : N-(2-아미노에틸)-(3-아미노프로필)트리메톡시실란
C-2 : 2,2-디메톡시-1,6-디아자-2-실라시클로-옥탄
C-3 : 2,2-디메톡시-N-n-뷰틸-I-아자-2-실라시클로펜탄
C-4 : N-페닐아미노메틸 (트리-메톡시)실란
E-1 : 디메틸술폭시드
E-2 : 에틸렌글리콜
E-3 : N-에틸-2-피롤리돈
F-1: 폴리(아크릴아미드-코-디알릴디메틸암모늄 클로라이드)
F-2: 2-머캅토 벤조티아졸
실험예 1. 실리콘 질화막의 선택적 식각 능력 평가
상기 실시예 1 내지 12 및 비교예 1 내지 5에서 제조한 실리콘 질화막 식각액 조성물의 실리콘 산화막에 대한 실리콘 질화막의 선택적 식각 능력을 평가하고자 하였다.
CVD 방법을 이용하여 반도체 제조 공정과 동일하게 증착하여 실리콘 질화막 웨이퍼 및 실리콘 산화막 웨이퍼를 각각 준비하였다.
식각 전에 주사전자현미경(FESEM, 모델명:SU-8010, 제조사: 히타치)을 이용하여 상기 실리콘 질화막 웨이퍼 및 실리콘 산화막 웨이퍼의 두께를 측정하였다.
상기 실리콘 질화막 웨이퍼 및 실리콘 산화막 웨이퍼 각각을 140±1℃의 온도로 유지되고 있는 상기 실시예 1 내지 12 및 비교예 1 내지 5의 실리콘 질화막 식각액 조성물에 5분 동안 담궈 식각 공정을 진행하였다.
식각 완료 후, 초순수로 세정하고, 건조 장치를 이용하여 잔여 식각액 조성물 및 수분을 완전히 건조시켰다.
건조된 실리콘 질화막 웨이퍼 및 실리콘 산화막 웨이퍼를 주사전자현미경(FESEM, 모델명:SU-8010, 제조사: 히타치)을 이용하여 두께를 측정하였다.
식각 전, 후의 두께로 식각량 및 식각 속도를 측정하였고, 실리콘 질화막 웨이퍼의 식각 속도와 실리콘 산화막 웨이퍼의 식각 속도 비에 의해 선택비를 계산하였다.
식각 선택비 평가 기준은 하기와 같고, 결과를 하기 표 2에 나타내었다.
<식각 선택비 평가 기준>
◎ : 선택비가 200 이상
○ : 선택비가 100 이상 200 미만
△ : 선택비가 100 미만
X : 선택비가 거의 0에 가까움
구분 식각 속도(Å/min) 선택비
SiN SiO2 SiN/SiO2 평가
실시예 1 27.5 0.09 305.6 ◎
실시예 2 27.4 0.09 304.4 ◎
실시예 3 27.4 0.09 304.4 ◎
실시예 4 27.1 0.09 301.1 ◎
실시예 5 26.7 0.09 296.7 ◎
실시예 6 25.8 0.09 286.7 ◎
실시예 7 26.8 0.1 268.0 ◎
실시예 8 25.7 0.09 285.6 ◎
실시예 9 26.9 0.09 298.9 ◎
실시예 10 26.8 0.1 268.0 ◎
실시예 11 26.8 0.09 297.8 ◎
실시예 12 26.7 0.1 267.0 ◎
비교예 1 1.7 0.15 11.3 △
비교예 2 8 0.12 66.7 △
비교예 3 26.4 1.09 23.9 △
비교예 4 26.4 2.89 9.1 △
비교예 5 26.1 3.05 8.6 △
상기 표 2의 결과에서, 본 발명의 실리콘 질화막 식각액 조성물인 실시예 1 내지 12는 실리콘 산화막을 거의 식각하지 않고, 실리콘 질화막을 선택적으로 식각하며, 선택비도 매우 우수한 결과를 보였다.
즉, 실리콘 산화막의 식각을 억제하는 역할을 하는 규소계 화합물을 포함함으로써, 실리콘 질화막의 선택비를 높일 수 있다는 것을 알 수 있었다.
반면, 인산을 포함하지 않는 비교예 1 및 인산을 제외한 비불소계 무기산을 포함하지 않는 비교예 2의 실리콘 질화막 식각액 조성물은 실리콘 질화막 및 실리콘 산화막의 식각 속도가 매우 느렸으며, 선택비 또한 불량하였다.
규소계 화합물을 포함하지 않는 비교예 3의 실리콘 질화막 식각액 조성물은 실리콘 질화막 및 실리콘 산화막의 식각 속도가 매우 느렸으며, 선택비 또한 불량하였다.
규소계 화합물 대신 실리콘 산화막의 식각을 억제시킬 수 있는 성분을 포함한 비교예 4 및 5의 실리콘 질화막 식각액 조성물은 실리콘 질화막의 식각 속도는 실시예와 비슷하였으나, 실리콘 산화막의 식각 속도가 높아 선택비가 불량한 결과를 보였다.
따라서, 본 발명의 실리콘 질화막 식각액 조성물은 실리콘 산화막의 식각을 억제시킬 수 있어 실리콘 질화막을 선택적으로 식각할 수 있다.

Claims (10)

  1. 인산, 인산을 제외한 비불소계 무기산, 규소계 화합물 및 물을 포함하는 실리콘 질화막 식각액 조성물.
  2. 청구항 1에 있어서, 상기 인산을 제외한 비불소계 무기산은 황산, 염산 및 질산으로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 실리콘 질화막 식각액 조성물.
  3. 청구항 1에 있어서, 상기 규소계 화합물은 하기 화학식 1 내지 4로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 실리콘 질화막 식각액 조성물.
    [화학식 1]
    H2N-R1-[NH-R2]n-[NH-R3]m-Si(OR4)3
    [화학식 2]
    Figure pat00004

    [화학식 3]
    Figure pat00005

    [화학식 4]
    Figure pat00006

    상기 R1 내지 R3은 각각 독립적으로 탄소수 1 내지 20의 알킬렌기이고,
    상기 R4는 수소 또는 탄소수 1 내지 20의 알킬기이고,
    상기 R5 내지 R12는 각각 독립적으로 탄소수 1 내지 10의 알킬기이고,
    상기 R13은 탄소수 1 내지 10의 알킬렌기이고,
    상기 n 및 m은 각각 독립적으로 0 내지 10의 정수이다.
  4. 청구항 1에 있어서, 상기 실리콘 질화막 식각액 조성물 총 중량에 대하여, 인산 60 내지 95 중량%, 인산을 제외한 비불소계 무기산 1 내지 10 중량%, 규소계 화합물 0.1 내지 3 중량% 및 실리콘 질화막 식각액 조성물 총 중량이 100 중량%가 되도록 잔량의 물을 포함하는 것을 특징으로 하는 실리콘 질화막 식각액 조성물.
  5. 청구항 1에 있어서, 상기 실리콘 질화막 식각액 조성물은 추가로 극성유기용매를 포함하는 것을 특징으로 하는 실리콘 질화막 식각액 조성물.
  6. 청구항 5에 있어서, 상기 극성유기용매는 술폭시드류, 글리콜류, 술폰류, 락톤류, 락탐류 및 알코올류로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 실리콘 질화막 식각액 조성물.
  7. 청구항 5에 있어서, 상기 극성유기용매는 상기 실리콘 질화막 식각액 조성물 총 중량에 대하여 1 내지 20 중량%로 포함되는 것을 특징으로 하는 실리콘 질화막 식각액 조성물.
  8. 청구항 1에 있어서, 상기 실리콘 질화막 식각액 조성물은 실리콘 질화막및 실리콘 산화막을 100:1 이상의 식각 속도비로 식각하는 것을 특징으로 하는 실리콘 질화막 식각액 조성물.
  9. 청구항 1의 실리콘 질화막 식각액 조성물에 의해 실리콘 질화막을 식각하는 공정을 포함하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  10. 청구항 9의 제조방법에 의해 제조되는 것을 특징으로 하는 전자 디바이스.
KR1020150163146A 2015-11-20 2015-11-20 실리콘 질화막 식각액 조성물 KR102443370B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150163146A KR102443370B1 (ko) 2015-11-20 2015-11-20 실리콘 질화막 식각액 조성물

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150163146A KR102443370B1 (ko) 2015-11-20 2015-11-20 실리콘 질화막 식각액 조성물

Publications (2)

Publication Number Publication Date
KR20170059170A true KR20170059170A (ko) 2017-05-30
KR102443370B1 KR102443370B1 (ko) 2022-09-15

Family

ID=59052989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150163146A KR102443370B1 (ko) 2015-11-20 2015-11-20 실리콘 질화막 식각액 조성물

Country Status (1)

Country Link
KR (1) KR102443370B1 (ko)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190024379A (ko) * 2017-08-31 2019-03-08 오씨아이 주식회사 식각 조성물 및 이를 이용한 식각 방법
KR20190030299A (ko) * 2017-09-14 2019-03-22 주식회사 이엔에프테크놀로지 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법
KR20190054570A (ko) * 2017-11-14 2019-05-22 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
KR20190060325A (ko) * 2017-11-24 2019-06-03 동우 화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR20190133565A (ko) * 2018-05-23 2019-12-03 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 식각 방법
KR20200021824A (ko) * 2018-08-21 2020-03-02 동우 화인켐 주식회사 실리콘 질화막 식각 조성물
KR20200080835A (ko) * 2018-12-27 2020-07-07 에스케이이노베이션 주식회사 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
JP2020145343A (ja) * 2019-03-07 2020-09-10 関東化学株式会社 窒化ケイ素エッチング液組成物
KR20210066007A (ko) * 2018-11-15 2021-06-04 엔테그리스, 아이엔씨. 질화규소 에칭 조성물 및 방법
KR20210119639A (ko) * 2020-03-25 2021-10-06 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
US11186771B2 (en) 2017-06-05 2021-11-30 Versum Materials Us, Llc Etching solution for selectively removing silicon nitride during manufacture of a semiconductor device
US11365351B2 (en) 2019-10-09 2022-06-21 Entegris, Inc. Wet etching composition and method
US11955341B2 (en) 2019-03-11 2024-04-09 Versum Materials Us, Llc Etching solution and method for selectively removing silicon nitride during manufacture of a semiconductor device

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310457A (en) 1992-09-30 1994-05-10 At&T Bell Laboratories Method of integrated circuit fabrication including selective etching of silicon and silicon compounds
JPH06349808A (ja) 1993-06-14 1994-12-22 Hitachi Ltd 窒化シリコン膜除去液およびそれを用いた半導体製造装置
JPH0945660A (ja) 1995-08-03 1997-02-14 Nisso Eng Kk 熱燐酸によるエッチング方法
KR19990035773A (ko) 1995-07-21 1999-05-25 헬무트 쉬바거, 한스 헤르쪼크 아미노이미다졸 카르복사미드, 및 5-아미노 또는 치환된 아미노1,2,3-트리아졸 염을 사용한 신생물의 치료 및 예방
KR20020002748A (ko) 2000-06-30 2002-01-10 박종섭 반도체 소자의 실리콘 질화막 식각 방법
JP2008311436A (ja) 2007-06-14 2008-12-25 Tosoh Corp エッチング用組成物及びエッチング方法
KR20090095300A (ko) 2008-03-05 2009-09-09 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20090095327A (ko) 2008-03-05 2009-09-09 세기 리미티드 차량제어시스템 및 방법
KR20110037766A (ko) * 2009-10-07 2011-04-13 테크노세미켐 주식회사 습식 식각용 조성물
US20120289056A1 (en) * 2011-04-20 2012-11-15 Applied Materials, Inc. Selective silicon nitride etch
KR20130042273A (ko) * 2011-10-18 2013-04-26 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
KR20140079267A (ko) * 2012-12-18 2014-06-26 솔브레인 주식회사 식각 조성물, 식각 방법 및 반도체 소자
KR20150050279A (ko) * 2013-10-30 2015-05-08 솔브레인 주식회사 식각 조성물, 식각 방법 및 반도체 소자
KR101539375B1 (ko) * 2014-07-17 2015-07-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101539373B1 (ko) * 2014-07-17 2015-07-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310457A (en) 1992-09-30 1994-05-10 At&T Bell Laboratories Method of integrated circuit fabrication including selective etching of silicon and silicon compounds
JPH06224176A (ja) 1992-09-30 1994-08-12 American Teleph & Telegr Co <Att> シリコン及びシリコン化合物の選択エッチングを含む集積回路作製方法
JPH06349808A (ja) 1993-06-14 1994-12-22 Hitachi Ltd 窒化シリコン膜除去液およびそれを用いた半導体製造装置
KR19990035773A (ko) 1995-07-21 1999-05-25 헬무트 쉬바거, 한스 헤르쪼크 아미노이미다졸 카르복사미드, 및 5-아미노 또는 치환된 아미노1,2,3-트리아졸 염을 사용한 신생물의 치료 및 예방
JPH0945660A (ja) 1995-08-03 1997-02-14 Nisso Eng Kk 熱燐酸によるエッチング方法
KR20020002748A (ko) 2000-06-30 2002-01-10 박종섭 반도체 소자의 실리콘 질화막 식각 방법
JP2008311436A (ja) 2007-06-14 2008-12-25 Tosoh Corp エッチング用組成物及びエッチング方法
KR20090095327A (ko) 2008-03-05 2009-09-09 세기 리미티드 차량제어시스템 및 방법
KR20090095300A (ko) 2008-03-05 2009-09-09 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20110037766A (ko) * 2009-10-07 2011-04-13 테크노세미켐 주식회사 습식 식각용 조성물
US20120289056A1 (en) * 2011-04-20 2012-11-15 Applied Materials, Inc. Selective silicon nitride etch
KR20130042273A (ko) * 2011-10-18 2013-04-26 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
KR20140079267A (ko) * 2012-12-18 2014-06-26 솔브레인 주식회사 식각 조성물, 식각 방법 및 반도체 소자
KR20150050279A (ko) * 2013-10-30 2015-05-08 솔브레인 주식회사 식각 조성물, 식각 방법 및 반도체 소자
KR101539375B1 (ko) * 2014-07-17 2015-07-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101539373B1 (ko) * 2014-07-17 2015-07-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11186771B2 (en) 2017-06-05 2021-11-30 Versum Materials Us, Llc Etching solution for selectively removing silicon nitride during manufacture of a semiconductor device
KR20190024379A (ko) * 2017-08-31 2019-03-08 오씨아이 주식회사 식각 조성물 및 이를 이용한 식각 방법
KR20190030299A (ko) * 2017-09-14 2019-03-22 주식회사 이엔에프테크놀로지 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법
KR20190054570A (ko) * 2017-11-14 2019-05-22 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
KR20190060325A (ko) * 2017-11-24 2019-06-03 동우 화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR20190133565A (ko) * 2018-05-23 2019-12-03 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 식각 방법
KR20200021824A (ko) * 2018-08-21 2020-03-02 동우 화인켐 주식회사 실리콘 질화막 식각 조성물
KR20210066007A (ko) * 2018-11-15 2021-06-04 엔테그리스, 아이엔씨. 질화규소 에칭 조성물 및 방법
KR20200080835A (ko) * 2018-12-27 2020-07-07 에스케이이노베이션 주식회사 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
WO2020179901A1 (ja) * 2019-03-07 2020-09-10 関東化学株式会社 窒化ケイ素エッチング液組成物
JP2020145343A (ja) * 2019-03-07 2020-09-10 関東化学株式会社 窒化ケイ素エッチング液組成物
US11955341B2 (en) 2019-03-11 2024-04-09 Versum Materials Us, Llc Etching solution and method for selectively removing silicon nitride during manufacture of a semiconductor device
US11365351B2 (en) 2019-10-09 2022-06-21 Entegris, Inc. Wet etching composition and method
US11781066B2 (en) 2019-10-09 2023-10-10 Entegris, Inc. Wet etching composition and method
KR20210119639A (ko) * 2020-03-25 2021-10-06 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물

Also Published As

Publication number Publication date
KR102443370B1 (ko) 2022-09-15

Similar Documents

Publication Publication Date Title
KR102443370B1 (ko) 실리콘 질화막 식각액 조성물
TWI684640B (zh) 用於蝕刻含氮化矽基材之組合物及方法
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
US9691629B2 (en) Compositions and methods for the selective removal of silicon nitride
KR20170009240A (ko) 비불소계 실리콘 질화막 식각 조성물
KR20170030774A (ko) 비인산계 실리콘 질화막 식각 조성물
US11955341B2 (en) Etching solution and method for selectively removing silicon nitride during manufacture of a semiconductor device
KR102283745B1 (ko) 반도체 소자의 제조 동안 질화티탄에 비해 질화탄탈을 선택적으로 제거하기 위한 에칭액
KR100742069B1 (ko) 에칭액 및 에칭 방법
KR20190081343A (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20220073813A (ko) 반도체 소자의 제조 중 질화규소를 선택적으로 제거하기 위한 에칭 조성물 및 방법
KR20180109746A (ko) 실리콘 질화막 식각 조성물
KR102484977B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102008884B1 (ko) 실리콘계 화합물막 식각액 조성물
KR20090012953A (ko) 반도체 소자용 식각액 및 이를 이용한 제조 방법
KR102629576B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
US20220228062A1 (en) Etching Composition And Method For Selectively Removing Silicon Nitride During Manufacture Of A Semiconductor Device
JP2024520363A (ja) 半導体装置の製造の間に、ケイ素－ゲルマニウム／ケイ素スタックからケイ素－ゲルマニウム合金を選択的に除去するためのエッチング溶液
KR20190054570A (ko) 실리콘 질화막 식각 조성물
KR20180106144A (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
KR102309755B1 (ko) 질화티타늄막 및 텅스텐막 적층체 식각용 조성물 및 이를 이용한 반도체 소자의 식각방법
KR102443313B1 (ko) 실란 화합물을 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102439431B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR20200081011A (ko) 금속막 식각액 조성물 및 이를 사용한 패턴 형성 방법
KR20190099832A (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right