KR20190081343A - 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법 - Google Patents

식각용 조성물 및 이를 이용한 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20190081343A
KR20190081343A KR1020170183806A KR20170183806A KR20190081343A KR 20190081343 A KR20190081343 A KR 20190081343A KR 1020170183806 A KR1020170183806 A KR 1020170183806A KR 20170183806 A KR20170183806 A KR 20170183806A KR 20190081343 A KR20190081343 A KR 20190081343A
Authority
KR
South Korea
Prior art keywords
etching
group
composition
formula
hydrogen
Prior art date
Application number
KR1020170183806A
Other languages
English (en)
Other versions
KR102484988B1 (ko
Inventor
유호성
이준은
장평화
한승현
Original Assignee
오씨아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오씨아이 주식회사 filed Critical 오씨아이 주식회사
Priority to KR1020170183806A priority Critical patent/KR102484988B1/ko
Priority to CN201811547804.8A priority patent/CN110021527B/zh
Publication of KR20190081343A publication Critical patent/KR20190081343A/ko
Application granted granted Critical
Publication of KR102484988B1 publication Critical patent/KR102484988B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)

Abstract

하기 화학식 1로 표시되는 아미노-실록산 화합물 및 용제를 포함하는 식각용 조성물에 관한 것으로 본 발명의 식각용 조성물은 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있으며, 소자 특성에 악영향을 미치는 파티클 발생을 억제하는 효과가 탁월하다.
[화학식 1]

Description

식각용 조성물 및 이를 이용한 반도체 소자의 제조방법 {COMPOSITION FOR ETCHING AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 식각용 조성물, 특히 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있는 고선택비의 식각용 조성물 및 이 식각용 조성물을 이용한 식각 공정을 포함하는 반도체 소자의 제조 방법에 관한 것이다.
반도체 제조 공정에 있어서, 실리콘 산화막(SiO2) 등의 산화막 및 실리콘 질화막(SiNx) 등의 질화막은 대표적인 절연막으로 각각 단독으로, 또는 1층 이상의 막들이 교대로 적층되어 사용된다. 상기 실리콘 질화막은 실리콘 산화막, 폴리 실리콘막, 실리콘 웨이퍼 표면 등과 접촉하는 구조로 CVD (Chemical vapor deposition) 공정을 통해서 증착되며, 이는 건식 식각 및 습식 식각을 통해서 제거되는데, 인산(phosphoric acid)을 이용한 습식 식각이 널리 이용되고 있다.
상기 실리콘 질화막을 제거하기 위한 습식 식각 공정에서는 일반적으로 인산과 탈이온수(deionized water)의 혼합물이 사용되고 있다. 상기 탈이온수는 식각율 감소 및 산화막에 대한 식각 선택성의 변화를 방지하기 위하여 첨가되는 것이나, 공급되는 탈이온수의 양의 미세한 변화에도 질화막 식각 제거 공정에 불량이 발생하는 문제가 있다. 또한, 인산은 강산으로서 부식성을 가지고 있어 취급에 어려움이 있다.
대한민국 등록특허 제 1380487호(실리콘 질화막의 식각 용액)에서는 실리콘 질화막을 선택적으로 식각하는 식각용 조성물에 관한 것으로, 디램(DRAM) 및 낸드플래시 메모리의 STI (Shallow Trench Isolation) 및 게이트 전극 형성 공정 등 반도체 제조 공정에서 사용되는 실리콘 질화막을 선택적으로 식각하는데 습식 식각용 조성물에 대하여 개시하고 있다.
대한민국 공개특허공보 제2015-0045331호(식각액 조성물 및 이를 이용한 금속 패턴 제조방법)에서는 과산화이황산 암모늄, 인산 또는 아인산 화합물, 염소산염계화합물, 질산 또는 술폰산 화합물, 아졸계 화합물, 불소화합물 및 물을 포함하는 식각용 조성물에 대하여 개시하고 있다.
한편, 반도체에서 실리콘 질화막과 실리콘 산화막을 제거하는 방법에 있어서 산화막의 식각률은 낮추고 질화막의 식각률을 높이기 위하여 다각도의 측면에서 연구가 시도되고 있으며, 그 중 하나의 방법으로 식각용 조성물 내에 실리콘 함유 화합물을 식각용 조성물의 첨가제로 사용하고 있다. 그러나, 이러한 실리콘 함유 화합물은 기판에 영향을 줄 수 있는 파티클을 유발함으로써, 오히려 반도체 공정의 안정성 및 신뢰성을 저하시키는 문제점이 있다.
본 발명은 반도체 공정에서 실리콘 산화막에 비해 실리콘 질화막에 대한 식각 선택비가 높은 식각용 조성물을 제공하고자 한다.
또 한편으론, 본 발명은 실리콘 웨이퍼 식각시 실리콘 산화막의 식각 속도를 감소시키는 동시에 산화막에서의 파티클의 응집을 방지가능한 식각용 조성물을 제공하고자 한다.
본 발명은 상기 식각용 조성물을 이용하여 높은 안정성 및 신뢰성을 보장하는 식각 방법을 제공하고자 한다.
본 발명은 하기 화학식 1로 표시되는 아미노-실록산 화합물 및 용제를 포함하는 식각용 조성물을 제공한다.
[화학식 1]
Figure pat00001
상기 식에서, R1은 각각 독립적으로 수소, 할로겐, 하이드록시기, C1-C10 알킬기, C1-C10 알콕시기 및 C1-C10 알킬아미노기로 이루어진 군으로부터 선택되며, R2는 각각 독립적으로 수소, 할로겐, 하이드록시기, C1-C10 알킬기, C1-C10 알콕시기, C1-C10 알킬아미노기 및
Figure pat00002
로 이루어진 군으로부터 선택되며, 상기 R1 및 R2의 적어도 하나는 C1-C10 알킬아미노기이며, R3은 각각 독립적으로 수소, 할로겐, 하이드록시기, C1-C10 알킬기, C1-C10 알콕시기 및 C1-C10 미노알킬기로 이루어진 군으로부터 선택된다.
본 발명의 일 구현예에서, 상기 화학식 1이 하기 화학식 2로 표시될 수 있다.
[화학식 2]
Figure pat00003
상기 식에서,
R1 및 R2는 제1항에서 정의한 바와 동일하고, R4는 각각 독립적으로 수소 또는 C1-C10 알킬기이며, 상기 R4의 적어도 하나는 수소이며, n 및 m은 각각 1 내지 10의 정수이다.
본 발명의 일 구현예에서, 상기 화학식 1이 하기 화학식 3으로 표시될 수 있다.
[화학식 3]
Figure pat00004
상기 식에서, n 및 m은 각각 1 내지 5의 정수이다.
본 발명의 일 구현예에서, 상기 식각용 조성물은 상기 식각용 조성물 전체에 대하여 상기 화학식 1로 표시되는 아미노-실록산 화합물을 200 내지 50000 ppm로 포함할 수 있다.
본 발명의 일 구현예에서, 상기 식각용 조성물은 식각용 조성물 전체에 대하여 불소계 화합물을 0.01 내지 1 중량%로 더 포함할 수 있다.
본 발명은 인산에 상기 화학식 1로 표시되는 화합물을 첨가한 식각용 조성물을 제공함으로써, 실리콘 산화막의 식각 속도를 낮추고 질화막을 선택적으로 제거할 수 있는 식각용 조성물을 제공한다.
본 발명은 실리콘 함유 화합물 포함시 생성될 수 있는 파티클의 발생을 억제하므로써, 파티클에 의해 소자의 특성이 저하되는 것을 방지할 수 있다.
이하, 본 발명의 구현예를 상세히 설명하기로 한다. 다만, 이는 예시로서 제시되는 것으로, 이에 의해 본 발명이 제한되지는 않으며 본 발명은 후술할 청구범위의 범주에 의해 정의될 뿐이다.
본 발명에서 "할로겐"은 불소, 염소, 브롬 또는 요오드이다.
본 발명에서 "알킬기"는 특별한 언급이 없으면, C1-C30의 직쇄 또는 측쇄의 포화 탄화수소에서 유래되는 1가의 치환기를 의미한다. 이의 예로는 메틸, 에틸, 프로필, 이소부틸, 이소프로필, tert-부틸, sec-부틸, 펜틸, 헥실 등을 들 수 있으나, 이에 한정되지는 않는다.
본 발명에서 "알콕시"는 R'O-로 표시되는 1가의 치환기로, 상기 R'는 C1-C30의 알킬기를 의미하며, 직쇄(linear), 측쇄(branched) 또는 사이클릭(cyclic) 구조를 포함할 수 있다. 알킬옥시의 예로는 메톡시, 에톡시, n-프로폭시, 1-프로폭시, t-부톡시, n-부톡시, 펜톡시 등을 들 수 있으나, 이에 한정되지는 않는다.
본 발명에서 "알킬아미노기"는 알킬기로 치환된 아미노기를 의미한다.
본 발명은 하기 화학식 1로 표시되는 아미노-실록산 화합물 및 용제를 포함하는 식각용 조성물을 제공한다.
[화학식 1]
Figure pat00005
상기 식에서, R1은 각각 독립적으로 수소, 할로겐, 하이드록시기, C1-C10 알킬기, C1-C10 알콕시기 및 C1-C10 알킬아미노기로 이루어진 군으로부터 선택되며, R2는 각각 독립적으로 수소, 할로겐, 하이드록시기, C1-C10 알킬기, C1-C10 알콕시기, C1-C10 알킬아미노기 및
Figure pat00006
로 이루어진 군으로부터 선택되며, 상기 R1 및 R2의 적어도 하나는 C1-C10 알킬아미노기이다.
상기 R3은 각각 독립적으로 수소, 할로겐, 하이드록시기, C1-C10 알킬기, C1-C10 알콕시기 및 C1-C10 미노알킬기로 이루어진 군으로부터 선택된다.
상기 화학식 1로 표시되는 아미노-실록산 화합물은 실리콘 산화막에 대한 식각율을 최소화 하고, 실리콘 질화막을 실리콘 산화막의 식각 속도 이상으로 빠르게 제거하여 선택적으로 실리콘 질화막을 제거한다. 더욱이, 상기 화학식 1로 표시되는 아미노-실록산 화합물은 식각 공정에 이후의 공정에 영향을 줄 수 있는 파티클이 석출되거나, 웨이퍼 상에 잔존하는 것을 방지함으로써, 고온에서 사용되는 인산 식각 공정의 안정성 및 신뢰성을 부여할 수 있다.
본 발명의 바람직한 일 구현예에 있어서, 상기 화학식 1이 하기 화학식 2로 표시될 수 있다.
[화학식 2]
Figure pat00007
상기 식에서, R1 및 R2는 전술한 바와 동일하고, R4는 각각 독립적으로 수소 또는 C1-C10 알킬기이며, 상기 R4의 적어도 하나는 수소이며, n 및 m은 각각 1 내지 10의 정수이다.
본 발명의 바람직한 일 구현예에 있어서, 상기 화학식 1이 하기 화학식 3으로 표시될 수 있다.
[화학식 3]
Figure pat00008
상기 식에서, n 및 m은 각각 1 내지 5의 정수이다.
상기 화학식 3은 보다 바람직하게, 1,3-비스(3-아미노프로필)테트라메틸디실록산일 수 있다.
본 발명의 바람직한 일 구현예에 있어서, 하기 화학식 1로 표시되는 아미노-실록산 화합물은 식각용 조성물의 전체 중량에 대해서 200 내지 50000 ppm으로 포함될 수 있으며, 더욱 바람직하게는 1000 내지 20000 ppm으로 포함된다.
본 발명에 따른 하기 화학식 1로 표시되는 아미노-실록산 화합물의 함량이 너무 낮은 경우에는, 실리콘 산화막 및 실리콘 질화막의 식각이 동시에 일어나며 공정에 적합한 수준의 실리콘 산화막 식각속도 수준의 결과를 얻을 수 없으며, 반대로 아미노-실록산 화합물의 함량이 너무 높은 경우에는, 실리콘 질화막의 식각속도와 실리콘 산화막의 식각 속도가 함께 줄어들어 선택비의 차가 줄어드나, 본 발명에 따른 하기 화학식 1로 표시되는 아미노-실록산 화합물의 함량이 상기의 범위에 포함하는 경우 실리콘 산화막에 대한 실리콘 질화막의 식각 속도가 높게 유지될 수 있다.
본 발명에 따른 식각용 조성물을 사용하여 산화막을 식각하는 경우, 종래 실리콘 함유 화합물, 예를 들면 규산 및 규산염을 첨가하는 방법에서 발생되는 파티클이 형성되지 않으며, 높은 선택비로 실리콘 질화막을 식각할 수 있다.
본 발명의 다른 구현예에 있어서, 상기 식각용 조성물은 식각용 조성물의 전체 중량에 대해서 불소계 화합물을 추가적으로 포함할 수 있다. 또한, 상기 불소계 화합물은 0.01 내지 1 중량%, 바람직하게는 0.1 내지 0.5 중량%로 포함될 수 있으며, 상기 불소계 화합물은 예를 들어 불화수소, 불화암모늄, 불화수소암모늄 등일 수 있으나 이에 제한되지 않는다.
본 발명의 또 다른 구현예는 전술한 식각용 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법을 제공할 수 있다.
일 구현예로서, 본 발명의 식각용 조성물은 식각하고자 하는 실리콘 질화막에 도포 하기 전에 100 내지 180℃로 예열한 뒤 사용될 수 있으며, 실리콘 질화막층과 실리콘 산화막층이 교차하여 적층하거나, 혼재하여 사용될 경우 실리콘 질화막의 완전한 제거를 위해 추가 시간 공정을 진행하여도 실리콘 산화막에는 식각의 효과가 거의 없어 우수한 실리콘 질화막 제거 효과를 얻을 수 있다.
본 발명의 식각용 조성물을 이용하여 식각을 실시하는 경우, 산화막의 식각 속도를 낮춤으로써, 상기 산화막에 대한 질화막의 선택비가 5 내지 30으로 높다.
이하, 실시예에 의해 본 발명을 보다 상세히 설명하나, 이는 발명의 구성 및 효과를 이해시키기 위한 것일 뿐, 본 발명의 범위를 제한하고자 하는 것은 아니다.
실시예 : 식각용 조성물의 제조
실시예 1:
농도 85%인 인산 수용액에 1,3-비스(3-아미노프로필)테트라메틸디실록산을 2,000ppm농도로 80 oC에서 3시간 동안 교반하여 식각용 조성물을 제조하였다.
비교예 1:
농도 85%인 인산 수용액을 식각용 조성물로 준비하였다.
비교예 2:
농도 85%인 인산 수용액에 트리메틸실라놀(trimethylsilanol)을 2,000ppm농도로 첨가하여, 80oC에서 30분 동안 교반하여 식각용 조성물을 제조하였다.
Figure pat00009
트리메틸실라놀(trimethylsilanol)
비교예 3:
농도 85%인 인산 수용액에 하기 화학식으로 표시되는 화합물을 2,000ppm농도로 첨가하여, 80oC에서 30분 동안 교반하여 식각용 조성물을 제조하였다.
Figure pat00010
3-(1,1,3,3,3-펜타메틸디실록사닐)프로판-1-아민
특성 평가
선택비 측정
실시예 및 비교예 1 내지 3에서 준비한 식각용 조성물을 각각 160 내지 180 ℃로 가열한 뒤, ALD SiOx에 대해 식각을 실시하였고, 박막 두께 측정 장비인 엘립소미터(NANO VIEW, SEMG-1000)를 이용하여 산화막에 대한 식각률 (etching rate, E/R)을 측정하였다. 하기 표 1에 기재된 식각률은 상기 방법으로 5회 측정하여, 평균된 식각률이다.
막질 식각전 두께 식각후 두께 E/R
실시예 1 ALD siox 503.44 497.66 5.78
비교예 1 ALD siox 501.94 481.40 20.54
비교예 2 ALD siox 502.44 486.67 15.77
비교예 3 ALD siox 500.38 490.27 10.11
실시예 1은 비교예 1 내지 3에 비해, 산화막의 식각 속도가 상당히 낮음을 확인하였다.
비교예 2의 트리메틸실라놀(trimethylsilanol)은 끓는점이 낮아 식각용 조성물을 사용하기 전에 예열하는 공정에서부터 인산 수용액 내의 트리메틸실라놀(trimethylsilanol)의 농도가 급격하게 감소하게 됨에 따라 산화막의 식각 속도의 제어가 어려워지게 되었다.
비교예 3의 상기 실리콘 함유 화합물은 식각용 조성물을 가열하게 됨에 따라, 트리메틸실라놀과 (3-아미노프로필)(디메틸)실라놀로 가수분해됨으로써, 비교예 1과 동일한 이유로 산화막의 식각 속도의 제어가 어려워지게 되었다.
[ 파티클 형성 관측]
전술한 방법에 따라 실시예 및 비교예에 따라 제조된 식각용 조성물을 이용하여 식각을 진행하하고, 식각 후 생성된 파티클의 사이즈를 PSA (particle size analyzer)로 이용하여 측정, 200 ㎛ 초과 및 10 ㎛ 미만의 파티클의 생성 여부 및 그의 입자크기를 측정하여, 하기 표 2에 결과값을 나타내었다.
200 초과 파티클 200 미만 파티클
실시예 1 - <0.01 μm
비교예 1 210, 310 μm 15, 87, 185 μm
비교예 2 - <0.5 μm
비교예 3 - <0.1 μm
상기 표 2에 나타난 바와 같이 본 발명에 따른 하기 화학식 1로 표시되는 아미노-실록산 화합물을 포함한 식각용 조성물의 경우, 실시예 1은 200 초과 파티클이 전혀 발견되지 않았으며 직경이 0.01 μm 미만의 파티클만이 소량 발견됨으로써, 비교예 1 내지 3에 비하여 파티클 발생이 방지되고 궁극적으로 소자에 부정적인 영향을 미칠 수 있는 요소를 제거하였다. 됨을 확인할 수 있다.

Claims (8)

  1. 하기 화학식 1로 표시되는 아미노-실록산 화합물 및 용제를 포함하는 식각용 조성물:
    [화학식 1]
    Figure pat00011

    상기 식에서,
    R1은 각각 독립적으로 수소, 할로겐, 하이드록시기, C1-C10 알킬기, C1-C10 알콕시기 및 C1-C10 알킬아미노기로 이루어진 군으로부터 선택되며,
    R2는 각각 독립적으로 수소, 할로겐, 하이드록시기, C1-C10 알킬기, C1-C10 알콕시기, C1-C10 알킬아미노기 및
    Figure pat00012
    로 이루어진 군으로부터 선택되며,
    상기 R1 및 R2의 적어도 하나는 C1-C10 알킬아미노기이며,
    R3은 수소, 할로겐, 하이드록시기, C1-C10 알킬기, C1-C10 알콕시기 및 C1-C10 미노알킬기로 이루어진 군으로부터 선택된다.
  2. 제1항에 있어서,
    상기 화학식 1이 하기 화학식 2로 표시되는 식각용 조성물:
    [화학식 2]
    Figure pat00013

    상기 식에서,
    R1 및 R2는 제1항에서 정의한 바와 동일하고,
    R4는 각각 독립적으로 수소 또는 C1-C10 알킬기이며, 상기 R4의 적어도 하나는 수소이며,
    n 및 m은 각각 1 내지 10의 정수이다.
  3. 제1항에 있어서,
    상기 화학식 1이 하기 화학식 3으로 표시되는 식각용 조성물:
    [화학식 3]
    Figure pat00014

    상기 식에서,
    n 및 m은 각각 1 내지 5의 정수이다.
  4. 제1항에 있어서,
    상기 식각용 조성물 전체에 대하여 상기 화학식 1로 표시되는 아미노-실록산 화합물을 200 내지 50000 ppm로 포함하는 식각용 조성물:
  5. 제1항에 있어서,
    상기 식각용 조성물 전체에 대하여 불소계 화합물을 0.01 내지 1 중량%로 더 포함하는 식각용 조성물.
  6. 제 5 항에 있어서,
    상기 불소계 화합물은 불화수소, 불화암모늄, 불화수소암모늄 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나인 것인 식각용 조성물.
  7. 제 1 항 또는 제 6 항 중 어느 한 항에 따른 식각용 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법.
  8. 제 7 항에 있어서,
    상기 식각 공정은 산화막에 대하여 질화막을 선택적으로 식각하는 것이며,
    상기 식각 공정에 의한 상기 산화막에 대한 질화막의 선택비가 5 내지 30인 반도체 소자의 제조 방법.
KR1020170183806A 2017-12-29 2017-12-29 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법 KR102484988B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170183806A KR102484988B1 (ko) 2017-12-29 2017-12-29 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
CN201811547804.8A CN110021527B (zh) 2017-12-29 2018-12-18 蚀刻用组合物及利用其的半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170183806A KR102484988B1 (ko) 2017-12-29 2017-12-29 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20190081343A true KR20190081343A (ko) 2019-07-09
KR102484988B1 KR102484988B1 (ko) 2023-01-09

Family

ID=67188622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170183806A KR102484988B1 (ko) 2017-12-29 2017-12-29 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Country Status (2)

Country Link
KR (1) KR102484988B1 (ko)
CN (1) CN110021527B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112210378A (zh) * 2019-07-12 2021-01-12 Oci有限公司 氮化硅膜蚀刻溶液及其制备方法
WO2021112932A3 (en) * 2019-08-21 2021-08-12 Entegris, Inc. Improved formulations for high selective silicon nitride etch
US20220228062A1 (en) * 2019-09-30 2022-07-21 Versum Materials Us, Llc Etching Composition And Method For Selectively Removing Silicon Nitride During Manufacture Of A Semiconductor Device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210062347A (ko) * 2019-11-21 2021-05-31 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
CN115011350A (zh) * 2022-07-05 2022-09-06 上海集成电路材料研究院有限公司 一种蚀刻组合物、蚀刻方法及应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130042273A (ko) * 2011-10-18 2013-04-26 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
KR101539375B1 (ko) * 2014-07-17 2015-07-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20170066180A (ko) * 2015-12-04 2017-06-14 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20170130665A (ko) * 2016-05-18 2017-11-29 오씨아이 주식회사 실리콘 기판의 전처리제 및 이를 이용한 실리콘 기판의 식각 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097277B1 (ko) * 2009-10-07 2011-12-22 솔브레인 주식회사 습식 식각용 조성물
KR101320416B1 (ko) * 2011-12-29 2013-10-22 솔브레인 주식회사 식각액 조성물 및 이를 이용한 습식 식각방법
KR101539374B1 (ko) * 2014-07-17 2015-07-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
CN105368452B (zh) * 2014-08-12 2019-02-19 易安爱富科技有限公司 氧化硅层蚀刻液

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130042273A (ko) * 2011-10-18 2013-04-26 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
KR101539375B1 (ko) * 2014-07-17 2015-07-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20170066180A (ko) * 2015-12-04 2017-06-14 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20170130665A (ko) * 2016-05-18 2017-11-29 오씨아이 주식회사 실리콘 기판의 전처리제 및 이를 이용한 실리콘 기판의 식각 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112210378A (zh) * 2019-07-12 2021-01-12 Oci有限公司 氮化硅膜蚀刻溶液及其制备方法
CN112210378B (zh) * 2019-07-12 2024-04-12 Oci有限公司 氮化硅膜蚀刻溶液及其制备方法
WO2021112932A3 (en) * 2019-08-21 2021-08-12 Entegris, Inc. Improved formulations for high selective silicon nitride etch
US11421157B2 (en) 2019-08-21 2022-08-23 Entegris, Inc. Formulations for high selective silicon nitride etch
US20220228062A1 (en) * 2019-09-30 2022-07-21 Versum Materials Us, Llc Etching Composition And Method For Selectively Removing Silicon Nitride During Manufacture Of A Semiconductor Device

Also Published As

Publication number Publication date
CN110021527B (zh) 2024-03-15
KR102484988B1 (ko) 2023-01-09
CN110021527A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
CN109207151B (zh) 蚀刻组合物及利用其的蚀刻方法
KR20190081343A (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
US10651045B2 (en) Compositions and methods for etching silicon nitride-containing substrates
KR101320416B1 (ko) 식각액 조성물 및 이를 이용한 습식 식각방법
KR101907637B1 (ko) 실리콘질화막의 고선택비 식각 조성물
TWI828746B (zh) 氮化矽膜蝕刻組合物及利用該組合物的方法
KR102311335B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR20120077676A (ko) 실리콘 질화막 식각액 조성물
EP3787008B1 (en) Aqueous composition and cleaning method using same
JP2022520655A (ja) シリコン窒化膜エッチング組成物
KR102484977B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
CN110028971B (zh) 蚀刻组合物及利用其的蚀刻方法
KR102276085B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
CN114395395B (zh) 具有高选择比的氮化硅蚀刻液及其制备方法和应用
KR102464161B1 (ko) 실리콘 질화막 식각 조성물
CN114989827A (zh) 含硅氧烷类化合物的氮化硅蚀刻液及其制备方法和应用
KR20190030299A (ko) 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법
KR102439431B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102629576B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102378930B1 (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
KR102457243B1 (ko) 실리콘 질화막 식각 조성물
KR102282702B1 (ko) 식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
KR102278765B1 (ko) 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법
KR102629575B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant