CN109207151B - 蚀刻组合物及利用其的蚀刻方法 - Google Patents

蚀刻组合物及利用其的蚀刻方法 Download PDF

Info

Publication number
CN109207151B
CN109207151B CN201810730527.8A CN201810730527A CN109207151B CN 109207151 B CN109207151 B CN 109207151B CN 201810730527 A CN201810730527 A CN 201810730527A CN 109207151 B CN109207151 B CN 109207151B
Authority
CN
China
Prior art keywords
etching
group
etching composition
alkyl
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810730527.8A
Other languages
English (en)
Other versions
CN109207151A (zh
Inventor
柳灏成
李浚银
张平和
金容逸
朴镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OCI Holdings Co Ltd
Original Assignee
OCI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OCI Co Ltd filed Critical OCI Co Ltd
Publication of CN109207151A publication Critical patent/CN109207151A/zh
Application granted granted Critical
Publication of CN109207151B publication Critical patent/CN109207151B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及蚀刻组合物及利用其的蚀刻方法。本发明涉及蚀刻组合物、蚀刻方法及利用其的半导体器件的制造方法,更详细地涉及包含使氧化膜的蚀刻率最小化并可选择性地去除氮化膜的高选择比的化合物的蚀刻组合物及包括利用该蚀刻组合物的蚀刻工序的半导体器件的制造方法:化学式1:
Figure DDA0001720751930000011
在所述化学式1中,n为0至4的整数,R1至R3各自独立地选自由氢、卤素、羟基、C1~C10的烷基及C3~C10的环烷基组成的组中,R1至R3中的一种以上为羟基,R4选自由氢、卤素、C1~C10的烷基及C3~C10的环烷基组成的组中,X1为‑(C(R5)(R6))m‑,m为0至3,R5及R6各自独立地选自由氢、C1~C10的烷基及C3~C10的环烷基组成的组中。

Description

蚀刻组合物及利用其的蚀刻方法
技术领域
本发明涉及蚀刻组合物及利用其的蚀刻方法,更详细地涉及包含使氧化膜的蚀刻率最小化并可选择性地去除氮化膜的高选择比的化合物的蚀刻组合物及利用该蚀刻组合物的半导体器件的蚀刻方法。
背景技术
在半导体制造工序中,氧化硅膜(SiO2)等的氧化膜及氮化硅膜(SiNx)等的氮化膜为具有代表性的绝缘膜,分别单独使用或1层以上的多个膜交替层叠使用。所述氮化硅膜为与氧化硅膜、多晶硅膜、硅晶片表面等相接触的结构,通过化学气相沉积(CVD,Chemicalvapor deposition)工序来被沉积,这通过干法蚀刻及湿法蚀刻来去被去除,其中利用磷酸(phosphoric acid)的湿法蚀刻被广为利用。
在用于去除所述氮化硅膜的湿法蚀刻工序中,通常使用磷酸与去离子水(deionized water)的混合物。添加所述去离子水是为了防止蚀刻率的降低及对氧化膜的蚀刻选择性的变化,在所供给的去离子水的量的细微变化中,也存在氮化膜蚀刻去除工序产生不良的问题。并且,磷酸作为强酸具有腐蚀性,因此在使用上存在困难。
为了解决该问题,以往公知有利用磷酸(H3PO4)中包含氢氟酸(HF)或硝酸(HNO3)等的蚀刻组合物来去除氮化膜的技术,但反而存在因氧化膜的蚀刻速度的增加而使氮化膜与氧化膜的蚀刻选择比受到阻碍的问题。
并且,虽然公知有利用三硅烷醇来降低氧化膜的蚀刻速度的技术,但在利用三硅烷醇的情况下,存在蚀刻工序后产生很多颗粒并无法进行磷酸的再利用的问题。
利用三硅烷醇时产生颗粒的原因为磷酸中的多个三硅烷醇组彼此发生反应而变化为si-o-si形态且尺寸变大。此时,该多个组进行规定反应之后产生规定尺寸的颗粒时为佳,但所产生的颗粒尺寸为小至0.05μm且大至大于200μm等多种。这样形成的颗粒沉积在晶片上时,产生不良产品的晶片。
因此,需要有克服提及的所述问题来开发出既可以对氧化硅膜选择性地蚀刻氮化硅膜,还防止颗粒产生的新型组成的蚀刻组合物。
现有技术文献
专利文献
专利文献1:韩国公开专利公报10-2014-0079267
专利文献2:韩国公开专利公报10-2017-0001801
发明内容
本发明的目的在于,提供在半导体工序中对于氮化硅膜的蚀刻选择比比氧化硅膜更高的蚀刻组合物。
本发明的目的在于,提供蚀刻硅片时氮化硅膜的蚀刻速度得以提高的蚀刻组合物。
本发明的目的在于,提供可调节蚀刻后在洗涤晶片的步骤中有可能产生的颗粒的尺寸的蚀刻组合物。
本发明的目的在于,提供利用所述蚀刻组合物的蚀刻方法。
本发明所要解决的技术问题不限定于此,在不脱离本发明的思想及领域的范围内可进行多种扩展。
在本发明一具体例中提供包含磷酸及由以下化学式1表示的化合物的蚀刻组合物:
化学式1:
Figure BDA0001720751920000021
在所述化学式1中,n为0至4的整数,R1至R3各自独立地选自由氢、卤素、羟基、C1~C10的烷基及C3~C10的环烷基组成的组中,R1至R3中的一种以上为羟基,R4选自由氢、卤素、C1~C10的烷基及C3~C10的环烷基组成的组中,X1为-(C(R5)(R6))m-,m为0至3,R5及R6各自独立地选自由氢、C1~C10的烷基及C3~C10的环烷基组成的组中。
本发明另一具体例中提供利用所述蚀刻组合物的蚀刻方法。
本发明提供向磷酸中添加由所述化学式1表示的化合物的蚀刻组合物,从而抑制氧化硅膜的蚀刻并可选择性地蚀刻氮化硅膜。
本发明的蚀刻组合物,高温稳定性优秀,防止颗粒的产生并可提高器件特性。
并且,利用本发明的蚀刻组合物的蚀刻方法可重复使用磷酸,因此可减少工序成本。
具体实施方式
以下,详细说明本发明。
本发明不限定于以下所公开的多个实施例,而可由互不相同的多种形态来实现。
以下所列举的定义为用于叙述本发明而所使用的多种术语的定义。除非另有限定,这些定义仅用于说明特定实施例,而并不是为了限定本发明。
除非特别说明,本发明中的术语“烷基”为衍生自碳数为1个至10个的直链或支链的饱和烃的一价取代基,并且直链或支链烷基在气的主链中具有10个以下(例如,C1-C10的直链,C3-C10的支链),优选地,具有4个以下的碳原子,更优选地,具有3个以下的碳原子。作为烷基的例,具有甲基、乙基、丙基、异丙基、丁基、异丁基、仲丁基、叔丁基、戊基、己基等,但不限定于此。
除非特别说明,本发明中的术语“环烷基”是指衍生自碳数为3个至10个单环或多环非芳香烃的环状的饱和烃。作为这种环烷基的例,具有环丙基、环戊基、环己基、双环[2.1.1]己基、双环[2.2.1]庚基等,但不限定于此。在本发明中,环烷基可在其的环结构中具有3、4、5、6或7个碳原子。
本发明提供包含磷酸及由以下化学式1表示的化合物的蚀刻组合物:
化学式1:
Figure BDA0001720751920000031
在所述化学式1中,n为0至4的整数,R1至R3各自独立地选自由氢、卤素、羟基、C1~C10的烷基及C3~C10的环烷基组成的组中,R1至R3中的一种以上为羟基,R4选自由氢、卤素、C1~C10的烷基及C3~C10的环烷基组成的组中,X1为-(C(R5)(R6))m-,m为0至3,R5及R6各自独立地选自由氢、C1~C10的烷基及C3~C10的环烷基组成的组中。
在本发明一实例中,R1至R3可选自由氢、卤素、羟基及C1~C10的烷基组成的组中,R1至R3中的一种以上可以为羟基,R4可选自由氢、卤素及C1~C5的烷基组成的组中,X1可以为-(C(R5)(R6))m-,m可以为0至1,R5及R6各自独立地为氢或C1~C5的烷基,优选地,R5及R6可各自独立地选自由甲基、乙基、丙基、丁基及戊基组成的组中。
根据本发明一实例,R1至R3可均为羟基。
在本发明一具体例中,由所述化学式1表示的化合物可以为选自由(2-(吡啶-4-基)丙烷-2-基)硅烷三醇、(3-(吡啶-4-基)戊烷-3-基)硅烷三醇、(3,5-二甲基吡啶-4-基)硅烷三醇及(2-(3,5-二甲基吡啶-4-基)丙烷-2-基)硅烷三醇中的一种以上的化合物。
根据本发明一实例,向磷酸中添加由所述化学式1表示的化合物的蚀刻组合物可使氧化膜的蚀刻率最小化并可选择性地去除氮化膜。
进一步具体而言,根据本发明一实例,包含所述化学式1的化合物的蚀刻组合物的氮化硅膜的蚀刻速度为
Figure BDA0001720751920000041
/分钟至
Figure BDA0001720751920000042
/分钟,氧化硅膜的蚀刻速度为
Figure BDA0001720751920000043
/分钟至
Figure BDA0001720751920000044
/分钟。在这种情况下,本发明的氮化硅膜/氧化膜的选择比可具有80以上,因此可使氧化膜的蚀刻率最小化并可选择性地去除氮化膜。
并且,本发明的蚀刻组合物的高温稳定性优秀,可通过防止颗粒的产生可提高器件特性。
在半导体器件工序中,作为晶片表面上的具有代表性的污染物,可例举为颗粒。以往,众所周知的含有硅的蚀刻组合物的蚀刻原理为如下:在具有羟基的含有硅的化合物中,使硅-羟基基团(Si-OH)变成硅-氧-硅(Si-O-Si)形态,由此通过蚀刻形成一种保护膜。在此情况下,可抑制氧化膜的蚀刻,但存在于磷酸中的硅化合物与蚀刻后产生的硅杂质相遇则易于形成颗粒。
为了避免这种问题,本发明的蚀刻组合物可通过在含有硅的化合物中引入体积大的吡啶基团,从而在通过吡啶基团的空间位阻时硅-羟基基团相互键合而变成硅-氧-硅(Si-O-Si)形态的方面上存在困难,由此可抑制颗粒的产生并可显著减小所生成的颗粒的尺寸。
在本发明一具体例中,所述蚀刻组合物可包含0.1重量百分比至3重量百分比的由所述化学式1表示的化合物,优选地,可包含0.15重量百分比至2.5重量百分比,更优选地,可包含0.3重量百分比至1.5重量百分比。
当由所述化学式1表示的化合物的含量小于0.1重量百分比时,存在无法保持高温下的蚀刻工序的稳定性而产生异物的顾虑。并且,当投入了大于3重量百分比的由所述化学式1表示的化合物时,产生制备成本增加以及由于因聚合物而导致粘度提高而使得硅粒子凝聚在晶片上等难以制备蚀刻组合物的问题。
根据本发明一实例,所述组合物可包含80重量百分比至90重量百分比的磷酸及0.1重量百分比至3重量百分比的由化学式1表示的化合物。更优选地,可包含80重量百分比至90重量百分比的所述磷酸,优选地,可包含85重量百分比至90重量百分比,更优选地,可包含87重量百分比至90重量百分比。
当所述蚀刻组合物中包含小于80重量百分比的磷酸时,氮化硅膜的蚀刻速度降低,因此存在氮化膜难以简单去除的顾虑,当包含大于90重量百分比的磷酸时,存在因磷酸浓度过高反而使蚀刻速度降低的顾虑。
因此,当以根据本发明的重量百分比的范围来包含磷酸及由化学式1表示的化合物时,蚀刻组合物在半导体工序中保持适当水平的稳定性,并且可实现氧化硅膜/氮化膜的高选择比及得以提高的氮化硅膜蚀刻速度,因此可进行稳定的蚀刻工序。
在本发明一具体例中,可以为以还包含用于提高蚀刻速度的添加剂作为特征的蚀刻组合物。
所述添加剂是指在本技术领域中通常为了提高蚀刻性能而使用的任意添加剂,其中具有表面活性剂、金属离子螯合剂、防腐剂等。
尤其,当包含用于提高蚀刻速度的添加剂时,在实现高选择比的方面上考虑,包含0.5重量百分比以上的由化学式1表示的所述化合物为优选。
根据本发明的再一实例,本发明的蚀刻组合物可通过如下方法制备。
向磷酸中添加由所述化学式1表示的化合物来制备蚀刻组合物。此时,蚀刻组合物中的由化学式1表示的化合物的浓度为100PPM至20000PPM,优选地,为500PPM至3000PPM。
本发明的另一实例提供利用所制备的所述蚀刻组合物来蚀刻硅薄膜的方法。
本发明一实例提供包括利用所述蚀刻组合物来蚀刻选自由氮化硅膜、氧化硅膜及它们的组合组成的组中的一种的步骤的蚀刻方法。
本发明一实例提供包括利用所述蚀刻组合物来进行的蚀刻工序的半导体器件的制造方法。
在本发明中,所述蚀刻工序为对氧化硅膜选择性地蚀刻氮化硅膜,可以为在140℃至195℃的温度下所进行的半导体器件的制造方法,此外,工序可利用通常所周知的方法,因此省略详细说明。
以下,提出本发明的多个具体实施例。然而,本发明可通过多种不同的形态来实现,并不限定于在此说明的实施例。
实施例
实施例1至4:蚀刻组合物的制备
向磷酸中添加由所述化学式1表示的化合物来制备了蚀刻组合物,使得初始浓度为2000PPM。
根据实施例1至4及比较例1的蚀刻组合物如表1所示。
表1
Figure BDA0001720751920000061
Figure BDA0001720751920000071
物性的测定
使根据所述实施例及比较例制备的蚀刻组合物在165℃温度下对热氧化膜(热SiOX)进行了1分钟蚀刻。
总共经过5次来测定蚀刻比,其平均结果值如下列表2中所示。
表2
Figure BDA0001720751920000072
如所述表2中所示,可知实施例1至4的蚀刻组合物对氧化硅膜的蚀刻比非常低。
反之,可知比较例1的蚀刻组合物对氧化硅膜的蚀刻比高。
蚀刻速度的测定
在不同的蚀刻温度下,放入氮化硅膜基板来蚀刻根据所述实施例及比较例所制备的蚀刻组合物。
在放入蚀刻组合物之前,对氮化硅膜进行了平整化工作,平整化工作以如下方式进行,即,将50质量百分比的氢氟酸稀释成200:1之后放入稀释氢氟酸中浸渍了30秒。
蚀刻速度利用偏振光椭圆率测量仪(Nano-View,SE MG-1000;Ellipsometery)来对氮化硅膜蚀刻300秒之后,通过将两个膜的蚀刻前的厚度及蚀刻后的厚度之差除以蚀刻时间(分钟)来进行了计算。
在下列表3中示出了根据时间的蚀刻速度的结果值。
表3
Figure BDA0001720751920000081
如所述表3中所示,可知实施例1至4的蚀刻组合物的氮化膜的蚀刻速度增加且氧化膜的蚀刻速度被抑制。
这表示根据本发明的蚀刻组合物的高选择比,可在硅蚀刻工序中确认本发明的效果。
颗粒尺寸测定
利用根据所述实施例及比较例制备的蚀刻组合物进行了蚀刻。利用粒度分析器(PSA,particle size analyzer)来测定蚀刻后所生成的颗粒的尺寸,测定了大于200μm且小于10μm的颗粒的生成与否及其的颗粒大小,并将结果值在下列表4中示出。
表4
Figure BDA0001720751920000082
Figure BDA0001720751920000091
如所述表4中所示,实施例1至4的蚀刻组合物的蚀刻后所产生的颗粒的尺寸明显较小,因此可知生成了均匀大小的颗粒。这意味着本发明的蚀刻组合物因空间位阻而抑制颗粒的形成且所形成的颗粒的尺寸也显著减小。
反之,比较例1的蚀刻组合物中发现了大大小小多个颗粒。

Claims (7)

1.一种蚀刻组合物,其特征在于,包含:
磷酸;以及
由以下化学式1表示的化合物:
化学式1:
Figure FDA0002550343390000011
在所述化学式1中,
n为1至4的整数,
R1至R3各自独立地选自由氢、卤素、羟基、C1~C10的烷基及C3~C10的环烷基组成的组中,R1至R3中的一种以上为羟基,
R4选自由卤素、C1~C10的烷基及C3~C10的环烷基组成的组中,
X1为-(C(R5)(R6))m-,
m为0至3,
R5及R6各自独立地选自由氢、C1~C10的烷基及C3~C10的环烷基组成的组中。
2.根据权利要求1所述的蚀刻组合物,其特征在于,
R1至R3选自由氢、卤素、羟基及C1~C10的烷基组成的组中,R1至R3中的一种以上为羟基,
R4选自由卤素及C1~C5的烷基组成的组中,
X1为-(C(R5)(R6))m-,
m为0至1,
R5及R6各自独立地为氢或C1~C5的烷基。
3.根据权利要求2所述的蚀刻组合物,其特征在于,R1至R3均为羟基。
4.根据权利要求3所述的蚀刻组合物,其特征在于,由所述化学式1表示的化合物为选自(3,5-二甲基吡啶-4-基)硅烷三醇及(2-(3,5-二甲基吡啶-4-基)丙烷-2-基)硅烷三醇中的一种以上。
5.根据权利要求1至4中任一项所述的蚀刻组合物,其特征在于,包含80重量百分比至90重量百分比的磷酸及0.1重量百分比至3重量百分比的由化学式1表示的化合物。
6.根据权利要求1至4中任一项所述的蚀刻组合物,其特征在于,还包含用于提高蚀刻速度的添加剂。
7.一种半导体器件的蚀刻方法,其特征在于,包括利用权利要求1至4中任一项所述的蚀刻组合物来对选自由氮化硅膜、氧化硅膜及它们的组合组成的组中的一种进行蚀刻的步骤。
CN201810730527.8A 2017-07-06 2018-07-05 蚀刻组合物及利用其的蚀刻方法 Active CN109207151B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0086140 2017-07-06
KR1020170086140A KR102336865B1 (ko) 2017-07-06 2017-07-06 식각 조성물 및 이를 이용한 식각 방법

Publications (2)

Publication Number Publication Date
CN109207151A CN109207151A (zh) 2019-01-15
CN109207151B true CN109207151B (zh) 2020-09-04

Family

ID=64904066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810730527.8A Active CN109207151B (zh) 2017-07-06 2018-07-05 蚀刻组合物及利用其的蚀刻方法

Country Status (3)

Country Link
US (1) US10640706B2 (zh)
KR (1) KR102336865B1 (zh)
CN (1) CN109207151B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190051656A (ko) * 2017-11-07 2019-05-15 삼성전자주식회사 식각 조성물, 실리콘 질화막의 식각 방법, 및 반도체 소자의 제조 방법
KR102654224B1 (ko) * 2019-01-24 2024-04-04 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물
KR102584616B1 (ko) * 2019-01-28 2023-10-05 오씨아이 주식회사 실리콘 기판 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20200137410A (ko) * 2019-05-30 2020-12-09 에스케이이노베이션 주식회사 식각 조성물, 이를 이용한 절연막 식각 방법 및 반도체 소자의 제조방법, 그리고 신규 화합물
KR20210006642A (ko) * 2019-07-09 2021-01-19 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20210007097A (ko) * 2019-07-10 2021-01-20 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20210007540A (ko) * 2019-07-12 2021-01-20 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이의 제조방법
KR20210016656A (ko) * 2019-08-05 2021-02-17 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20210028447A (ko) * 2019-09-04 2021-03-12 에스케이이노베이션 주식회사 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
EP4041845A4 (en) * 2019-10-09 2023-11-22 Entegris, Inc. WET ETCH COMPOSITION AND METHOD
KR20210052822A (ko) * 2019-11-01 2021-05-11 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180579A (zh) * 2005-05-24 2008-05-14 日产化学工业株式会社 含有聚硅烷化合物的形成光刻用下层膜的组合物
CN105273718A (zh) * 2014-07-17 2016-01-27 秀博瑞殷株式公社 蚀刻用组合物
KR20170066183A (ko) * 2015-12-04 2017-06-14 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101782329B1 (ko) * 2011-10-18 2017-09-28 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
US8728345B2 (en) * 2011-12-19 2014-05-20 Momentive Performance Materials Inc. Epoxy-containing polysiloxane oligomer compositions, process for making same and uses thereof
KR101380487B1 (ko) * 2012-05-09 2014-04-01 오씨아이 주식회사 실리콘 질화막의 에칭 용액
KR102365046B1 (ko) 2012-12-18 2022-02-21 솔브레인 주식회사 식각 조성물, 식각 방법 및 반도체 소자
WO2014178426A1 (ja) * 2013-05-02 2014-11-06 富士フイルム株式会社 エッチング方法、これに用いるエッチング液およびエッチング液のキット、ならびに半導体基板製品の製造方法
JP2016162983A (ja) 2015-03-04 2016-09-05 ダイキン工業株式会社 エッチング処理用組成物及びエッチング処理方法
US9505952B2 (en) * 2015-03-05 2016-11-29 Cabot Microelectronics Corporation Polishing composition containing ceria abrasive
KR101728951B1 (ko) 2015-06-25 2017-04-21 오씨아이 주식회사 실리콘 질화막 식각 용액
KR20170030774A (ko) * 2015-09-10 2017-03-20 동우 화인켐 주식회사 비인산계 실리콘 질화막 식각 조성물
US10167425B2 (en) * 2016-05-04 2019-01-01 Oci Company Ltd. Etching solution capable of suppressing particle appearance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180579A (zh) * 2005-05-24 2008-05-14 日产化学工业株式会社 含有聚硅烷化合物的形成光刻用下层膜的组合物
CN105273718A (zh) * 2014-07-17 2016-01-27 秀博瑞殷株式公社 蚀刻用组合物
KR20170066183A (ko) * 2015-12-04 2017-06-14 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
CN109207151A (zh) 2019-01-15
US20190010398A1 (en) 2019-01-10
KR102336865B1 (ko) 2021-12-09
US10640706B2 (en) 2020-05-05
KR20190005460A (ko) 2019-01-16

Similar Documents

Publication Publication Date Title
CN109207151B (zh) 蚀刻组合物及利用其的蚀刻方法
CN113817471B (zh) 用于蚀刻含氮化硅衬底的组合物及方法
KR102311335B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
KR102484988B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
CN109913221B (zh) 氮化硅膜的蚀刻组合物
CN109841511B (zh) 绝缘层蚀刻剂组合物和使用其形成图案的方法
CN111471462B (zh) 硅氮化膜蚀刻液组合物
WO2020185762A1 (en) Etching solution and method for selectively removing silicon nitride during manufacture of a semiconductor device
CN114395395B (zh) 具有高选择比的氮化硅蚀刻液及其制备方法和应用
CN109216187B (zh) 蚀刻组合物、蚀刻方法及利用其的半导体器件的制造方法
KR20220073813A (ko) 반도체 소자의 제조 중 질화규소를 선택적으로 제거하기 위한 에칭 조성물 및 방법
CN110028971B (zh) 蚀刻组合物及利用其的蚀刻方法
KR102484977B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102276085B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
CN114989827A (zh) 含硅氧烷类化合物的氮化硅蚀刻液及其制备方法和应用
KR102439431B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR20180106144A (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
KR102443313B1 (ko) 실란 화합물을 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102282702B1 (ko) 식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
KR102278765B1 (ko) 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법
KR102378930B1 (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
KR102457243B1 (ko) 실리콘 질화막 식각 조성물
KR20220106043A (ko) 확산제 조성물, 및 반도체 기판의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant