KR20190005460A - 식각 조성물 및 이를 이용한 식각 방법 - Google Patents

식각 조성물 및 이를 이용한 식각 방법 Download PDF

Info

Publication number
KR20190005460A
KR20190005460A KR1020170086140A KR20170086140A KR20190005460A KR 20190005460 A KR20190005460 A KR 20190005460A KR 1020170086140 A KR1020170086140 A KR 1020170086140A KR 20170086140 A KR20170086140 A KR 20170086140A KR 20190005460 A KR20190005460 A KR 20190005460A
Authority
KR
South Korea
Prior art keywords
etching
group
present
hydrogen
phosphoric acid
Prior art date
Application number
KR1020170086140A
Other languages
English (en)
Other versions
KR102336865B1 (ko
Inventor
장평화
유호성
이준은
김용일
박진
Original Assignee
오씨아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오씨아이 주식회사 filed Critical 오씨아이 주식회사
Priority to KR1020170086140A priority Critical patent/KR102336865B1/ko
Priority to US16/026,169 priority patent/US10640706B2/en
Priority to CN201810730527.8A priority patent/CN109207151B/zh
Publication of KR20190005460A publication Critical patent/KR20190005460A/ko
Application granted granted Critical
Publication of KR102336865B1 publication Critical patent/KR102336865B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이며, 보다 상세하게는 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있는 고선택비의 화합물을 포함하는 식각 조성물 및 이 식각 조성물을 이용한 식각 공정을 포함하는 반도체 소자의 제조 방법에 관한 것이다.
[화학식 1]
Figure pat00009

상기 화학식 1에서,
n은 0 내지 4의 정수이고,
R1 내지 R3는 각각 독립적으로 수소, 할로겐, 히드록시기, C1~C10의 알킬기 및 C3~C10의 시클로알킬기로 이루어진 군에서 선택되고, R1 내지 R3 중 하나 이상이 히드록시기이며,
R4는 수소, 할로겐, C1~C10의 알킬기 및 C3~C10의 시클로알킬기로 이루어진 군에서 선택되고,
X1은 -(C(R5)(R6))m-이고,
m은 0 내지 3이며,
R5 및 R6은 각각 독립적으로 수소, C1~C10의 알킬기 및 C3~C10의 시클로알킬기로 이루어진 군에서 선택된다.

Description

식각 조성물 및 이를 이용한 식각 방법 {ETCHING COMPOSITIONS AND ETCHING METHOD USING THE SAME}
본 발명은 식각 조성물 및 이를 이용한 식각 방법에 관한 것이며, 보다 상세하게는 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있는 고선택비의 화합물을 포함하는 식각 조성물 및 이 식각 조성물을 이용한 반도체 소자의 식각 방법에 관한 것이다.
반도체 제조 공정에 있어서, 실리콘 산화막(SiO2) 등의 산화막 및 실리콘 질화막(SiNx) 등의 질화막은 대표적인 절연막으로 각각 단독으로, 또는 1층 이상의 막들이 교대로 적층되어 사용된다. 상기 실리콘 질화막은 실리콘 산화막, 폴리 실리콘막, 실리콘 웨이퍼 표면 등과 접촉하는 구조로CVD (Chemical vapor deposition) 공정을 통해서 증착되며, 이는 건식 식각 및 습식 식각을 통해서 제거되는데, 인산(phosphoric acid)을 이용한 습식 식각이 널리 이용되고 있다.
상기 실리콘 질화막을 제거하기 위한 습식 식각 공정에서는 일반적으로 인산과 탈이온수(deionized water)의 혼합물이 사용되고 있다. 상기 탈이온수는 식각율 감소 및 산화막에 대한 식각 선택성의 변화를 방지하기 위하여 첨가되는 것이나, 공급되는 탈이온수의 양의 미세한 변화에도 질화막 식각 제거 공정에 불량이 발생하는 문제가 있다. 또한, 인산은 강산으로서 부식성을 가지고 있어 취급에 어려움이 있다.
이를 해결하기 위하여, 종래에는 인산(H3PO4)에 불산(HF) 또는 질산(HNO3) 등을 포함하는 식각 조성물을 이용하여 질화막을 제거하는 기술이 공지되었으나, 오히려 산화막의 식각 속도 증가로 질화막과 산화막의 식각 선택비를 저해시키는 문제가 나타나게 된다.
또한 산화막의 식각 속도를 낮추기 위해 트리실란올을 이용하는 기술이 공지되어 있으나, 트리실란올을 이용할 경우 식각 공정 후 많은 파티클을 발생시키고 인산의 재활용을 불가하게 하는 문제점이 있다.
트리실란올의 이용시 파티클이 생기는 이유는 인산 안에 있는 트리실란올 그룹들이 서로 반응을 하여 si-o-si형태로 변하면서 크기가 커지기 때문이다. 이때 이 그룹들이 일정하게 반응을 하여 파티클 사이즈가 일정하게 나오면 좋겠지만 발생하는 파티클 사이즈는 적게는 0.05㎛에서 크게는 200㎛를 초과하는 등 다양한 사이즈의 파티클이 발생하게 된다. 이렇게 생성된 파티클이 웨이퍼 위에 증착이 되면 웨이퍼의 불량을 일으키게 된다.
따라서, 상기 언급한 문제점을 극복하여 실리콘 산화막에 대해 실리콘 질화막을 선택적으로 식각하면서도, 파티클 발생을 방지하는 새로운 조성의 식각 조성물의 개발이 요구되고 있다.
1. 공개특허공보 10-2014-0079267 2. 공개특허공보 10-2017-0001801
본 발명은 반도체 공정에서 실리콘 산화막에 비해 실리콘 질화막에 대한 식각 선택비가 높은 식각 조성물을 제공하고자 한다.
본 발명은 실리콘 웨이퍼 식각시 실리콘 질화막 식각 속도가 향상된 식각 조성물을 제공하고자 한다.
본 발명은 식각 후 웨이퍼를 세척하는 단계에서 발생할 수 있는 파티클의 사이즈를 조절하게 하는 식각 조성물을 제공하고자 한다.
본 발명은 상기 식각 조성물을 이용한 식각 방법을 제공하고자 한다.
본 발명이 해결하고자 하는 과제는 이에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.
본 발명의 일 구현예는 인산 및 하기 화학식 1로 표시되는 화합물을 포함하는 식각 조성물을 제공한다.
[화학식 1]
Figure pat00001
상기 화학식 1에서,
n은 0 내지 4의 정수이고,
R1 내지 R3는 각각 독립적으로 수소, 할로겐, 히드록시기, C1~C10의 알킬기 및 C3~C10의 시클로알킬기로 이루어진 군에서 선택되고, R1 내지 R3 중 하나 이상이 히드록시기이며,
R4는 수소, 할로겐, C1~C10의 알킬기 및 C3~C10의 시클로알킬기로 이루어진 군에서 선택되고,
X1은 -(C(R5)(R6))m-이고,
m은 0 내지 3이며,
R5 및 R6은 각각 독립적으로 수소, C1~C10의 알킬기 및 C3~C10의 시클로알킬기로 이루어진 군에서 선택된다.
본 발명의 다른 구현예는 상기 식각 조성물을 이용한 식각 방법을 제공한다.
본 발명은 인산에 상기 화학식 1로 표시되는 화합물을 첨가 한 식각 조성물을 제공함으로써, 실리콘 산화막의 식각을 억제하고 실리콘 질화막을 선택적으로 식각할 수 있다.
본 발명의 식각 조성물은 고온 안정성이 뛰어나고, 파티클 발생을 방지하여 소자 특성을 향상시킬 수 있다.
또한 본 발명의 식각 조성물을 이용한 식각 방법은, 인산의 반복 사용을 가능하게 하여 공정 비용을 감소시킬 수 있다.
이하, 본 발명에 대하여 상세하게 설명하도록 한다.
본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현 가능하다.
아래 열거된 정의는 본 발명을 기술하기 위해 사용된 다양한 용어들의 정의이다. 이들 정의는 달리 제한되지 않는 한, 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다.
본 발명에서의 용어 “알킬”은 특별한 언급이 없는 한 탄소수 1 내지 10개의 직쇄 또는 측쇄의 포화 탄화수소에서 유래되는 1가의 치환기이며, 직쇄 또는 측쇄 알킬기는 이의 주쇄에 10개 이하(예를 들어, C1-C10의 직쇄, C3-C10의 측쇄), 바람직하게는 4개 이하, 보다 바람직하게는 3개 이하의 탄소 원자를 가진다. 알킬의 예로는 메틸, 에틸, 프로필, 이소프로필, 부틸, 이소부틸, sec-부틸, tert-부틸, 펜틸, 헥실 등이 있으나, 이에 한정되지 않는다.
본 발명에서의 용어 "시클로알킬"은 특별한 언급이 없는 한 탄소수 3 내지 10개의 모노사이클릭 또는 폴리사이클릭 비-방향족 탄화수소로부터 유래된 고리형의 포화 탄화수소를 의미한다. 이러한 시클로알킬의 예로는 시클로프로필, 시클로펜틸, 시클로헥실, 바이시클로[2.1.1]헥실, 바이시클로[2.2.1]헵틸 등이 있으나, 이에 한정되지 않는다. 본 발명에서 시클로알킬은 이의 고리 구조에 3,4,5,6 또는 7개의 탄소원자를 가질 수 있다.
본 발명은 인산 및 하기 화학식 1로 표시되는 화합물을 포함하는 식각 조성물을 제공한다.
[화학식 1]
Figure pat00002
상기 화학식 1에서,
n은 0 내지 4의 정수이고, R1 내지 R3는 각각 독립적으로 수소, 할로겐, 히드록시기, C1~C10의 알킬기 및 C3~C10의 시클로알킬기로 이루어진 군에서 선택되고, R1 내지 R3 중 하나 이상이 히드록시기이며, R4는 수소, 할로겐, C1~C10의 알킬기 및 C3~C10의 시클로알킬기로 이루어진 군에서 선택되고, X1은 -(C(R5)(R6))m-이고, m은 0 내지 3이며, R5 및 R6은 각각 독립적으로 수소, C1~C10의 알킬기 및 C3~C10의 시클로알킬기로 이루어진 군에서 선택된다.
본 발명의 일 구현예에서, R1 내지 R3이 수소, 할로겐, 히드록시기 및 C1~C10의 알킬기로 이루어진 군에서 선택되고, R1 내지 R3 중 하나 이상이 히드록시기이며, R4는 수소, 할로겐 및 C1~C5의 알킬기 이루어진 군에서 선택되고, X1은 -(C(R5)(R6))m-이고, m이 0 내지 1이며, R5 및 R6이 각각 독립적으로 수소 또는 C1~C5의 알킬기일 수 있으며, 바람직하게는 R5 및 R6은 각각 독립적으로 메틸기, 에틸기, 프로필기, 부틸기 및 펜틸기 이루어진 군에서 선택될 수 있다.
본 발명의 일 구현예에 따르면, R1 내지 R3 이 모두 히드록시기일 수 있다.
본 발명의 일 구현예에서, 상기 화학식 1 로 표시되는 화합물은 (2-(피리딘-4-일)프로판-2-일)실란트리올, (3-(피리딘-4-일)펜탄-3-일)실란트리올, (3,5-디메틸피리딘-4-일)실란트리올 및 (2-(3,5-디메틸피리딘-4-일)프로판-2-일)실란트리올로부터 선택되는 하나 이상의 화합물일 수 있다.
본 발명의 일 구현예에 따라, 인산에 상기 화학식 1로 표시되는 화합물을 첨가 한 식각 조성물은 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있다.
더욱 구체적으로, 본 발명의 일 구현예 따르면, 상기 화학식 1의 화합물을 포함하는 식각 조성물의 실리콘 질화막의 식각 속도는 70 내지 90 Å/min 이며, 실리콘 산화막의 식각 속도는 0.05 내지 5 Å/min이다. 이 때, 본 발명의 실리콘 질화막/산화막 선택비는 80 이상을 가지게 되어, 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있게 한다.
또한 본 발명의 식각 조성물은 고온 안정성이 뛰어나고, 파티클 발생을 방지하여 소자 특성을 향상시킬 수 있다.
반도체 소자 공정 중 웨이퍼 표면 위의 대표적인 오염물로 파티클을 들 수 있다. 종래 알려져 있는 실리콘을 함유한 식각 조성물의 식각 원리는 히드록시기를 가지는 실리콘 함유 화합물에서 실리콘-히드록시 그룹(Si-OH)을 실리콘-옥시즌-실리콘(Si-O-Si) 형태로 변하게 하여 식각으로부터 일종의 보호막을 형성하게 만드는 것이다. 이 경우 산화막의 식각을 억제할 수 있지만, 인산 안에 있는 실리콘 화합물과 식각 후에 나오는 실리콘 불순물이 만나서 파티클이 쉽게 형성된다.
이러한 문제를 피하기 위하여, 본 발명의 식각 조성물은 실리콘 함유 화합물에서 부피가 큰 피리딘 그룹을 도입함으로써, 피리딘 그룹의 입체장애를 통해 실리콘-히드록시 그룹이 서로 결합하여 실리콘-옥시즌-실리콘(Si-O-Si) 형태로 변하는데 어려움이 생기게 함으로써 파티클 생성을 억제함과 동시에 생성되는 파티클의 사이즈를 현저하게 줄일 수 있다.
본 발명의 일 구현예에서, 상기 식각 조성물은, 상기 화학식 1로 표시되는 화합물을 0.1 내지 3 중량%, 바람직하게는 0.15 내지 2.5 중량%, 더욱 바람직하게는 0.3 내지 1.5 중량%로 포함할 수 있다.
상기 화학식 1로 표시되는 화합물의 함량이 0.1 중량% 미만인 경우, 고온에서 식각 공정의 안정성이 유지되지 않아 이물질 발생의 우려가 있다. 또한, 상기 화학식 1로 표시되는 화합물이 3 중량%를 초과하여 투입되는 경우, 제조 비용의 증가 및 고분자 물질에 의한 점도 상승으로 인해 실리콘 입자들이 웨이퍼 상에 뭉치는 등 식각 조성물 제조가 어려운 문제가 발생한다.
본 발명의 일 구현예에 따르면, 상기 조성물은 인산을 80 내지 90 중량%, 화학식 1로 표시되는 화합물을 0.1 내지 3 중량%로 포함할 수 있다. 더욱 바람직하게는 상기 인산을 80 내지 90 중량%, 바람직하게는 85 내지 90 중량%, 더욱 바람직하게는 87 내지 90 중량%로 포함할 수 있다.
상기 식각 조성물 내 인산을 80 중량% 미만으로 포함하는 경우, 실리콘 질화막 식각 속도가 저하되어 질화막이 용이하게 제거되지 않을 우려가 있으며, 인산을 90 중량%를 초과하여 포함하는 경우, 인산 농도가 너무 높아져 오히려 식각 속도가 줄어들 우려가 있다.
따라서, 본 발명에 따른 중량% 범위로 인산 및 화학식 1로 표시되는 화합물을 포함하는 경우 식각 조성물은 반도체 공정시 적정 수준의 안정성을 유지하면서도 높은 실리콘 산화막/질화막 선택비 및 향상된 실리콘 질화막 식각 속도를 구현할 수 있어 안정적인 식각 공정을 가능하게 한다.
본 발명의 일 구현예에서, 식각 속도 향상을 위한 첨가제가 추가로 포함되는 것을 특징으로 하는, 식각 조성물일 수 있다.
상기 첨가제는 식각 성능을 향상시키기 위하여 당업계에서 통상적으로 사용되는 임의의 첨가제를 말하는데, 계면활성제, 금속 이온 봉쇄제, 부식 방지제 등이 있다.
특히, 식각 속도 향상을 위한 첨가제가 포함되는 경우, 상기 화학식 1로 표시되는 화합물을 0.5 중량% 이상 포함되는 것이 고선택비 구현 측면에서 바람직하다.
본 발명의 다른 구현예에 따르면, 본 발명의 식각 조성물은 다음과 같이 제조할 수 있다.
상기 화학식 1로 표시되는 화합물을 인산에 첨가하여 식각 조성물을 제조한다. 이때 식각 조성물 내의 화학식 1로 표시되는 화합물의 농도는 100PPM 내지 20000PPM 이며, 바람직하게는 500PPM 내지 3000PPM이다.
본 발명의 또 다른 구현예는 상기 제조된 식각 조성물을 이용해서 실리콘 박막을 식각하는 방법을 제공한다.
본 발명의 일 구현예는 상기 식각 조성물을 이용하여 실리콘 질화막, 실리콘 산화막 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 식각하는 단계를 포함하는 식각 방법을 제공한다.
본 발명의 일 구현예는 상기 식각 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법을 제공한다.
본 발명은 상기 식각 공정은 실리콘 산화막에 대하여 실리콘 질화막을 선택적으로 식각하는 것이며, 140 내지 195 ℃ 의 온도에서 수행되는 것인 반도체 소자의 제조 방법 일 수 있으며, 그 외 공정은 통상 알려진 방법을 사용할 수 있으므로 자세한 설명은 생락하도록 한다.
이하에서는 본 발명의 구체적인 실시예들을 제시한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
실시예
실시예 1 내지 4: 식각 조성물의 제조
상기 화학식 1로 표시되는 화합물을 인산에 첨가하여 초기 농도가 2000PPM이 되도록 식각 조성물을 제조하였다.
실시예 1 내지 4 및 비교예 1에 따른 식각 조성물은 [표 1]과 같다.
식각 조성물 화학식 1의 화합물
실시예 1 인산(85중량% 수용액)
+ (2-(피리딘-4-일)프로판-2-일)실란트리올(0.2중량%)
Figure pat00003
실시예 2 인산(85중량% 수용액)
+ (3-(피리딘-4-일)펜탄-3-일)실란트리올 (0.2중량%)
Figure pat00004
실시예 3 인산(85중량% 수용액)
+ (3,5-디메틸피리딘-4-일)실란트리올 (0.2중량%)
Figure pat00005
실시예 4 인산(85중량% 수용액)
+ (2-(3,5-디메틸피리딘-4-일)프로판-2-일)실란트리올(0.2중량%)
Figure pat00006
비교예 1 인산(85중량% 수용액)
+ 메틸실란트리올(0.2중량%)
Figure pat00007
[물성 측정]
상기 실시예 및 비교예에 따라 제조된 식각 조성물을 써머 산화막(써머 SiOX) 에 대해 165 oC에서 1분간 식각하였다.
총 5회에 걸쳐 식각비를 측정하였으며 그 평균 결과값은 하기 [표 2]와 같다.
식각 전 두께 (Å) 식각 후 두께 (Å) 식각비(Å/min)
실시예 1 1041.42 1041.01 0.41
실시예 2 1041.56 1041.06 0.50
실시예 3 1047.19 1046.42 0.77
실시예 4 1043.19 1042.67 0.52
비교예 1 1045.13 1041.55 3.58
상기 [표2]에 나타난 바와 같이, 실시예 1내지 4의 식각 조성물은 실리콘 산화막에 대한 식각비가 매우 낮음을 알 수 있었다.
이에 반해 비교예 1의 식각 조성물은 실리콘 산화막에 대한 식각비가 높은 것을 볼 수 있었다.
[식각 속도 측정]
상기 실시예 및 비교예에 따라 제조된 식각 조성물을 식각 온도를 달리하면서 실리콘 질화막 기판을 넣어 식각을 진행하였다.
실리콘 질화막은 식각 조성물에 넣기 전 평탄화 작업을 진행하였으며, 평탄화작업은 50질량% 불산을 200:1로 희석한 후 희석 불산에 30초간 담가 진행하였다.
식각 속도는 엘립소미트리(Nano-View, SE MG-1000; Ellipsometery)를 이용하여 실리콘 질화막을 300초 동안 식각한 후, 양 막의 식각 전의 두께와 식각 후의 두께의 차이를 식각 시간(분)으로 나누어 산출하였다.
하기 표3에 시간에 따른 식각 속도의 결과값을 나타내었다.
구분 공정온도 (℃) 질화막
식각 속도
(Å/min)
산화막
식각 속도
(Å/min)
선택비
(질화막/ 산화막)
실시예 1 165 72.31 1.05 68.87
73.43 1.15 63.85
실시예 2 165 78.89 1.23 64.13
76.11 1.33 57.22
실시예 3 165 75.19 2.01 37.40
76.67 1.89 40.56
실시예 4 165 80.00 1.12 71.43
81.12 1.08 75.11
비교예 1 165 79.66 0.98 81.29
78.96 1.01 78.19
상기 [표3]에 나타난 바와 같이 실시예 1내지 4의 식각 조성물은 질화막의 식각 속도가 증가하고 산화막의 식각 속도가 억제함을 알 수 있었다.
이는 본 발명에 따른 식각 조성물의 높은 선택비를 나타내는 것으로, 실리콘 식각 공정에서 본 발명의 효과를 확인할 수 있었다.
[파티클 사이즈 측정]
상기 실시예 및 비교예에 따라 제조된 식각 조성물을 이용하여 식각을 진행하였다. 식각 후 생성된 파티클의 사이즈를 PSA (particle size analyzer)로 이용하여 측정, 200 ㎛ 초과 및 10 ㎛ 미만의 파티클의 생성 여부 및 그의 입자 크기를 측정하여, 하기 표4에 결과값을 나타내었다.
구분 200 ㎛ 초과 파티클 10 ㎛ 미만 파티클
실시예 1 발견되지 않음 0.4 ㎛, 1.3 ㎛
실시예 2 발견되지 않음 0.3 ㎛, 1.0 ㎛
실시예 3 발견되지 않음 0.6 ㎛, 1.5 ㎛
실시예 4 발견되지 않음 0.8 ㎛, 1.0 ㎛
비교예 1 다수 발견됨 (203.78㎛, 255.78㎛) 발견되지 않음
상기 [표4]에 나타난 바와 같이 실시예 1내지 4의 식각 조성물은 식각 후 발생한 파티클의 사이즈가 현저히 작고 고른 크기의 파티클이 생성되었음을 알 수 있었다. 이는 본 발명의 식각 조성물이 입체장애로 인해 파티클 형성을 억제하고 형성되는 파티클의 사이즈도 현저히 줄어드는 것을 의미한다.
이에 반해 비교예 1의 식각 조성물은 크고 작은 다량의 파티클이 발견되는 것을 볼 수 있었다.

Claims (7)

  1. 인산; 및
    하기 화학식 1로 표시되는 화합물을 포함하는, 식각 조성물:
    [화학식 1]
    Figure pat00008

    상기 화학식 1에서,
    n은 0 내지 4의 정수이고,
    R1 내지 R3는 각각 독립적으로 수소, 할로겐, 히드록시기, C1~C10의 알킬기 및 C3~C10의 시클로알킬기로 이루어진 군에서 선택되고, R1 내지 R3 중 하나 이상이 히드록시기이며,
    R4는 수소, 할로겐, C1~C10의 알킬기 및 C3~C10의 시클로알킬기로 이루어진 군에서 선택되고,
    X1은 -(C(R5)(R6))m-이고,
    m은 0 내지 3이며,
    R5 및 R6은 각각 독립적으로 수소, C1~C10의 알킬기 및 C3~C10의 시클로알킬기로 이루어진 군에서 선택된다.
  2. 제 1항에 있어서,
    R1 내지 R3이 수소, 할로겐, 히드록시기 및 C1~C10의 알킬기로 이루어진 군에서 선택되고, R1 내지 R3 중 하나 이상이 히드록시기이며,
    R4는 수소, 할로겐 및 C1~C5의 알킬기 이루어진 군에서 선택되고,
    X1은 -(C(R5)(R6))m-이고,
    m이 0 내지 1이며,
    R5 및 R6이 각각 독립적으로 수소 또는 C1~C5의 알킬기인, 식각 조성물.
  3. 제2항에 있어서,
    R1 내지 R3 이 모두 히드록시기인, 식각 조성물.
  4. 제3항에 있어서,
    상기 화학식 1 로 표시되는 화합물이 (2-(피리딘-4-일)프로판-2-일)실란트리올, (3-(피리딘-4-일)펜탄-3-일)실란트리올, (3,5-디메틸피리딘-4-일)실란트리올 및 (2-(3,5-디메틸피리딘-4-일)프로판-2-일)실란트리올로부터 선택되는 하나 이상인, 식각 조성물.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    인산 80 내지 90 중량% 및
    화학식 1 로 표시되는 화합물 0.1 내지 3 중량%를 포함하는, 식각 조성물.
  6. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    식각 속도 향상을 위한 첨가제가 추가로 포함되는 것을 특징으로 하는, 식각 조성물.
  7. 제 1항 내지 제 4항 중 어느 한 항에 따른 식각 조성물을 이용하여 실리콘 질화막, 실리콘 산화막 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 식각하는 단계를 포함하는 반도체 소자의 식각 방법.
KR1020170086140A 2017-07-06 2017-07-06 식각 조성물 및 이를 이용한 식각 방법 KR102336865B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170086140A KR102336865B1 (ko) 2017-07-06 2017-07-06 식각 조성물 및 이를 이용한 식각 방법
US16/026,169 US10640706B2 (en) 2017-07-06 2018-07-03 Etching compositions and method of etching by using the same
CN201810730527.8A CN109207151B (zh) 2017-07-06 2018-07-05 蚀刻组合物及利用其的蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170086140A KR102336865B1 (ko) 2017-07-06 2017-07-06 식각 조성물 및 이를 이용한 식각 방법

Publications (2)

Publication Number Publication Date
KR20190005460A true KR20190005460A (ko) 2019-01-16
KR102336865B1 KR102336865B1 (ko) 2021-12-09

Family

ID=64904066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170086140A KR102336865B1 (ko) 2017-07-06 2017-07-06 식각 조성물 및 이를 이용한 식각 방법

Country Status (3)

Country Link
US (1) US10640706B2 (ko)
KR (1) KR102336865B1 (ko)
CN (1) CN109207151B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190051656A (ko) * 2017-11-07 2019-05-15 삼성전자주식회사 식각 조성물, 실리콘 질화막의 식각 방법, 및 반도체 소자의 제조 방법
KR102654224B1 (ko) * 2019-01-24 2024-04-04 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물
KR102584616B1 (ko) * 2019-01-28 2023-10-05 오씨아이 주식회사 실리콘 기판 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20200137410A (ko) * 2019-05-30 2020-12-09 에스케이이노베이션 주식회사 식각 조성물, 이를 이용한 절연막 식각 방법 및 반도체 소자의 제조방법, 그리고 신규 화합물
KR20210006642A (ko) * 2019-07-09 2021-01-19 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20210007097A (ko) * 2019-07-10 2021-01-20 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20210007540A (ko) * 2019-07-12 2021-01-20 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이의 제조방법
KR102675053B1 (ko) * 2019-08-05 2024-06-12 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20210028447A (ko) * 2019-09-04 2021-03-12 에스케이이노베이션 주식회사 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
CN114667332A (zh) * 2019-10-09 2022-06-24 恩特格里斯公司 湿式蚀刻组合物及方法
KR20210052822A (ko) * 2019-11-01 2021-05-11 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130042273A (ko) * 2011-10-18 2013-04-26 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
KR20130125561A (ko) * 2012-05-09 2013-11-19 오씨아이 주식회사 실리콘 질화막의 에칭 용액
KR20140079267A (ko) 2012-12-18 2014-06-26 솔브레인 주식회사 식각 조성물, 식각 방법 및 반도체 소자
CN105936823A (zh) * 2015-03-04 2016-09-14 大金工业株式会社 蚀刻处理用组合物和蚀刻处理方法
KR20170001801A (ko) 2015-06-25 2017-01-05 오씨아이 주식회사 실리콘 질화막 식각 용액
KR20170030774A (ko) * 2015-09-10 2017-03-20 동우 화인켐 주식회사 비인산계 실리콘 질화막 식각 조성물

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5062420B2 (ja) * 2005-05-24 2012-10-31 日産化学工業株式会社 ポリシラン化合物を含むリソグラフィー用下層膜形成組成物
US8728345B2 (en) * 2011-12-19 2014-05-20 Momentive Performance Materials Inc. Epoxy-containing polysiloxane oligomer compositions, process for making same and uses thereof
KR101790090B1 (ko) * 2013-05-02 2017-10-25 후지필름 가부시키가이샤 에칭 방법, 이에 이용하는 에칭액 및 에칭액의 키트, 및 반도체 기판 제품의 제조 방법
US9868902B2 (en) * 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
US9505952B2 (en) * 2015-03-05 2016-11-29 Cabot Microelectronics Corporation Polishing composition containing ceria abrasive
KR102545802B1 (ko) * 2015-12-04 2023-06-21 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
US10167425B2 (en) * 2016-05-04 2019-01-01 Oci Company Ltd. Etching solution capable of suppressing particle appearance

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130042273A (ko) * 2011-10-18 2013-04-26 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
KR20130125561A (ko) * 2012-05-09 2013-11-19 오씨아이 주식회사 실리콘 질화막의 에칭 용액
KR20140079267A (ko) 2012-12-18 2014-06-26 솔브레인 주식회사 식각 조성물, 식각 방법 및 반도체 소자
CN105936823A (zh) * 2015-03-04 2016-09-14 大金工业株式会社 蚀刻处理用组合物和蚀刻处理方法
KR20170001801A (ko) 2015-06-25 2017-01-05 오씨아이 주식회사 실리콘 질화막 식각 용액
KR20170030774A (ko) * 2015-09-10 2017-03-20 동우 화인켐 주식회사 비인산계 실리콘 질화막 식각 조성물

Also Published As

Publication number Publication date
CN109207151B (zh) 2020-09-04
KR102336865B1 (ko) 2021-12-09
US20190010398A1 (en) 2019-01-10
US10640706B2 (en) 2020-05-05
CN109207151A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
KR102336865B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
KR102365046B1 (ko) 식각 조성물, 식각 방법 및 반도체 소자
KR102311335B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102484988B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101320416B1 (ko) 식각액 조성물 및 이를 이용한 습식 식각방법
TW201920615A (zh) 用於蝕刻含氮化矽基材之組合物及方法
KR101907637B1 (ko) 실리콘질화막의 고선택비 식각 조성물
KR101391605B1 (ko) 실리콘 질화막 식각액 조성물
KR20190096785A (ko) 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR20120031148A (ko) 가변형 유전체 연마 선택성을 갖는 슬러리 조성물 및 기판의 연마방법
KR102276085B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
CN109216187B (zh) 蚀刻组合物、蚀刻方法及利用其的半导体器件的制造方法
KR102484977B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR20180106144A (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
CN110028971B (zh) 蚀刻组合物及利用其的蚀刻方法
KR20200071644A (ko) 반도체용 고선택비 식각액
KR102071599B1 (ko) 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR102439431B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102311328B1 (ko) 실리콘 질화막 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
KR102260743B1 (ko) 실리콘 질화막 식각 조성물
KR102443313B1 (ko) 실란 화합물을 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102282702B1 (ko) 식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
KR20210007574A (ko) 실리콘 질화막 식각액
KR102378930B1 (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right