KR20210007574A - 실리콘 질화막 식각액 - Google Patents

실리콘 질화막 식각액 Download PDF

Info

Publication number
KR20210007574A
KR20210007574A KR1020190084279A KR20190084279A KR20210007574A KR 20210007574 A KR20210007574 A KR 20210007574A KR 1020190084279 A KR1020190084279 A KR 1020190084279A KR 20190084279 A KR20190084279 A KR 20190084279A KR 20210007574 A KR20210007574 A KR 20210007574A
Authority
KR
South Korea
Prior art keywords
peroxide
high selectivity
group
semiconductor
silane
Prior art date
Application number
KR1020190084279A
Other languages
English (en)
Inventor
한재희
정경진
윤영록
Original Assignee
주식회사 케이씨텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이씨텍 filed Critical 주식회사 케이씨텍
Priority to KR1020190084279A priority Critical patent/KR20210007574A/ko
Publication of KR20210007574A publication Critical patent/KR20210007574A/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체용 고선택비 식각액에 관한 것으로서, 더욱 자세하게는 무기산; 실란 계열 조절제; 및 과산화물(Peroxide) 보조제;를 포함하는, 반도체용 고선택비 식각액에 관한 것이다.

Description

실리콘 질화막 식각액{ETCHANT FOR SILICON NITRIDE FILM}
본 발명은 고효율을 갖는 실리콘 질화막 식각액에 관한 것이다.
반도체 장치의 제조에 있어서, 기판 상에 실리콘 산화막, 실리콘 질화막과 같은 다양한 절연막들이 적층될 수 있다. 상기 반도체 장치에 포함되는 다양한 패턴 형성의 필요에 따라, 상기 실리콘 질화막의 선택적 식각 공정의 필요성이 대두되고 있다.
습식 식각 공정을 통해 실리콘 질화막을 식각하는 경우, 산 성분을 갖는 식각 조성물을 사용할 수 있으며, 상기 식각 조성물은 산화막과 같은 절연막 구조물을 손상시키지 않으면서 상기 도전막에 대해 높은 선택비를 가져야 하고, 상기 식각 공정이 수행되는 동안 균일한 식각 특성이 유지되는 것이 필요한데, 식각 공정이 진행됨에 따라, 식각 속도가 저하되고 실리콘 산화막 대비 실리콘 질화막의 선택비도 함께 감소할 수 있다.
기존에 사용되던 실리콘 질화막/산화막 선택비 조절 기술은, 식각액에 silicate 계열 화합물을 용해시켜 실리콘 농도를 상승시킴으로 산화막의 식각 능력을 감소시키는 방법, silane 계열의 화합물을 첨가하여 산화막 표면을 보호하여 식각 억제 효과를 얻는 방법, 크게 두 가지가 있었는데, 전자의 경우 식각 공정 중 식각액 내 실리콘 농도의 상승으로 실리콘 화합물의 파티클 발생 및 산화막 표면의 이상성장에 취약한 단점을 가지고 있으며, 후자의 경우 파티클 발생 및, 이상성장 발생에는 유리하지만, silane 계열 화합물 사용 전, 사전반응이 필요하거나, 식각 억제 효과가 낮아 1000 : 1 이상의 고선택비 구현이 어려운 경우가 많았다.
또한, 불소 화합물을 포함하는 식각액을 사용하면 상기와 같은 실리콘계 성막이나 유리기판의 식각이 야기되는 것뿐 아니라, 판넬 제조공정 중 불량 발생 시 유리기판의 재사용이 제한된다는 문제점이 있다. 예를 들면, 한국 공개 특허공보 제10-2005-0003163에서는 인산 및 불산을 포함하는 반도체 소자의 질화막 식각액을 개시하고 있다. 그러나 불산이 식각액에 포함되는 경우 실리콘 산화막도 함께 제거되어 산화막 대비 질화막의 충분한 식각 선택비가 확보되기 어렵다.
식각액 내 실리콘 농도를 최소화함으로써, 식각액 사용 중 용액 내 실리콘 농도의 상승으로 인한, 실리콘 화합물 파티클 발생이나, 실리콘 산화막 식각 속도 감소 현상을 완화시키고자 하는 연구가 계속되고 있다.
또한, 금속막 및 금속 질화막과 같은 서로 다른 도전막들을 동시에 식각하는 경우 특정 도전막에 대해 식각 속도가 저하됨이 없이 일정한 식각 속도가 유지될 수 있으면서도, 산화막 대비 질화막에 대한 식각 선택비를 극대화시킬 수 있는 식각액에 대한 필요성이 커짐에 따라 반도체용 고선택비 식각액에 대한 연구가 활발히 이루어지고 있다.
특허문헌 1: 한국 공개 특허공보 제10-2005-0003163호.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 실리콘 질화막을 선택적으로 제거함과 동시에 실리콘 산화막의 식각율은 최소화함으로써, 반도체 소자 특성에 악영향을 미치는 이물질 발생 등의 문제점을 해결할 수 있는 높은 선택비의 실리콘 질화막 식각용 조성물 및 이를 이용한 반도체 소자의 제조 방법을 제공하는 것이다.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 분야 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 반도체용 고선택비 식각액은, 무기산; 실란 계열 조절제; 및 과산화물(Peroxide) 보조제;를 포함한다.
일 측면에 따르면, 상기 실란 계열 조절제는, 탄소수 1 내지 12의 알킬기 또는 아미노기를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 페닐기, 비닐기, 에폭시기, 아크릴기, 머캅토기 및 이소시아네이트기로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 1개 내지 6개의 알콕시기를 포함하고, 상기 알콕시기는, 메톡시기 또는 에톡시기인 것일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 3-아미노프로필(디에톡시)메틸실란(3-Aminopropyl(diethoxy)methylsilane), 3-아미노프로필(디에톡시)에틸실란(3-Aminopropyl(diethoxy)ethylsilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-Aminoethylamino)propyldimethoxymethylsilane), 3-아미노프로필디메톡시메틸실란(3-Aminopropyldimethoxymethylsilane), 디에톡시디메틸실란(Diethoxydimethylsilane), 디에톡시디페닐실란(Diethoxydiphenylsilane), (3-아미노프로필)트리에톡시실란((3-Aminopropyl)triethoxysilane), (3-글리시딜옥시프로필)트리메톡시실란((3-Glycidyloxypropyl)trimethoxysilane), 비닐트리메톡시실란(Vinyltrimethoxysilane), N-(2-아미노에틸)-3-아미노프로필트리메톡시실란(N-(2-Aminoethyl)-3-aminopropyltrimethoxysilane), 3-아미노프로필트리메톡시실란(3-Aminopropyltrimethoxysilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-Aminoethylamino)propyltriethoxysilane), 데실트리에톡시실란(Decyltriethoxysilane), 도데실트리에톡시실란(Dodecyltriethoxysilane), 헥실트리에톡시실란(Hexyltriethoxysilane), (3-머캅토프로필)트리에톡시실란((3-Mercaptopropyl)triethoxysilane), 트리에톡시에틸실란(Triethoxyethylsilane), 트리에 톡시(이소부틸)실란(Triethoxy(isobutyl)silane), 트리에톡시메틸실란(Triethoxymethylsilane), 트리에톡시페닐실란(Triethoxyphenylsilane), 트리에톡시(프로필)실란(Triethoxy(propyl)silane), 트리메톡시(메틸)실란(Trimethoxy(methyl)silane), 비스-[3-(트리에톡시실릴)프로필] 테트라설파이드(Bis-[3-(Triethoxysilyl)Propyl]Tetrasulfide), 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(triethoxysilyl)propyl]amine), 1,2-비스(트리에톡시실릴)에탄(1,2-Bis(triethoxysilyl)ethane), 1,2-비스(트리메톡시시릴)에탄(1,2-Bis(trimethoxysilyl)ethane) 및 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(trimethoxysilyl)propyl]amine)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 반도체용 고선택비 식각액 중, 상기 실란 계열 조절제의 함량은, 0.01 중량% 내지 3 중량% 인 것일 수 있다.
일 측면에 따르면, 상기 과산화물(Peroxide) 보조제는, 과산화수소(Hydrogen peroxide), 우레아 과산화수소(Urea hydrogen peroxide), 과산화디큐밀(Dicumyl peroxide), 과산화 벤조일(Benzoyl peroxide), 2,4-펜탄디온 퍼옥사이드(2,4-Pentanedione peroxide), 2-부탄온 퍼옥사이드(2-Butanone peroxide), 메틸에틸케톤 퍼옥사이드(Methyl ethyl ketone peroxide), 과산화 나트륨(Sodium peroxide), 과산화 칼륨(Potassium peroxide), 비스(트리메틸실릴) 퍼옥사이드(Bis(trimethylsilyl) Peroxide), tert-부틸 하이드로퍼옥사이드(tert-Butyl Hydroperoxide), 쿠멘 하이드로퍼옥사이드(Cumene Hydroperoxide), 비스(1,1-다이메틸에틸)퍼옥사이드(Di-tert-butyl peroxide), 과산화 바륨(Barium peroxide), 과산화 스트론튬(Strontium peroxide), 과산화 아연(Zinc peroxide), 과산화 리튬(Lithium peroxide), 과산화 칼슘(Calcium peroxide), 과산화 마그네슘(Magnesium peroxide), 과산화 카드뮴(Cadmium peroxide), 니켈 퍼옥사이드(Nickel peroxide), 라우릴 퍼옥사이드(Lauroyl peroxide), 테르븀 퍼옥사이드(Terbium peroxide), 사이클로부탄 퍼옥사이드(Cyclobutane peroxide) 및 말로닐 퍼옥사이드(Malonyl peroxide)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 반도체용 고선택비 식각액 중, 상기 과산화물(Peroxide) 보조제의 함량은, 0.01 중량% 내지 3 중량% 인 것일 수 있다.
일 측면에 따르면, 상기 무기산은, 인산, 피로인산, 아인산, 메타인산, 폴리인산, 황산, 아황산, 질산 및 아질산으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 반도체용 고선택비 식각액 중, 상기 무기산의 함량은, 85 중량% 내지 90 중량% 인 것일 수 있다.
일 측면에 따르면, 하기의 식 1에 따른 상기 반도체용 고선택비 식각액 중 실리콘 농도가, 50 ppm 내지 2,500 ppm 인 것일 수 있다.
[식 1]
Figure pat00001
.
일 측면에 따르면, 실리콘 질화막 대 실리콘 산화막의 식각 선택비가, 80 : 1 이상인 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 산화막 및 실리콘 질화막이 형성된 기판의 식각 방법은, 기판 상에 실리콘 산화막 및 실리콘 질화막을 형성하는 단계; 및 반도체용 고선택비 식각액을 사용하여 상기 실리콘 산화막 및 상기 실리콘 질화막이 형성된 기판을 식각하는 단계;를 포함하고, 상기 반도체용 고선택비 식각액은, 본 발명의 일 실시예에 따른 반도체용 고선택비 식각액인 것이다.
본 발명에 따른 식각용 조성물은 실리콘 질화막의 식각 속도를 유지하면서 실리콘 산화막 식각 속도를 자유롭게 조절 가능하여, 다양한 선택비를 가진 식각액을 만들 수 있으며, 실리콘 산화막에 대한 질화막의 식각 선택비가 높은 특징을 가지므로 실리콘 질화막을 선택적으로 제거함과 동시에 실리콘 산화막의 식각율은 최소화할 수 있고 반도체 소자 특성에 악영향을 미치는 이물질 발생 등의 문제점을 해결할 수 있다.
또한, Peroxide 계열 물질 첨가로, silane 계열의 실리콘 산화막 표면보호 성능을 극대화시켜, 최소한의 첨가로 최대한의 식각 억제 효과를 얻을 수 있으며, 실리콘 질화막과 산화막의 선택비를 무한대까지 구현 가능하며, 식각 조절제의 첨가량을 5% 이하로 감소시킬 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 본 명세서에서 사용되는 용어들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
이하, 본 발명의 반도체용 고선택비 식각액에 대하여 실시예 및 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본 발명이 이러한 실시예 및 도면에 제한되는 것은 아니다.
본 발명의 일 실시예에 따른 반도체용 고선택비 식각액은, 무기산; 실란 계열 조절제; 및 과산화물(Peroxide) 보조제;를 포함한다.
과산화물(Peroxide) 보조제 첨가로, 실란(silane) 계열의 실리콘 산화막 표면보호 성능을 극대화시켜, 최소한의 첨가로 최대한의 식각 억제 효과를 얻을 수 있다. 실리콘 질화막과 산화막의 선택비를 무한대까지 구현 가능하며, 식각 조절제의 첨가량을 5% 이하로 감소시킬 수 있다.
본 발명에 따른 식각용 조성물은 실리콘 질화막의 식각 속도를 유지하면서 실리콘 산화막 식각 속도를 자유롭게 조절 가능하여, 다양한 선택비를 가진 식각액을 만들 수 있다.
일 측면에 따르면, 본 발명의 일 실시예에 따른 반도체용 고선택비 식각액은, 종래에 문제가 되던 실리케이트(silicate) 화합물의 첨가 없이, 실란 계열 화합물 및 과산화물(Peroxide) 보조제의 첨가만으로 실리콘 파티클, 이상 성장 발생 억제를 개선시킬 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 탄소수 1 내지 12의 알킬기 또는 아미노기를 포함하는 것일 수 있다.
본 발명의 일 실시예에 따라, 상기 실란 계열 조절제는, 알킬기, 알콕시기 또는 아미노기를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 실리콘 산화막에 대한 질화막의 식각 선택비를 조절하는 주(main) 조절제 일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 무기산과 혼합되어 질화막을 효과적으로 에칭하고, 접촉면의 거칠기 등에서 우수한 성능을 보일 수 있다.
일 측면에 따르면, 상기 아미노기는, 아미노기를 포함한다면 특별히 제한되지 않으며, 아미노 에틸기, 아미노 프로필기 등과 같이 알킬기와 아미노기를 모두 포함할 수도 있다.
일 측에 따를 때, 상기 실란 계열 조절제의 알킬기는, 특별히 제한되지 않으며, 그 일 예로, 메틸기, 에틸기 또는 프로필기일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 페닐기, 비닐기, 에폭시기, 아크릴기, 머캅토기 및 이소시아네이트기로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 페닐기, 비닐기, 에폭시기, 아크릴기, 머캅토기 및 이소시아네이트기로 이루어진 군으로부터 선택된 1개 내지 6개를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 1개 내지 6개의 알콕시기를 포함하고, 상기 알콕시기는, 메톡시기 또는 에톡시기인 것일 수 있다.
일 측면에 따르면, 상기 알콕시기가 3개 이상 포함되는 실란 계열 조절제의 경우, 실란 계열 조절제의 단독 사용만으로도 선택비의 증가율이 크게 증가될 수 있다.
일 측면에 따르면, 상기 알콕시기는, 산소 연결(-O-)을 통해 결합된 알킬기로, 상기 식각액 내에서 전자를 제공하는 전자 주개(donor)의 기능을 하며, 알킬기 또는 아미노기를 더 포함할 경우, 전자 주개 역할을 더욱 개선 시킬 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제가 알콕시기를 3개 이상 포함할 경우, 추가적으로 보조제 또는 보조 첨가제와 함께 사용시, 실란 계열 조절제 단독 사용보다 선택비를 증가시킬 수 있으며, 특히 본 발명의 일 실시예에 따라 과산화물(Peroxide) 보조제와 함께 사용할 경우, 그 효과가 극대화될 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 3-아미노프로필(디에톡시)메틸실란(3-Aminopropyl(diethoxy)methylsilane), 3-아미노프로필(디에톡시)에틸실란(3-Aminopropyl(diethoxy)ethylsilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-Aminoethylamino)propyldimethoxymethylsilane), 3-아미노프로필디메톡시메틸실란(3-Aminopropyldimethoxymethylsilane), 디에톡시디메틸실란(Diethoxydimethylsilane), 디에톡시디페닐실란(Diethoxydiphenylsilane), (3-아미노프로필)트리에톡시실란((3-Aminopropyl)triethoxysilane), (3-글리시딜옥시프로필)트리메톡시실란((3-Glycidyloxypropyl)trimethoxysilane), 비닐트리메톡시실란(Vinyltrimethoxysilane), N-(2-아미노에틸)-3-아미노프로필트리메톡시실란(N-(2-Aminoethyl)-3-aminopropyltrimethoxysilane), 3-아미노프로필트리메톡시실란(3-Aminopropyltrimethoxysilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-Aminoethylamino)propyltriethoxysilane), 데실트리에톡시실란(Decyltriethoxysilane), 도데실트리에톡시실란(Dodecyltriethoxysilane), 헥실트리에톡시실란(Hexyltriethoxysilane), (3-머캅토프로필)트리에톡시실란((3-Mercaptopropyl)triethoxysilane), 트리에톡시에틸실란(Triethoxyethylsilane), 트리에 톡시(이소부틸)실란(Triethoxy(isobutyl)silane), 트리에톡시메틸실란(Triethoxymethylsilane), 트리에톡시페닐실란(Triethoxyphenylsilane), 트리에톡시(프로필)실란(Triethoxy(propyl)silane), 트리메톡시(메틸)실란(Trimethoxy(methyl)silane), 비스-[3-(트리에톡시실릴)프로필] 테트라설파이드(Bis-[3-(Triethoxysilyl)Propyl]Tetrasulfide), 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(triethoxysilyl)propyl]amine), 1,2-비스(트리에톡시실릴)에탄(1,2-Bis(triethoxysilyl)ethane), 1,2-비스(트리메톡시시릴)에탄(1,2-Bis(trimethoxysilyl)ethane) 및 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(trimethoxysilyl)propyl]amine)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 실리콘 산화막의 식각 속도를 조절함으로써 실리콘 산화막에 대한 질화막의 초기 선택비를 제어하는 역할을 할 수 있다.
일 측면에 따르면, 상기 반도체용 고선택비 식각액 중, 상기 실란 계열 조절제의 함량은, 0.01 중량% 내지 3 중량% 인 것일 수 있다.
바람직하게는, 상기 반도체용 고선택비 식각액 중, 상기 실란 계열 조절제의 함량은, 0.01 중량% 내지 1 중량% 인 것일 수 있다.
상기 실란 계열 조절제의 함량이 0.01 중량% 미만일 경우에는, 실리콘 산화막이 과식각 되어 산화막층의 두께가 얇아지거나 형태 변형을 초래하게 되어, 후 공정 및 최종 제품의 품질을 저하시킬 수 있으며, 산화막 층에 걸리는 용량(Capacity)가 증가하고 항복 전압(breakdown voltage)이 낮아져 한계치에 도달하는 문제점이 발생할 수 있으며, 상기 실란 계열 조절제의 함량이 3 중량%를 초과하게 될 경우, 식각액 내에서, 과산화물(Peroxide) 보조제에 비해 실란 계열 조절제가 과량 첨가되게 되어 선택비 증가의 효과가 미비하거나, 무기산 및 물의 비율이 상대적으로 낮아져서 실리콘 질화막 식각 능력을 감소시키고, 산화막의 식각 속도가 적정 수치 미만으로 감소하며, 산화막의 식각이 아닌 증착 현상이 발생하고, 실리콘 산화막 부분에 이상 성장이 발생할 수 있다.
일 측면에 따르면, 상기 과산화물(Peroxide) 보조제는, 과산화수소(Hydrogen peroxide), 우레아 과산화수소(Urea hydrogen peroxide), 과산화디큐밀(Dicumyl peroxide), 과산화 벤조일(Benzoyl peroxide), 2,4-펜탄디온 퍼옥사이드(2,4-Pentanedione peroxide), 2-부탄온 퍼옥사이드(2-Butanone peroxide), 메틸에틸케톤 퍼옥사이드(Methyl ethyl ketone peroxide), 과산화 나트륨(Sodium peroxide), 과산화 칼륨(Potassium peroxide), 비스(트리메틸실릴) 퍼옥사이드(Bis(trimethylsilyl) Peroxide), tert-부틸 하이드로퍼옥사이드(tert-Butyl Hydroperoxide), 쿠멘 하이드로퍼옥사이드(Cumene Hydroperoxide), 비스(1,1-다이메틸에틸)퍼옥사이드(Di-tert-butyl peroxide), 과산화 바륨(Barium peroxide), 과산화 스트론튬(Strontium peroxide), 과산화 아연(Zinc peroxide), 과산화 리튬(Lithium peroxide), 과산화 칼슘(Calcium peroxide), 과산화 마그네슘(Magnesium peroxide), 과산화 카드뮴(Cadmium peroxide), 니켈 퍼옥사이드(Nickel peroxide), 라우릴 퍼옥사이드(Lauroyl peroxide), 테르븀 퍼옥사이드(Terbium peroxide), 사이클로부탄 퍼옥사이드(Cyclobutane peroxide) 및 말로닐 퍼옥사이드(Malonyl peroxide)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
과산화물(Peroxide) 보조제 첨가로, silane 계열의 실리콘 산화막 표면보호 성능을 극대화시켜, 최소한의 첨가로 최대한의 식각 억제 효과를 얻을 수 있다. 실리콘 질화막과 산화막의 선택비를 무한대까지 구현 가능하며, 식각 조절제의 첨가량을 5% 이하로 감소시킬 수 있다.
본 발명에 따른 식각용 조성물은 실리콘 질화막의 식각 속도를 유지하면서 실리콘 산화막 식각 속도를 자유롭게 조절 가능하여, 다양한 선택비를 가진 식각액을 만들 수 있다.
일 예로, 상기 과산화물(Peroxide) 보조제 하기의 화학식 1로 표현되는 것일 수 있다.
[화학식 1]
Figure pat00002
일 측면에 따르면, 상기 과산화물(Peroxide) 보조제는, 상기 무기산과 단독으로 혼합하여 사용할 경우, 선택비 제어 보조의 효과가 없으나, 상기 실란 계열 조절제와 함께 사용할 경우 선택비 향상 효과를 가져올 수 있다. 특히 상기 실란 계열 조절제의 알콕시기가 3개 이상 포함될 경우, 과산화물(Peroxide) 보조제와 함께 사용시 선택비 증가율이 개선될 수 있다.
일 측면에 따르면, 상기 반도체용 고선택비 식각액 중, 상기 과산화물(Peroxide) 보조제의 함량은, 0.01 중량% 내지 3 중량% 인 것일 수 있다.
바람직하게는, 상기 반도체용 고선택비 식각액 중, 상기 과산화물(Peroxide) 보조제의 함량은, 0.01 중량% 내지 1 중량% 인 것일 수 있다.
상기 과산화물(Peroxide) 보조제의 함량이 0.01 중량% 미만일 경우, 높은 실리콘 산화막 식각 속도로 인하여 고선택비 구현이 어려운 문제점이 있다.
또한, 상기 과산화물(Peroxide) 보조제의 함량이 3 중량%를 초과할 경우, 실리콘 산화막 식각 속도 변화에 영향을 주지 못하고, 실리콘 질화막 식각 속도를 감소시킬 수 있으며, 실리콘 화합물 및 무기산과 축합반응을 일으켜 식각액 물성을 변화시킬 수 있는 문제점이 있다.
일 측면에 따르면, 상기 무기산은, 인산, 피로인산, 아인산, 메타인산, 폴리인산, 황산, 아황산, 질산 및 아질산으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 무기산은 바람직하게는 인산일 수 있으며, 상기 인산은 물 또는 탈이온수(DIW)와 혼합되어 사용될 수 있다.
일 측면에 따르면, 상기 인산은, 강산으로, 단독으로 사용할 경우 부식성을 가져 취급에 어려움이 있을 수 있으나, 소량의 탈이온수를 혼합하고, 실란 계열 조절제를 함께 사용할 경우, 실리콘 파티클 유발을 억제하여 고선택비 반도체 제조 공정에 적합할 수 있다.
일 측면에 따르면, 상기 인산이 실란 계열 조절제와 함께 식각액으로 사용되는 경우, 질화막 제거를 위한 충분한 식각 시간을 확보하여, 추가 공정이 불필요하고, 유효 산화막 높이(Effective Field Oxide Height, EFH) 조절이 용이할 수 있다.
일 측면에 따르면, 상기 탈이온수는, 바람직하게는 8 중량% 내지 15 중량% 포함될 수 있다.
일 측면에 따르면, 상기 반도체용 고선택비 식각액 중, 상기 무기산의 함량은, 85 중량% 내지 90 중량% 인 것일 수 있다. 상기 무기산의 함량이 85 중량% 미만일 경우, 식각의 효과가 미미할 수 있으며, 90 중량%를 초과할 경우, 강산의 과다 첨가로 인하여, 산화막이 과식각되고 실리콘 파티클을 유발할 수 있다.
일 측면에 따르면, 하기의 식 1에 따른 상기 반도체용 고선택비 식각액 중 실리콘 농도가, 50 ppm 내지 2,500 ppm인 것일 수 있다.
[식 1]
Figure pat00003
상기 실리콘 농도가 2,500 ppm을 초과하는 경우, 이를 이용한 반도체 식각 시, 사용 중 용액 내 실리콘 화합물 파티클을 발생시켜 실리콘 산화막 식각 속도 감소 현상을 유발하고, 최종적으로 품질을 저하시킬 수 있다.
일 측면에 따르면, 실리콘 질화막 대 실리콘 산화막의 식각 선택비가, 80 : 1 이상인 것일 수 있다.
일 측면에 따르면, 실리콘 질화막 대 실리콘 산화막의 식각 선택비가, 80 : 1 내지 8,000 : 1 인 것일 수 있다.
일 측면에 따르면, 상기 실리콘 질화막 대 실리콘 산화막의 식각 선택비의 측정은 160 ℃ 이상에서, 식각 시간은 실리콘 질화막 5분/ 실리콘 산화막 1시간으로 측정된 것일 수 있다.
일 측면에 따르면, 상기 실리콘 질화막 대 실리콘 산화막의 식각 선택비가, 80 : 1 미만인 경우, 질화막이 충분히 에칭되지 않아 신뢰도를 저하시키고 패턴 형성이 어려울 수 있으며, 8,000 : 1 를 초과할 경우, 산화막 대비 질화막이 지나치게 과식각될 수 있다.
본 발명의 일 실시예에 따른 실리콘 산화막 및 실리콘 질화막이 형성된 기판의 식각 방법은, 기판 상에 실리콘 산화막 및 실리콘 질화막을 형성하는 단계; 및 반도체용 고선택비 식각액을 사용하여 상기 실리콘 산화막 및 상기 실리콘 질화막이 형성된 기판을 식각하는 단계;를 포함하고, 상기 반도체용 고선택비 식각액은, 본 발명의 일 실시예에 따른 반도체용 고선택비 식각액인 것이다.
일 측면에 따르면, 상기 실리콘 산화막 및 상기 실리콘 질화막이 형성된 기판을 식각하는 단계는, 160 ℃ 이상에서 실리콘 질화막은 5 분, 산화막은 1 시간 동안 식각하고, 식각 속도는 각 막질의 식각 전 후 두께 차이를 분 단위의 식각 시간으로 나누어 계산하는 것일 수 있다.
이하, 실시예 및 비교예에 의하여 본 발명을 더욱 상세히 설명하고자 한다.
단, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 내용이 하기 실시예에 한정되는 것은 아니다.
실시예 . 반도체용 고선택비 식각액의 제조
1) 무기산(인산)에 과산화물(Peroxide) 보조제를 농축하여 용해시킨다.
2) 상기 과산화물(Peroxide) 보조제를 농축시킨 무기산(인산)에 실란 계열 조절제를 농축하여 용해시킨다.
3) 상기 2)단계를 통해 제조된 용액을 적정 비율로 다른 무기산(인산)에 섞어 반도체용 고선택비 식각액을 제조한다.
이 때, 전체 식각액 대비 인산은 85 중량% 내지 90 중량%, 실란 계열 조절제는 0.05 중량% 내지 1 중량%, 과산화물(Peroxide) 보조제는 0.01 중량% 내지 1 중량% 가 되며, 그 외에 탈이온수를 8 중량% 내지 14.9 중량%가 포함된다.
상기 첨가되는 실란 계열 조절제로서, 트리에톡시메틸실란(Triethoxymethylsilane), 트리에톡시에틸실란(Triethoxyethylsilane), (3-아미노프로필)트리에톡시실란((3-Aminopropyl)triethoxysilane), 3-아미노프로필(디에톡시)에틸실란(3-Aminopropyl(diethoxy)ethylsilane) 또는 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(triethoxysilyl)propyl]amine)을 사용하였고,
상기 첨가되는 과산화물(Peroxide) 보조제로서, 과산화수소(Hydrogen peroxide), 우레아 과산화수소(Urea hydrogen peroxide), 2,4-펜탄디온 퍼옥사이드(2,4-Pentanedione peroxide), 과산화 나트륨(Sodium peroxide) 또는 과산화 칼륨(Potassium peroxide)을 사용하였다.
실험예 . 반도체용 고선택비 식각액을 이용한 실리콘 산화막 대비 실리콘 질화막의 선택비 측정
상기 실시예에 따라 제조한 반도체용 고선택비 식각액 용액을 이용하여, 실리콘 질화막에 대한 식각 속도, 실리콘 산화막에 대한 식각 속도를 각각 측정한 후, 선택비를 계산하였다.
이 때, 각 막질의 식각은 163 ℃ 조건에서 실행되었으며, 실리콘 질화막은 막은 5 분, 산화막은 1 시간 동안 식각하였다.
식각 속도는 각 막질의 식각 전 후 두께 차이를 분 단위의 식각 시간으로 나누어 계산되었다.
막질 두께 측정에는 Reflectometer (Filmetrics F20)가 사용되었다.
이에 따른 측정 결과는 하기의 표 1과 같다.
무기산 실란 계열 조절제 과산화물(Peroxide) 보조제 SiN
(Å/min)
SiO
(Å/min)
선택비
인산
85~89%
- - - 400 5.21 77:1
트리에톡시메틸실란
0.100% - - 410 3.87 106 : 1
0.065% 과산화수소 0.06% 420 0.20 2079 : 1
우레아 과산화수소 420 1.91 220 : 1
2,4-펜탄디온 퍼옥사이드 430 2.18 197 : 1
과산화 나트륨 420 0.45 933 : 1
과산화 칼륨 430 0.49 878 : 1
트리에톡시에틸실란
0.100% - - 420 4.05 104 : 1
0.070% 과산화수소 0.06% 420 0.24 1750 : 1
우레아 과산화수소 430 2.08 207 : 1
2,4-펜탄디온 퍼옥사이드 430 2.32 185 : 1
과산화 나트륨 420 0.51 824 : 1
과산화 칼륨 420 0.58 724 : 1
(3-아미노프로필)트리에톡시실란
0.100% - - 400 4.72 85 : 1
0.080% 과산화수소 0.05% 410 0.35 1161 : 1
우레아 과산화수소 400 2.13 188 : 1
2,4-펜탄디온 퍼옥사이드 400 2.51 159 : 1
과산화 나트륨 410 0.57 719 : 1
과산화 칼륨 390 0.63 619 : 1
3-아미노프로필(디에톡시)메틸실란
0.100% - - 400 5.12 78 : 1
0.300% 과산화수소 0.2% 390 0.23 1696 : 1
우레아 과산화수소 400 2.04 196 : 1
2,4-펜탄디온 퍼옥사이드 400 2.35 170 : 1
과산화 나트륨 400 0.51 784 : 1
과산화 칼륨 410 0.6 683 : 1
비스[3-(트리메톡시실릴)프로필]아민 0.061% - - 400 1.82 220 : 1
0.030% 과산화수소 0.05% 400 0.29 1379 : 1
우레아 과산화수소 410 2.09 196 : 1
2,4-펜탄디온 퍼옥사이드 400 2.22 180 : 1
과산화 나트륨 390 0.55 709 : 1
과산화 칼륨 400 0.61 656 : 1
상기 표 1을 참조하면, 과산화물(Peroxide) 보조제 첨가로 인해, 실란 계열 조절제의 실리콘 산화막 passivation 성능이 극대화되며, 이를 통해 실리콘 질화막과 산화막의 선택비를 2,000 : 1 이상 까지 구현 가능한 것을 알 수 있으며, 선택비 조절제인 실란 계열 조절제의 첨가량을 1 % 이하로 감소시킬 수 있음을 알 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (13)

  1. 무기산;
    실란 계열 조절제; 및
    과산화물(Peroxide) 보조제;
    를 포함하는,
    반도체용 고선택비 식각액.
  2. 제1항에 있어서,
    상기 실란 계열 조절제는,
    탄소수 1 내지 12의 알킬기 또는 아미노기를 포함하는 것인,
    반도체용 고선택비 식각액.
  3. 제1항에 있어서,
    상기 실란 계열 조절제는,
    페닐기, 비닐기, 에폭시기, 아크릴기, 머캅토기 및 이소시아네이트기로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것인,
    반도체용 고선택비 식각액.
  4. 제1항에 있어서,
    상기 실란 계열 조절제는,
    1개 내지 6개의 알콕시기를 포함하고,
    상기 알콕시기는, 메톡시기 또는 에톡시기인 것인,
    반도체용 고선택비 식각액.
  5. 제1항에 있어서,
    상기 실란 계열 조절제는,
    3-아미노프로필(디에톡시)메틸실란(3-Aminopropyl(diethoxy)methylsilane), 3-아미노프로필(디에톡시)에틸실란(3-Aminopropyl(diethoxy)ethylsilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-Aminoethylamino)propyldimethoxymethylsilane), 3-아미노프로필디메톡시메틸실란(3-Aminopropyldimethoxymethylsilane), 디에톡시디메틸실란(Diethoxydimethylsilane), 디에톡시디페닐실란(Diethoxydiphenylsilane), (3-아미노프로필)트리에톡시실란((3-Aminopropyl)triethoxysilane), (3-글리시딜옥시프로필)트리메톡시실란((3-Glycidyloxypropyl)trimethoxysilane), 비닐트리메톡시실란(Vinyltrimethoxysilane), N-(2-아미노에틸)-3-아미노프로필트리메톡시실란(N-(2-Aminoethyl)-3-aminopropyltrimethoxysilane), 3-아미노프로필트리메톡시실란(3-Aminopropyltrimethoxysilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-Aminoethylamino)propyltriethoxysilane), 데실트리에톡시실란(Decyltriethoxysilane), 도데실트리에톡시실란(Dodecyltriethoxysilane), 헥실트리에톡시실란(Hexyltriethoxysilane), (3-머캅토프로필)트리에톡시실란((3-Mercaptopropyl)triethoxysilane), 트리에톡시에틸실란(Triethoxyethylsilane), 트리에 톡시(이소부틸)실란(Triethoxy(isobutyl)silane), 트리에톡시메틸실란(Triethoxymethylsilane), 트리에톡시페닐실란(Triethoxyphenylsilane), 트리에톡시(프로필)실란(Triethoxy(propyl)silane), 트리메톡시(메틸)실란(Trimethoxy(methyl)silane), 비스-[3-(트리에톡시실릴)프로필] 테트라설파이드(Bis-[3-(Triethoxysilyl)Propyl]Tetrasulfide), 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(triethoxysilyl)propyl]amine), 1,2-비스(트리에톡시실릴)에탄(1,2-Bis(triethoxysilyl)ethane), 1,2-비스(트리메톡시시릴)에탄(1,2-Bis(trimethoxysilyl)ethane) 및 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(trimethoxysilyl)propyl]amine)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것인,
    반도체용 고선택비 식각액.
  6. 제1항에 있어서,
    상기 반도체용 고선택비 식각액 중, 상기 실란 계열 조절제의 함량은, 0.01 중량% 내지 3 중량%인 것인,
    반도체용 고선택비 식각액.
  7. 제1항에 있어서,
    상기 과산화물(Peroxide) 보조제는,
    과산화수소(Hydrogen peroxide), 우레아 과산화수소(Urea hydrogen peroxide), 과산화디큐밀(Dicumyl peroxide), 과산화 벤조일(Benzoyl peroxide), 2,4-펜탄디온 퍼옥사이드(2,4-Pentanedione peroxide), 2-부탄온 퍼옥사이드(2-Butanone peroxide), 메틸에틸케톤 퍼옥사이드(Methyl ethyl ketone peroxide), 과산화 나트륨(Sodium peroxide), 과산화 칼륨(Potassium peroxide), 비스(트리메틸실릴) 퍼옥사이드(Bis(trimethylsilyl) Peroxide), tert-부틸 하이드로퍼옥사이드(tert-Butyl Hydroperoxide), 쿠멘 하이드로퍼옥사이드(Cumene Hydroperoxide), 비스(1,1-다이메틸에틸)퍼옥사이드(Di-tert-butyl peroxide), 과산화 바륨(Barium peroxide), 과산화 스트론튬(Strontium peroxide), 과산화 아연(Zinc peroxide), 과산화 리튬(Lithium peroxide), 과산화 칼슘(Calcium peroxide), 과산화 마그네슘(Magnesium peroxide), 과산화 카드뮴(Cadmium peroxide), 니켈 퍼옥사이드(Nickel peroxide), 라우릴 퍼옥사이드(Lauroyl peroxide), 테르븀 퍼옥사이드(Terbium peroxide), 사이클로부탄 퍼옥사이드(Cyclobutane peroxide) 및 말로닐 퍼옥사이드(Malonyl peroxide)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것인,
    반도체용 고선택비 식각액.
  8. 제1항에 있어서,
    상기 반도체용 고선택비 식각액 중, 상기 과산화물(Peroxide) 보조제의 함량은, 0.01 중량% 내지 3 중량%인 것인,
    반도체용 고선택비 식각액.
  9. 제1항에 있어서,
    상기 무기산은,
    인산, 피로인산, 아인산, 메타인산, 폴리인산, 황산, 아황산, 질산 및 아질산으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것인,
    반도체용 고선택비 식각액.
  10. 제1항에 있어서,
    상기 반도체용 고선택비 식각액 중, 상기 무기산의 함량은, 85 중량% 내지 90 중량% 인 것인,
    반도체용 고선택비 식각액.
  11. 제1항에 있어서,
    하기의 식 1에 따른 상기 반도체용 고선택비 식각액 중 실리콘 농도가, 50 ppm 내지 2,500 ppm인 것인,
    반도체용 고선택비 식각액:
    [식 1]
    Figure pat00004
    .
  12. 제1항에 있어서,
    실리콘 질화막 대 실리콘 산화막의 식각 선택비가,
    80 : 1 이상인 것인,
    반도체용 고선택비 식각액.
  13. 기판 상에 실리콘 산화막 및 실리콘 질화막을 형성하는 단계; 및
    반도체용 고선택비 식각액을 사용하여 상기 실리콘 산화막 및 상기 실리콘 질화막이 형성된 기판을 식각하는 단계;
    를 포함하고,
    상기 반도체용 고선택비 식각액은, 청구항 제1항 내지 제12항 중 어느 한 항의 반도체용 고선택비 식각액인 것인,
    실리콘 산화막 및 실리콘 질화막이 형성된 기판의 식각 방법.
KR1020190084279A 2019-07-12 2019-07-12 실리콘 질화막 식각액 KR20210007574A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190084279A KR20210007574A (ko) 2019-07-12 2019-07-12 실리콘 질화막 식각액

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190084279A KR20210007574A (ko) 2019-07-12 2019-07-12 실리콘 질화막 식각액

Publications (1)

Publication Number Publication Date
KR20210007574A true KR20210007574A (ko) 2021-01-20

Family

ID=74305308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190084279A KR20210007574A (ko) 2019-07-12 2019-07-12 실리콘 질화막 식각액

Country Status (1)

Country Link
KR (1) KR20210007574A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024007909A1 (zh) * 2022-07-05 2024-01-11 上海集成电路材料研究院有限公司 一种蚀刻组合物、蚀刻方法及应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050003163A (ko) 2003-06-30 2005-01-10 삼성전자주식회사 질화물 제거용 식각액 및 이를 이용한 반도체 소자의질화막 제거방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050003163A (ko) 2003-06-30 2005-01-10 삼성전자주식회사 질화물 제거용 식각액 및 이를 이용한 반도체 소자의질화막 제거방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024007909A1 (zh) * 2022-07-05 2024-01-11 上海集成电路材料研究院有限公司 一种蚀刻组合物、蚀刻方法及应用

Similar Documents

Publication Publication Date Title
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
KR102336865B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102415960B1 (ko) 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법
KR101320416B1 (ko) 식각액 조성물 및 이를 이용한 습식 식각방법
KR101627181B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101539375B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102071598B1 (ko) 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR101907637B1 (ko) 실리콘질화막의 고선택비 식각 조성물
WO2020179901A1 (ja) 窒化ケイ素エッチング液組成物
KR102311335B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR101539373B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102484988B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
CN111363550A (zh) 选择性刻蚀液组合物及其制备方法和应用
KR102602860B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102307189B1 (ko) 반도체용 고선택비 식각액
WO2024007909A1 (zh) 一种蚀刻组合物、蚀刻方法及应用
KR20210007574A (ko) 실리콘 질화막 식각액
US7439179B2 (en) Healing detrimental bonds in deposited materials
KR102345230B1 (ko) 실리콘질화막 식각액 조성물 및 이의 제조방법
EP2194060A1 (en) Organic silane compounds for forming silicon-containing films by plasma CVD and method for forming silicon-containing films
KR20180106144A (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
KR102071599B1 (ko) 실리콘질화막 식각을 위한 고선택비 식각용 조성물
CN1471142A (zh) 半导体器件及其制造方法
KR102443313B1 (ko) 실란 화합물을 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102278765B1 (ko) 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination