KR102278765B1 - 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법 - Google Patents

실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR102278765B1
KR102278765B1 KR1020190092999A KR20190092999A KR102278765B1 KR 102278765 B1 KR102278765 B1 KR 102278765B1 KR 1020190092999 A KR1020190092999 A KR 1020190092999A KR 20190092999 A KR20190092999 A KR 20190092999A KR 102278765 B1 KR102278765 B1 KR 102278765B1
Authority
KR
South Korea
Prior art keywords
silicon nitride
acid
selective etchant
silicon
carbon atoms
Prior art date
Application number
KR1020190092999A
Other languages
English (en)
Other versions
KR20210014927A (ko
Inventor
정경진
윤영록
한재희
Original Assignee
주식회사 케이씨텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이씨텍 filed Critical 주식회사 케이씨텍
Priority to KR1020190092999A priority Critical patent/KR102278765B1/ko
Priority to PCT/KR2019/016069 priority patent/WO2020122454A1/ko
Priority to TW108145399A priority patent/TW202022091A/zh
Publication of KR20210014927A publication Critical patent/KR20210014927A/ko
Application granted granted Critical
Publication of KR102278765B1 publication Critical patent/KR102278765B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Abstract

본 발명은 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, 본 발명의 일 측면은, 무기산; 규소계 화합물; 및 물;을 포함하는, 실리콘 질화막 선택적 식각액을 제공한다.

Description

실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법{ETCHING SOLUTION WITH SELECTIVITY TO SILICON NITRIDE LAYER AND METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이다.
실리콘 산화막(SiO2) 및 실리콘 질화막(SiNx)은 반도체 제조공정에서 사용되는 대표적인 절연막이다. 이들은 단독으로 사용되거나 혹은 1층 이상의 실리콘 산화막 및 1층 이상의 실리콘 질화막이 교대로 적층되어 사용되기도 한다. 또한, 금속 배선과 같은 도전성 패턴을 형성하기 위한 하드마스크(Hard mask)로서도 사용된다.
반도체 제조 공정에서, 실리콘 질화막을 습식 공정에 의해 식각하는 경우 일반적으로 산 성분의 식각액을 사용하는데, 이러한 식각액은 실리콘 산화막을 손상시키지 않으면서 실리콘 질화막에 대해 높은 선택비를 가질 것이 요구된다.
이에 따라, 종래에는 식각액에 실란(silane)계열 화합물을 첨가하여 산화막 표면을 보호하거나, 식각액에 실리케이트(silicate)계열 화합물을 용해시켜 실리콘 농도를 상승시킴으로써 식각 능력을 감소시키는 방법으로 선택비를 조절하였다.
그러나, 실란을 단독으로 첨가하는 경우, 전처리 반응이 필요하거나, 1,000 : 1 이상의 고선택비 구현이 어려우며, 목표 선택비를 구현하기 위해 다량의 첨가량이 요구될 뿐만 아니라, 파티클 및 이상성장이 발생하는 문제점이 있었고, 옥심실란과 같은 물질을 첨가하는 경우에도 실리콘 화합물 용해도 감소, 파티클 및 이상성장 발생과 같은 문제점이 존재하였다.
또한, 실리케이트 계열 화합물을 사용하는 경우, 식각액 내 실리콘 농도의 상승으로 파티클 발생 및 산화막 표면의 이상성장이 발생하였고, 고선택비 구현이 어려운 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 실리콘 산화막의 식각을 최소화하면서 실리콘 질화막을 선택적으로 제거할 수 있을 뿐만 아니라, 파티클 발생을 억제하여 반도체 소자 내 이상성장 발생을 억제할 수 있는 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조방법을 제공하는 것이다.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 측면은, 무기산; 하기 화학식 1로 표시되는 규소계 화합물; 및 물;을 포함하는, 실리콘 질화막 선택적 식각액을 제공한다.
[화학식 1]
Figure 112019078598359-pat00001
상기 화학식 1에서,
L은 단일 결합, 탄소수 1 내지 10의 알킬렌 또는 탄소수 4 내지 8의 사이클로알킬렌이고, R1은 수소, 하이드록시, 탄소수 1 내지 10의 알킬 또는 탄소수 1 내지 10의 알콕시이고, R2는 하이드록시 또는 탄소수 1 내지 10의 알콕시이고, n은 1 내지 10의 정수이다.
일 실시형태에 따르면, 상기 화학식 1에서, L은 탄소수 1 내지 10의 알킬렌 또는 탄소수 4 내지 8의 사이클로알킬렌이고, R1은 수소, 하이드록시 또는 탄소수 1 내지 6의 알킬이고, R2는 하이드록시 또는 탄소수 1 내지 6의 알콕시이고, n은 1 내지 5의 정수인 것일 수 있다.
일 실시형태에 따르면, 상기 화학식 1에서, L은 탄소수 1 내지 5의 알킬렌이고, R1은 수소 또는 탄소수 1 내지 5의 알킬이고, R2는 하이드록시이고, n은 1 내지 3의 정수인 것일 수 있다.
일 실시형태에 따르면, 상기 화학식 1로 표시되는 규소계 화합물은, 3-(트리하이드록시실릴)프로필설파믹 애씨드, 메틸(3-(트리하이드록시실릴)프로필)설파믹 애씨드, 3-(3-(트리하이드록시실릴)프로필아미노)프로필설파믹 애씨드, 3-(3-(트리하이드록시실릴)프로필아미노)프로필설파믹 애씨드, 3-(3-(3-(트리하이드록시실릴)프로필아미노)프로필아미노)프로필설파믹 애씨드 및 메틸(3-(메틸(3-(메틸(3-(트리하이드록시실릴)프로필)아미노)프로필)아미노)프로필)설파믹 애씨드로 이루어진 군으로부터 선택된 어느 하나인 것일 수 있다.
일 실시형태에 따르면, 상기 무기산은, 인산, 피로인산, 아인산, 메타인산, 폴리인산, 황산, 아황산, 질산 및 아질산으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액 중, 상기 무기산의 함량은, 85 중량% 내지 90 중량%인 것일 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액 중, 상기 화학식 1로 표시되는 규소계 화합물의 함량은, 0.01 중량% 내지 3 중량%인 것일 수 있다.
일 실시형태에 따르면, 상기 무기산은 85 중량% 내지 90 중량%이고, 상기 화학식 1로 표시되는 규소계 화합물은 0.01 중량% 내지 3 중량%이고, 잔량의 물을 포함하는 것일 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액은, 실리콘 질화막 대 실리콘 산화막의 선택비가, 100 : 1 이상인 것일 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액은, 실리콘 질화막에 대한 식각 속도는 400 내지 500 Å이고, 실리콘 산화막에 대한 식각 속도는 3 Å 이하인 것일 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액은, 식각 공정 시, 파티클 발생을 억제하는 것일 수 있다.
본 발명의 다른 측면은, 기판 상에 실리콘 산화막 및 실리콘 질화막을 형성하는 단계; 및 실리콘 질화막 선택적 식각액을 사용하여 상기 실리콘 산화막 및 실리콘 질화막이 형성된 기판을 식각하는 단계;를 포함하고, 상기 실리콘 질화막 선택적 식각액은, 청구항 제1항 내지 제11항 중 어느 한 항의 실리콘 질화막 선택적 식각액인 것인, 실리콘 산화막 및 실리콘 질화막이 형성된 기판의 식각 방법을 제공한다.
본 발명의 또 다른 측면은, 제1항 내지 제11항 중 어느 한 항의 실리콘 질화막 선택적 식각액을 이용하여 수행되는 식각 공정을 포함하는, 반도체 소자의 제조 방법을 제공한다.
본 발명에 따른 실리콘 질화막 선택적 식각액은, 실리콘 산화막의 식각 억제 능력이 극대화되어, 실리콘 산화막에 대한 실리콘 질화막의 고선택비 구현이 가능하다.
특히, 알킬 실란 트라이올(Alkyl silane triol) 형태의 규소계 화합물은, 소량의 첨가만으로도 높은 실리콘 산화막 식각 억제 효과를 나타내어, 고선택비 구현을 위한 식각액 제조가 용이하다.
또한, 식각 공정 시, 파티클 발생을 억제하여 반도체 소자 내 이상성장 발생을 억제할 수 있는 효과가 있다.
도 1은, 실시예 2의 식각액을 사용하여 식각한 막 표면의 FE-SEM 이미지이다.
도 2는, 비교예 2의 식각액을 사용하여 식각한 막 표면의 FE-SEM 이미지이다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
이하, 본 발명의 질화막 선택적 식각액 및 이를 사용한 반도체 소자의 제조방법에 대하여 실시예 및 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본 발명이 이러한 실시예 및 도면에 제한되는 것은 아니다.
본 발명의 일 측면은, 무기산; 하기 화학식 1로 표시되는 규소계 화합물; 및 물;을 포함하는, 실리콘 질화막 선택적 식각액을 제공한다.
[화학식 1]
Figure 112019078598359-pat00002
상기 화학식 1에서,
L은 단일 결합, 탄소수 1 내지 10의 알킬렌 또는 탄소수 4 내지 8의 사이클로알킬렌이고, R1은 수소, 하이드록시, 탄소수 1 내지 10의 알킬 또는 탄소수 1 내지 10의 알콕시이고, R2는 하이드록시 또는 탄소수 1 내지 10의 알콕시이고, n은 1 내지 10의 정수이다.
일 실시형태에 따르면, 상기 화학식 1에서, n이 2 이상의 정수일 경우, L은 각각 동일하거나 상이할 수 있다.
일 실시형태에 따르면, 상기 화학식 1에서, n이 2 이상의 정수일 경우, R1은 각각 동일하거나 상이할 수 있다.
일 실시형태에 따르면, 상기 화학식 1로 표시되는 규소계 화합물은 알콕시 계열의 실란(Silane)과 설퍼(Sulfur) 또는 퍼옥사이드(peroxide) 계열 물질의 합성을 통해 제조된 것일 수 있다.
본 발명의 실리콘 질화막 선택적 식각액은, 상기 화학식 1로 표시되는 규소계 화합물을 선택비 주 조절제로 포함하여 실리콘 산화막의 패시베이션(passivation) 성능이 극대화될 수 있다.
또한, 상기 화학식 1로 표시되는 규소계 화합물은 소량의 첨가만으로도 실리콘 산화막에 대한 실리콘 질화막의 고선택비 구현이 가능하여, 선택비 조절제의 첨가량을 1 중량%, 바람직하게는 0.1 중량% 이하로 감소시킬 수 있으며, 첨가량을 조절하여 실리콘 산화막의 식각 속도를 자유롭게 제어할 수 있다.
일 실시형태에 따르면, 상기 화학식 1에서, L은 탄소수 1 내지 10의 알킬렌 또는 탄소수 4 내지 8의 사이클로알킬렌이고, R1은 수소, 하이드록시 또는 탄소수 1 내지 6의 알킬이고, R2는 하이드록시 또는 탄소수 1 내지 6의 알콕시이고, n은 1 내지 5의 정수인 것일 수 있다.
일 실시형태에 따르면, 상기 화학식 1에서, L은 탄소수 1 내지 5의 알킬렌이고, R1은 수소 또는 탄소수 1 내지 5의 알킬이고, R2는 하이드록시이고, n은 1 내지 3의 정수인 것일 수 있다.
일 실시형태에 따르면, 상기 화학식 1로 표시되는 규소계 화합물은, 3-(트리하이드록시실릴)프로필설파믹 애씨드, 메틸(3-(트리하이드록시실릴)프로필)설파믹 애씨드, 3-(3-(트리하이드록시실릴)프로필아미노)프로필설파믹 애씨드, 3-(3-(트리하이드록시실릴)프로필아미노)프로필설파믹 애씨드, 3-(3-(3-(트리하이드록시실릴)프로필아미노)프로필아미노)프로필설파믹 애씨드 및 메틸(3-(메틸(3-(메틸(3-(트리하이드록시실릴)프로필)아미노)프로필)아미노)프로필)설파믹 애씨드로 이루어진 군으로부터 선택된 어느 하나인 것일 수 있다.
일 실시형태에 따르면, 상기 무기산은, 인산, 피로인산, 아인산, 메타인산, 폴리인산, 황산, 아황산, 질산 및 아질산으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 실시형태에 따르면, 상기 무기산은 바람직하게는 인산일 수 있으며, 상기 인산은 물 또는 탈이온수(DIW)와 혼합되어 사용될 수 있다.
일 실시형태에 따르면, 상기 인산은 강산에 해당하여 단독으로 사용할 경우 부식성으로 인해 취급에 어려움이 있을 수 있으나, 소량의 탈이온수와 혼합하고, 상기 화학식 1로 표시되는 화합물을 첨가하여 사용할 경우, 실리콘 파티클 유발을 억제할 수 있는 효과가 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액 중, 상기 무기산의 함량은, 85 중량% 내지 90 중량%인 것일 수 있다.
상기 무기산의 함량이 85 중량 % 미만일 경우, 식각 효과가 미미하게 나타날 수 있고, 90 중량 %를 초과할 경우, 강산의 과다 첨가로 인하여 산화막이 과식각되고 실리콘 파티클을 유발할 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액 중, 상기 화학식 1로 표시되는 규소계 화합물의 함량은, 0.01 중량% 내지 3 중량%인 것일 수 있다.
바람직하게는, 상기 실리콘 질화막 선택적 식각액 중, 상기 화학식 1로 표시되는 규소계 화합물의 함량은, 0.01 중량% 내지 1 중량%일 수 있고, 더욱 바람직하게는 0.01 중량% 내지 0.5 중량%일 수 있으며, 더더욱 바람직하게는 0.01 중량% 내지 0.1 중량%일 수 있다.
상기 실리콘 질화막 선택적 식각액 중, 상기 화학식 1로 표시되는 규소계 화합물의 함량이 0.01 중량 % 미만일 경우, 선택비 향상 효과가 미미하게 나타날 수 있고, 실리콘 산화막이 과식각 되어 산화막층의 두께가 얇아지거나 형태 변형을 초래하게 되어 후공정 및 최종 제품의 품질을 저하시킬 수 있으며, 산화막 층에 걸리는 용량(capacity)이 증가하고 항복 전압(breakdown voltage)이 낮아져 한계치에 도달하는 문제점이 발생할 수 있다.
또한, 상기 실리콘 질화막 선택적 식각액 중, 상기 화학식 1로 표시되는 규소계 화합물의 함량이 3 중량 %를 초과할 경우, 무기산 및 물의 비율이 상대적으로 낮아져서 실리콘 질화막 식각 능력이 감소될 수 있고, 산화막의 식각 속도가 적정 수치 미만으로 감소하며 산화막의 식각이 아닌 증착 현상이 발생함에 따라 실리콘 산화막 부분에 이상 성장이 발생할 수 있다.
일 실시형태에 따르면, 상기 무기산은 85 중량% 내지 90 중량%이고, 상기 화학식 1로 표시되는 규소계 화합물은 0.01 중량% 내지 3 중량%이고, 잔량의 물을 포함하는 것일 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액은, 실리콘 질화막 대 실리콘 산화막의 선택비가, 100 : 1 이상인 것일 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액은, 실리콘 질화막 대 실리콘 산화막의 선택비가, 100 : 1 내지 ∞ : 1인 것일 수 있다.
상기 실리콘 질화막 선택적 식각액은, 실리콘 질화막 대 실리콘 산화막의 선택비가 100 : 1 미만인 경우, 반도체 제조 공정 시 실리콘 질화막이 충분히 식각되지 않아 신뢰도를 저하시키고 패턴형성이 어려울 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 대 실리콘 산화막의 식각 선택비의 측정은 160 ℃이상에서, 식각 시간은 실리콘 질화막 5분, 실리콘 산화막 1시간으로 측정된 것일 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액은, 실리콘 질화막에 대한 식각 속도는 400 내지 500 Å이고, 실리콘 산화막에 대한 식각 속도는 3 Å 이하인 것일 수 있다.
일 실시형태에 따르면, 상기 실리콘 식각 속도의 측정은 160 ℃이상에서, 실리콘 질화막은 5분, 실리콘 산화막은 1시간 동안 식각하여 측정된 것일 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액은, 식각 공정 시, 파티클 발생을 억제하는 것일 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액은, 식각 공정 시, 실리콘의 농도 상승을 억제시켜 실리콘 화합물의 파티클 발생 및 산화막 표면의 이상성장 발생을 감소시킬 수 있으며, 보관 안정성 및 식각 안정성이 우수한 효과가 있다.
본 발명의 다른 측면은, 기판 상에 실리콘 산화막 및 실리콘 질화막을 형성하는 단계; 및 실리콘 질화막 선택적 식각액을 사용하여 상기 실리콘 산화막 및 실리콘 질화막이 형성된 기판을 식각하는 단계;를 포함하고, 상기 실리콘 질화막 선택적 식각액은, 청구항 제1항 내지 제11항 중 어느 한 항의 실리콘 질화막 선택적 식각액인 것인, 실리콘 산화막 및 실리콘 질화막이 형성된 기판의 식각 방법을 제공한다.
본 발명의 또 다른 측면은, 제1항 내지 제11항 중 어느 한 항의 실리콘 질화막 선택적 식각액을 이용하여 수행되는 식각 공정을 포함하는, 반도체 소자의 제조 방법을 제공한다.
이하, 실시예 및 비교예에 의하여 본 발명을 더욱 상세히 설명하고자 한다.
단, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 내용이 하기 실시예에 한정되는 것은 아니다.
< 제조예 1>
3-(트리하이드록시실릴)프로필설파믹 애씨드 (3-(trihydroxysilyl)propylsulfamic acid)의 제조
Figure 112019078598359-pat00003
냉각관 및 교반기를 구비한 4구 플라스크에 탈이온수와 에탄올을 1 : 1 중량으로 섞은 용액을 36 중량부 투입하고, 드랍핑퓨넬 2개에 각각 아미노 실란 8 중량부와 암모늄설퍼화합물 40중량부를 담은 후 80℃에서 약 3시간 동안 드랍 하면서 수소규소화반응(Hydrosilylation)을 진행하여 표제의 화합물을 수득하였다.
여기서, 아미노 실란으로는, 비스(3-트리에톡시실릴-프로필)아민 (Bis(3- triethoxysilyl-propyl) amine), 비스(3-트리메톡시실릴-프로필)아민 (Bis(3-trimethoxysilyl-propyl) amine), 3-아미노프로필-메틸디에톡시실란 (3-aminopropyl- methyldiethoxysilane), 3-아미노프로필트리-에톡시실란 (3-aminopropyltri-ethoxysilane), 3-아미노프로필트리-메톡시실란 (3-aminopropyltri-methoxysilane), 트리아미노-기능성 프로필트리메톡시-실란 (triamino-functional propyltrimethoxy-silane), 디에틸아미노메틸트리에톡시실란 (diethylaminomethyltriethoxysilane), 3-유레이도프로필트리에톡시실란 (3-ureidopropyltriethoxysilane), 아미노에틸아미노프로필트리메톡시실란 (aminoethylaminopropyltrimethoxysilane), 아미노에틸아미노프로필메틸디메톡시실란 (aminoethylaminopropylmethyldimethoxysilane), 테트라(메킬에틸케톡심)실란 (Tetra(methylethylketoxime)silane), 및 테트라(메틸이소부틸케톡심)실란 (Tetra (methylisobutylketoxime) silane) 중 하나 이상을 사용할 수 있다.
또한, 암모늄설퍼 화합물로는, 암모늄 바이설파이트 (Ammonium bisulfite), 암모늄 설파이트 (Ammonium sulfite), 암모늄 하이드로설파이트 (Ammonium hydrosulfite), 암모늄 메타바이설파이트 (Ammonium metabisulfite), 및 암모늄 퍼설페이트 (Ammonium persulfate) 중 하나를 사용할 수 있다.
< 제조예 2>
메틸(3-(트리하이드록시실릴)프로필)설파믹 애씨드(methyl(3-(trihydroxysilyl)propyl)sulfamic acid)의 제조
Figure 112019078598359-pat00004
상기 제조예 1과 유사한 방법을 사용하여, 표제의 화합물을 제조하였다.
< 제조예 3>
3-(3-(트리하이드록시실릴)프로필아미노)프로필설파믹 애씨드(3-(3-(trihydroxysilyl)propylamino)propylsulfamic acid)의 제조
Figure 112019078598359-pat00005
상기 제조예 1과 유사한 방법을 사용하여, 표제의 화합물을 제조하였다.
< 제조예 4>
3-(3-(트리하이드록시실릴)프로필아미노)프로필설파믹 애씨드(3-(3-(trihydroxysilyl)propylamino)propylsulfamic acid)의 제조
Figure 112019078598359-pat00006
상기 제조예 1과 유사한 방법을 사용하여, 표제의 화합물을 제조하였다.
< 제조예 5>
3-(3-(3-(트리하이드록시실릴)프로필아미노)프로필아미노)프로필설파믹 애씨드 (3-(3-(3-(trihydroxysilyl)propylamino)propylamino)propylsulfamic acid)의 제조
Figure 112019078598359-pat00007
상기 제조예 1과 유사한 방법을 사용하여, 표제의 화합물을 제조하였다.
< 제조예 6>
메틸(3-(메틸(3-(메틸(3 (트리하이드록시실릴)프로필)아미노)프로필)아미노)프로필)설파믹 애씨드 (methyl(3-(methyl(3-(methyl(3-(trihydroxysilyl)propyl)amino)propyl)amino)propyl)sulfamic acid)의 제조
Figure 112019078598359-pat00008
상기 제조예 1과 유사한 방법을 사용하여, 표제의 화합물을 제조하였다.
< 실시예 >
상기 제조된 제조예 1 내지 제조예 6의 화합물을 사용하여, 하기 표 1에 기재된 조성비로 혼합한 후, 상온에서 10분간 700 rpm의 속도로 교반하여 실리콘 질화막 식각액을 제조하였다. 물의 함량은 식각액 총 중량이 100%가 되도록 하는 잔량으로 하였다.
구분 인산(wt%) 규소계 화합물 기타 성분 물(wt%)
성분 함량(wt%) 성분 함량(wt%)
실시예1 87.5 제조예1 0.05 - - 잔량
실시예2 87.5 제조예1 0.08 _ _ 잔량
실시예3 87.5 제조예2 0.08 _ _ 잔량
실시예4 87.5 제조예3 0.08 _ _ 잔량
실시예5 87.5 제조예3 0.1 _ _ 잔량
실시예6 87.5 제조예4 0.08 _ _ 잔량
실시예7 87.5 제조예5 0.08 _ _ 잔량
실시예8 87.5 제조예6 0.08 _ _ 잔량
< 비교예 >
규소계 화합물로, 3-아미노프로필트리에톡시실란 (APTES), 3-[2-(2-아미노에틸아미노)에틸아미노]프로필트리메톡시실란 (TAMS)을 사용하여, 하기 표 2에 기재된 조성비로 혼합한 뒤, 실시예 1과 동일한 방법으로 실리콘 질화막 식각액을 제조하였다.
구분 인산(wt%) 규소계 화합물 기타 성분 물(wt%)
성분 함량(wt%) 성분 함량(wt%)
비교예1 87.5 APTES 0.5 _ _ 잔량
비교예2 87.5 APTES 1 _ _ 잔량
비교예3 87.5 TAMS 1 _ _ 잔량
비교예4 87.5 APTES 0.5 Azole 0.1 잔량
비교예5 87.5 TAMS 0.5 EDTA 0.1 잔량
비교예6 87.5 HF 0.05 잔량
< 실험예 >
상기 실시예 및 비교예에서 제조한 실리콘 질화막 식각액을 이용하여, 실리콘 질화막에 대한 식각 속도, 실리콘 산화막에 대한 식각 속도를 각각 측정한 후, 선택비를 계산하였다.
이 때, 각 막질의 식각은 160 ℃조건에서 실행되었으며, 실리콘 질화막은 막은 5 분, 산화막은 1 시간 동안 식각 하였다. 식각 속도는 각 막질의 식각 전 후 두께 차이를 분 단위의 식각 시간으로 나누어 계산되었다. 막질 두께 측정에는 Reflectometer (Filmetrics F20)가 사용되었다.
이에 따른 측정 결과는 표 3과 같다.
구분 식각 온도
(℃)		 식각속도 선택비 파티클
발생여부
질화막
(Å/min)		 산화막
(Å/min)
실시예1 160 460 2.38 193 : 1 Ⅹ
실시예2 160 450 0.41 1,098 : 1 Ⅹ
실시예3 160 460 0.38 1,211 : 1 Ⅹ
실시예4 160 460 0.37 1,243 : 1 Ⅹ
실시예5 160 450 0.21 2,143 : 1 Ⅹ
실시예6 160 460 0.40 1,150 : 1 Ⅹ
실시예7 160 460 0.41 1,122 : 1 Ⅹ
실시예8 160 460 0.36 1,278 : 1 Ⅹ
비교예1 160 450 4.12 109 : 1 Ⅹ
비교예2 160 450 2.18 206 : 1 ○
비교예3 160 450 1.32 341 : 1 ○
비교예4 160 460 2.24 205 : 1 ○
비교예5 160 460 1.95 236 : 1 ○
비교예6 160 450 6.2 73 : 1 ○
표 3을 참조하면, 실시예 및 비교예의 질화막 식각 속도는 유사하였으나, 실시예에서 산화막의 식각 속도가 현저히 감소한 것을 확인할 수 있다.
이에 따라, 실시예 식각액은, 실리콘 산화막에 대한 실리콘 질화막의 높은 선택비가 구현 가능함을 알 수 있다.
또한, 실시예를 사용한 모든 경우에 파티클이 발생하지 않아, 반도체 소자 내 이상성장 발생을 억제할 수 있음을 확인할 수 있다.
도 1은, 실시예 2의 식각액을 사용하여 식각한 막 표면의 FE-SEM 이미지이다.
도 2는, 비교예 2의 식각액을 사용하여 식각한 막 표면의 FE-SEM 이미지이다.
도 2 및 도 3을 참조하면, 실시예 2의 식각액을 사용한 경우 막 표면에 파티클이 발생하지 않았으나, 비교예 2의 식각액을 사용한 경우 막 표면에 다량의 파티클이 발생한 것을 확인할 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.

Claims (13)

  1. 무기산;
    하기 화학식 1로 표시되는 규소계 화합물; 및
    물;을 포함하는,
    실리콘 질화막 선택적 식각액:
    [화학식 1]
    Figure 112021070436580-pat00009

    (상기 화학식 1에서,
    L은 단일 결합, 탄소수 1 내지 10의 알킬렌 또는 탄소수 4 내지 8의 사이클로알킬렌이고,
    R1은 수소, 하이드록시, 탄소수 1 내지 10의 알킬 또는 탄소수 1 내지 10의 알콕시이고,
    R2는 하이드록시 또는 탄소수 1 내지 10의 알콕시이고,
    n은 1 내지 10의 정수이다.)
  2. 제1항에 있어서,
    L은 탄소수 1 내지 10의 알킬렌 또는 탄소수 4 내지 8의 사이클로알킬렌이고,
    R1은 수소, 하이드록시 또는 탄소수 1 내지 6의 알킬이고,
    R2는 하이드록시 또는 탄소수 1 내지 6의 알콕시이고,
    n은 1 내지 5의 정수인 것인,
    실리콘 질화막 선택적 식각액.
  3. 제1항에 있어서,
    L은 탄소수 1 내지 5의 알킬렌이고,
    R1은 수소 또는 탄소수 1 내지 5의 알킬이고,
    R2는 하이드록시이고,
    n은 1 내지 3의 정수인 것인,
    실리콘 질화막 선택적 식각액.
  4. 제1항에 있어서,
    상기 화학식 1로 표시되는 규소계 화합물은,
    3-(트리하이드록시실릴)프로필설파믹 애씨드, 메틸(3-(트리하이드록시실릴)프로필)설파믹 애씨드, 3-(3-(트리하이드록시실릴)프로필아미노)프로필설파믹 애씨드, 3-(3-(트리하이드록시실릴)프로필아미노)프로필설파믹 애씨드, 3-(3-(3-(트리하이드록시실릴)프로필아미노)프로필아미노)프로필설파믹 애씨드 및 메틸(3-(메틸(3-(메틸(3-(트리하이드록시실릴)프로필)아미노)프로필)아미노)프로필)설파믹 애씨드로 이루어진 군으로부터 선택된 어느 하나인 것인,
    실리콘 질화막 선택적 식각액.
  5. 제1항에 있어서,
    상기 무기산은,
    인산, 피로인산, 아인산, 메타인산, 폴리인산, 황산, 아황산, 질산 및 아질산으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것인,
    실리콘 질화막 선택적 식각액.
  6. 제1항에 있어서,
    상기 실리콘 질화막 선택적 식각액 중, 상기 무기산의 함량은, 85 중량% 내지 90 중량%인 것인,
    실리콘 질화막 선택적 식각액.
  7. 제1항에 있어서,
    상기 실리콘 질화막 선택적 식각액 중, 상기 화학식 1로 표시되는 규소계 화합물의 함량은, 0.01 중량% 내지 3 중량%인 것인,
    실리콘 질화막 선택적 식각액.
  8. 제1항에 있어서,
    상기 무기산은 85 중량% 내지 90 중량%이고,
    상기 화학식 1로 표시되는 규소계 화합물은 0.01 중량% 내지 3 중량%이고,
    잔량의 물을 포함하는 것인,
    실리콘 질화막 선택적 식각액.
  9. 제1항에 있어서,
    실리콘 질화막 대 실리콘 산화막의 선택비가, 100 : 1 이상인 것인,
    실리콘 질화막 선택적 식각액.
  10. 제1항에 있어서,
    실리콘 질화막에 대한 식각 속도는 400 내지 500 Å이고, 실리콘 산화막에 대한 식각 속도는 3 Å 이하인 것인,
    실리콘 질화막 선택적 식각액.
  11. 제1항에 있어서,
    식각 공정 시, 파티클 발생을 억제하는 것인,
    실리콘 질화막 선택적 식각액.
  12. 기판 상에 실리콘 산화막 및 실리콘 질화막을 형성하는 단계; 및
    실리콘 질화막 선택적 식각액을 사용하여 상기 실리콘 산화막 및 실리콘 질화막이 형성된 기판을 식각하는 단계;를 포함하고,
    상기 실리콘 질화막 선택적 식각액은, 청구항 제1항 내지 제11항 중 어느 한 항의 실리콘 질화막 선택적 식각액인 것인,
    실리콘 산화막 및 실리콘 질화막이 형성된 기판의 식각 방법.
  13. 제1항 내지 제11항 중 어느 한 항의 실리콘 질화막 선택적 식각액을 이용하여 수행되는 식각 공정을 포함하는,
    반도체 소자의 제조 방법.
KR1020190092999A 2018-12-11 2019-07-31 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법 KR102278765B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190092999A KR102278765B1 (ko) 2019-07-31 2019-07-31 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법
PCT/KR2019/016069 WO2020122454A1 (ko) 2018-12-11 2019-11-22 반도체용 고선택비 식각액, 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조
TW108145399A TW202022091A (zh) 2018-12-11 2019-12-11 用於半導體的高選擇比蝕刻液、對氮化矽膜具選擇性的蝕刻液、及使用其製造半導體裝置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190092999A KR102278765B1 (ko) 2019-07-31 2019-07-31 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20210014927A KR20210014927A (ko) 2021-02-10
KR102278765B1 true KR102278765B1 (ko) 2021-07-20

Family

ID=74561388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190092999A KR102278765B1 (ko) 2018-12-11 2019-07-31 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR102278765B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058500A (ja) 1998-08-07 2000-02-25 Matsushita Electron Corp エッチング液，その製造方法及びエッチング方法
US20050159011A1 (en) 2004-01-21 2005-07-21 Thirumala Vani K. Selective etching silicon nitride

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097275B1 (ko) * 2009-10-07 2011-12-22 솔브레인 주식회사 실리콘질화막에 대한 고선택비 식각용 조성물
KR102545801B1 (ko) * 2015-12-04 2023-06-21 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102415960B1 (ko) * 2016-02-05 2022-07-01 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058500A (ja) 1998-08-07 2000-02-25 Matsushita Electron Corp エッチング液，その製造方法及びエッチング方法
US20050159011A1 (en) 2004-01-21 2005-07-21 Thirumala Vani K. Selective etching silicon nitride

Also Published As

Publication number Publication date
KR20210014927A (ko) 2021-02-10

Similar Documents

Publication Publication Date Title
KR102511607B1 (ko) 식각 조성물, 식각 방법 및 반도체 소자
KR101097275B1 (ko) 실리콘질화막에 대한 고선택비 식각용 조성물
KR102161019B1 (ko) 질화티타늄막 및 텅스텐막의 적층체용 식각 조성물, 이를 이용한 식각 방법 및 이로부터 제조된 반도체 소자
KR102071598B1 (ko) 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR101907637B1 (ko) 실리콘질화막의 고선택비 식각 조성물
KR102484988B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102311335B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102602860B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR20170030774A (ko) 비인산계 실리콘 질화막 식각 조성물
KR102031251B1 (ko) 실리콘질화막 식각 조성물
KR102278765B1 (ko) 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법
US10920142B2 (en) Polysiloxane-based compound, silicon nitride layer etching composition including the same
KR102464161B1 (ko) 실리콘 질화막 식각 조성물
KR102250433B1 (ko) 폴리실록산계 화합물 및 이를 포함하는 실리콘 질화막 식각 조성물
KR102450687B1 (ko) 실리콘 질화막 식각 조성물
KR102276085B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102260743B1 (ko) 실리콘 질화막 식각 조성물
KR102071599B1 (ko) 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR102576575B1 (ko) 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
KR102443313B1 (ko) 실란 화합물을 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102240668B1 (ko) 폴리실록산계 화합물을 포함하는 조성물 및 이를 포함하는 식각 조성물
KR20200057288A (ko) 식각액 조성물, 절연막의 식각방법 및 반도체 소자의 제조방법
KR20210007574A (ko) 실리콘 질화막 식각액
KR20180106144A (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
KR20200137410A (ko) 식각 조성물, 이를 이용한 절연막 식각 방법 및 반도체 소자의 제조방법, 그리고 신규 화합물

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant