KR20050003163A - 질화물 제거용 식각액 및 이를 이용한 반도체 소자의질화막 제거방법 - Google Patents

질화물 제거용 식각액 및 이를 이용한 반도체 소자의질화막 제거방법 Download PDF

Info

Publication number
KR20050003163A
KR20050003163A KR1020030043306A KR20030043306A KR20050003163A KR 20050003163 A KR20050003163 A KR 20050003163A KR 1020030043306 A KR1020030043306 A KR 1020030043306A KR 20030043306 A KR20030043306 A KR 20030043306A KR 20050003163 A KR20050003163 A KR 20050003163A
Authority
KR
South Korea
Prior art keywords
volume
etchant
semiconductor substrate
nitride film
hydrofluoric acid
Prior art date
Application number
KR1020030043306A
Other languages
English (en)
Other versions
KR100558164B1 (ko
Inventor
이상미
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030043306A priority Critical patent/KR100558164B1/ko
Priority to US10/879,203 priority patent/US7151058B2/en
Publication of KR20050003163A publication Critical patent/KR20050003163A/ko
Application granted granted Critical
Publication of KR100558164B1 publication Critical patent/KR100558164B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

식각 속도가 향상된 질화물 제거용 식각액 및 이를 이용한 반도체 소자의 질화막 제거방법이 개시되어 있다. 100부피%의 전체 식각액 조성물을 기준으로 약 15 내지 40 부피%의 불화수소산, 약 15 내지 60 부피%의 인산 및 탈이온수를 포함하고 약 50℃를 초과하고 약 90℃ 이하에서 제공되는 식각액을 제공한다. 상기 식각액을 질화막이 도포된 반도체 기판의 경사면, 뒷면 및 저면에 제공하여 빠른 속도로 질화막을 제거한다. 상기 조성비를 갖는 식각액은 낮은 온도에서도 질화물을 빠르게 제거할 수 있다.

Description

질화물 제거용 식각액 및 이를 이용한 반도체 소자의 질화막 제거방법{ETCHANT FOR ETCHING NITRIDE AND METHOD FOR REMOVING NITRIDE FILM OF SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 질화물 제거용 식각 DOR 및 이를 이용한 반도체 소자의 질화막 제거방법에 관한 것으로, 보다 상세하게는 단시간에 질화물을 제거할 수 있는 질화물 제거용 식각액 및 이를 이용한 반도체 소자의 질화막 제거방법에 관한 것이다.
반도체 소자를 제조하기 위해서는 다양한 종류의 막을 도포하는 증착공정 및 상기 막을 식각하여 원하는 패턴을 형성하는 식각공정을 반복적으로 진행한다. 뿐만 아니라, 상기 막 또는 패턴에 특정 성질을 부여하기 위하여 다양한 처리공정을 반복한다. 이와 같이, 반복적으로 다양한 공정을 진행하면, 반도체 소자 내에 다수의 파티클(particle)이 발생한다.
상기 파티클은 반도체 소자의 제조 설비로부터 발생할 수 있으며, 반도체 기판의 뒷면(backside) 및 반도체 기판의 경사면(bevel)에 존재하는 막질에 의해서 발생할 수 있다. 특히, 상기 반도체 기판의 뒷면 및 경사면에 존재하는 막질에 의한 파티클성 불량의 빈도수가 증가하면서, 상기 막질 제거용 식각물질(etchant)에대한 연구가 진행되고 있다.
앞서 언급한 바와 같이, 반도체 소자를 제조하기 위해서는 다양한 종류의 공정을 반복적으로 진행하므로, 각 단위공정에 의해 처리된 반도체 기판의 상태를 검사하기 위한 검사공정이 진행된다. 예컨대, 반도체 기판 상에 도포된 막의 두께, 막질 및 반도체 소자의 성능을 검사하기 위해, 여분의 반도체 기판(dummy wafer)을 실제 공정용 반도체 기판과 함께 라인에 투입하여 상기 여분의 반도체 기판을 검사한다.
검사하고자 하는 공정을 거친 상기 여분의 반도체 기판은 검사가 완료된 후, 도포된 막들을 제거하는 디캡(decap) 공정을 거쳐 다시 사용되거나 폐기된다. 그러나, 반도체 기판의 크기가 300mm로 증가하여, 반도체 기판의 원가가 상승하면서 상기 디캡 공정에 의해 반도체 기판을 재생하는 빈도가 증가하고 있다.
상기 디캡 공정은 주로 식각물질을 이용하여 반도체 기판 상에 도포된 막을 제거하므로, 빠른 시간 내에 반도체 기판에 손상(damage)을 주지않고 식각할 수 있는 디캡 공정용 식각액이 요구되고 있다. 따라서, 상기 식각액은 제거하고자 하는 막질의 종류에 따라 효율적으로 상기 막질을 제거할 수 있도록 선택되어야 한다.
반도체 소자 제조공정 중, 상기 반도체 기판 뒷면 및 경사면의 막질 제거 및 디캡 공정에서 주로 제거되는 물질은 폴리실리콘, 질화막 및 산화막 등이 있다. 특히, 질화막의 사용빈도가 높은 만큼, 불필요하게 잔류하는 상기 질화막을 제거하는 빈도가 가장 높다. 상기 질화막을 제거하기 위해 사용되는 식각물질은 공정별로 구분된다. 예컨대, 경사면의 질화막 식각물질로는 인산(H3PO4) 용액을 사용하며, 디캡 공정용 질화막 식각물질로는 불화수소산(HF) 용액을 사용한다.
그러나, 상기 식각 용액들은 도포된 물질을 제거하는데 시간이 길어 비효율적이며, 고온에서 작용하여 반도체 기판을 손상시키게 된다.
예컨대, 반도체 기판 경사면의 질화막 제거용 식각용액인 인산 용액은 약 160℃에서 사용되는 반면, 상기 질화막의 제거속도가 매우 느려 공정적용에 비효율적이다. 또한, 상기 디캡 공정의 질화막 제거용 식각용액인 불화수소산 용액은 온도를 상승시킬수록 질화막 제거속도는 상승하나, 흄(fume)이 발생하여 반도체 제조 설비에 손상을 준다.
즉, 질화막을 빠르게 제거하기 위해서는 온도가 과도하게 상승하여 반도체 기판에 손상을 주어 파티클이 다량 발생하거나, 처리시간이 과도하여 공정효율이 저하된다.
따라서, 본 발명의 제1 목적은 질화물에 대한 식각 속도가 빠른 질화물 제거용 식각액을 제공하는 것이다.
본 발명의 제2 목적은 반도체 기판의 경사면(bevel) 부위에 존재하는 질화막을 잔류물이 재흡착하지 않게 빠르게 제거할 수 있는 반도체 소자의 질화막 제거방법을 제공하는 것이다.
본 발명의 제3 목적은 반도체 기판의 뒷면(backside) 부위에 존재하는 질화막을 잔류물이 재흡착하지 않게 빠르게 제거할 수 있는 반도체 소자의 질화막 제거방법을 제공하는 것이다.
본 발명의 제4 목적은 반도체 기판의 전면에 도포된 질화막을 잔류물이 재흡착하지 않게 빠르게 제거할 수 있는 반도체 소자의 질화막 제거방법을 제공하는 것이다.
상기 제1 목적을 달성하기 위하여 본 발명은, 100 부피%의 전체 조성물을 기준으로 15 내지 40 부피%의 불화수소산, 15 내지 60 부피%의 인산 및 탈이온수를 포함하고 50℃를 초과하고 90℃이하의 온도에서 제공되는 질화물 제거용 식각액을 제공한다.
상기 제2 목적을 달성하기 위하여 본 발명은, 100 부피%의 전체 조성물을 기준으로 15 내지 40 부피%의 불화수소산, 15 내지 60 부피%의 인산 및 탈이온수를 포함하는 식각액을 준비하는 단계, 상기 식각액을 질화막이 도포된 반도체 기판의 경사면(bevel) 부위에 50℃를 초과하고 90℃이하의 온도에서 제공하는 단계, 상기 반도체 기판을 탈이온수로 린스하는 단계 및 상기 반도체 기판을 건조시키는 단계로 이루어진 반도체 소자의 질화막 제거방법을 제공한다.
상기 제3 목적을 달성하기 위하여 본 발명은, 100 부피%의 전체 조성물을 기준으로 15 내지 40 부피%의 불화수소산, 15 내지 60 부피%의 인산 및 탈이온수를 포함하는 식각액을 준비하는 단계, 상기 식각액을 질화막이 도포된 반도체 기판의 뒷면(backside)에 50℃를 초과하고 90℃이하의 온도에서 제공하는 단계, 상기 반도체 기판을 탈이온수로 린스하는 단계 및 상기 반도체 기판을 건조시키는 단계로 이루어진 반도체 소자의 질화막 제거방법을 제공한다.
상기 제4 목적을 달성하기 위하여 본 발명은, 100 부피%의 전체 조성물을 기준으로 15 내지 40 부피%의 불화수소산, 15 내지 60 부피%의 인산 및 탈이온수를 포함하는 식각액을 준비하는 단계, 상기 식각액을 질화막이 도포된 반도체 기판 전면에 50℃를 초과하고 90℃이하의 온도에서 제공하는 단계, 상기 반도체 기판을 탈이온수로 린스하는 단계 및 상기 반도체 기판을 건조시키는 단계로 이루어진 반도체 소자의 질화막 제거방법을 제공한다.
이하, 본 발명을 상세히 설명한다.
우선, 본 발명의 질화물 제거용 식각 조성물을 설명하고자 한다.
상기 식각 조성물은 100부피%의 상기 식각 조성물을 기준으로 약 15 내지 40 부피%의 불화수소산을 포함한다. 상기 불화수소산의 함량이 약 15 부피% 미만이면, 식각 속도가 저하되며, 약 40 부피%를 초과하면, 흄이 발생할 가능성이 높아진다. 따라서, 상기 불화수소산의 함량은 약 15 내지 40 부피%이고, 더욱, 바람직하게는 약 28 내지 40 부피%이다.
상기 식각 조성물은 상기 식각 조성물의 부피를 기준으로 약 15 내지 60 부피%의 인산을 포함한다. 상기 인산의 함량이 약 15 부피% 미만이면, 상기 불화수소산의 함량이 증가하며, 약 60 부피%를 초과하면, 불화수소산의 함량이 감소하여 식각 속도가 저하된다. 따라서, 상기 인상의 함량은 약 15 내지 60 부피%인 것이 바람직하며, 더욱 바람직하게는, 약 15 내지 35 부피%이다.
상기 식각 조성물의 부피에 있어서, 상기 인산 및 불화수소산을 제외한 나머지 부피는 탈이온수로 채워진다.
이때, 상기 식각 조성물은 약 50℃를 초과하고 약 90℃이하로 유지되는 상태에서 제공된다. 즉, 상기 식각 조성물은 약 50℃를 초과하면 약 90℃이하에서도 질화물에 대한 우수한 식각 속도를 나타내며, 약 75℃이하에서도 공정 적용 가능한 식각 속도를 나타낸다.
상기 식각 조성물을 이용한 반도체 소자의 질화막 제거방법을 상세히 설명하고자 한다.
우선, 반도체 기판의 경사면(bevel) 부위에 잔류하는 질화막 제거방법을 설명하고자 한다.
반도체 기판의 경사면 부위에 질화물을 도포하여 질화막을 형성한다. 상기 질화막은 일반적인 층간 절연막의 두께만큼 도포할 수 있다.
100 부피%의 전체 조성물을 기준으로 15 내지 40 부피%의 불화수소산, 15 내지 60 부피%의 인산 및 탈이온수를 포함하는 식각액을 제조하여 상기 질화막이 도포된 반도체 기판의 경사면(bevel) 부위에 50℃를 초과하고 90℃이하의 온도에서 제공한다.
이때, 상기 식각액은 상기 반도체 기판의 경사면에 대해 분사하여 제공할 수 있으며, 상기 반도체 기판을 회전하는 상태에서 떨어뜨려 제공할 수 있다. 즉, 상기 식각액은 상기 반도체 기판의 회전으로 발생한 원심력에 의해 중앙으로부터 가장자리로 퍼짐으로써 상기 경사면에 잔류하는 질화막을 효과적으로 제거할 수 있다.
제거가 완료된 상기 반도체 기판을 탈이온수로 린스하여 잔류하는 식각액을 제거한다. 상기 반도체 기판을 건조시킴으로써 탈이온수를 증발시킨다.
상기 식각액에 포함된 상기 불화수소산은 28 내지 40 부피%로 제공될 수 있으며, 인산은 15 내지 35 부피%로 제공될 수 있다. 또한, 온도는 50℃를 초과하고 75℃이하로 제공하여 효과를 증대시킬 수 있다.
반도체 기판의 뒷면(backside)에 잔류하는 질화막 제거방법을 설명하고자 한다.
뒷면에 질화막이 도포된 반도체 기판을 준비한다. 상기 질화막은 일반적인 층간 절연막의 두께만큼 잔류한다.
100 부피%의 전체 조성물을 기준으로 15 내지 40 부피%의 불화수소산, 15 내지 60 부피%의 인산 및 탈이온수를 포함하는 식각액을 제조하여 상기 질화막이 도포된 반도체 기판의 뒷면에 50℃를 초과하고 90℃이하의 온도에서 제공한다.
이때, 상기 식각액은 상기 반도체 기판의 뒷면에 대해 분사하여 제공할 수 있으며, 상기 반도체 기판을 상기 식각액이 담긴 베스 내에 침지함으로써 제공할 수 있다.
제거가 완료된 상기 반도체 기판을 탈이온수로 린스하여 잔류하는 식각액을 제거한다. 상기 반도체 기판을 건조시킴으로써 탈이온수를 증발시킨다.
상기 식각액에 포함된 상기 불화수소산은 28 내지 40 부피%로 제공될 수 있으며, 인산은 15 내지 35 부피%로 제공될 수 있다. 또한, 온도는 50℃를 초과하고 75℃이하로 제공하여 효과를 증대시킬 수 있다.
반도체 기판의 전면에 도포된 질화막 제거방법을 설명하고자 한다.
반도체 기판 상에 질화물을 증착하여 질화막을 형성한다. 상기 질화막은 일반적인 층간 절연막의 두께만큼 도포된다.
100 부피%의 전체 조성물을 기준으로 15 내지 40 부피%의 불화수소산, 15 내지 60 부피%의 인산 및 탈이온수를 포함하는 식각액을 제조하여 상기 질화막이 도포된 반도체 기판의 전면에 50℃를 초과하고 90℃이하의 온도에서 제공한다.
이때, 상기 식각액은 상기 반도체 기판을 상기 식각액이 담긴 베스 내에 침지함으로써 제공할 수 있다.
제거가 완료된 상기 반도체 기판을 탈이온수로 린스하여 잔류하는 식각액을 제거한다. 상기 반도체 기판을 건조시킴으로써 탈이온수를 증발시킨다.
상기 식각액에 포함된 상기 불화수소산은 28 내지 40 부피%로 제공될 수 있으며, 인산은 15 내지 35 부피%로 제공될 수 있다. 또한, 온도는 50℃를 초과하고 75℃이하로 제공하여 효과를 증대시킬 수 있다.
실시예 1
불화수소산, 인산 및 탈이온수를 혼합하여 식각액을 제조하였다. 상기 식각액의 전체 부피에 있어서, 상기 불화수소산은 약 31.42 부피%이고, 상기 인산은 약 31.57 부피%이며, 상기 탈이온수는 약 37.01 부피% 였다. 이때, 제공된 상기 불화수소산 원액은 50 중량%였으며, 상기 인상 원액은 85 중량%였다. 상기 식각액은 약 60℃에서 제공하였다.
이때, 상기 식각액은 실리콘 질화막이 약 3600Å의 두께로 도포된 기판에 약 1분간 제공되었다.
실시예 2
불화수소산, 인산 및 탈이온수를 혼합하여 식각액을 제조하였다. 상기 식각액의 전체 부피에 있어서, 상기 불화수소산은 약 18.75 부피%이고, 상기 인산은 약 53.12 부피%이며, 상기 탈이온수는 약 28.13 부피% 였다. 이때, 제공된 상기 불화수소산 원액은 50 중량%였으며, 상기 인상 원액은 85 중량%였다. 상기 식각액은 약 70℃에서 제공하였다.
이때, 상기 식각액은 실리콘 질화막이 약 3600Å의 두께로 도포된 기판에 약 1분간 제공되었다.
실시예 3
불화수소산, 인산 및 탈이온수를 혼합하여 식각액을 제조하였다. 상기 식각액의 전체 부피에 있어서, 상기 불화수소산은 약 30.76 부피%이고, 상기 인산은 약 32.69 부피%이며, 상기 탈이온수는 약 36.55 부피% 였다. 이때, 제공된 상기 불화수소산 원액은 50 중량%였으며, 상기 인상 원액은 85 중량%였다. 상기 식각액은 약 70℃에서 제공하였다.
이때, 상기 식각액은 실리콘 질화막이 약 3600Å의 두께로 도포된 기판에 약 1분간 제공되었다.
실시예 4
불화수소산, 인산 및 탈이온수를 혼합하여 식각액을 제조하였다. 상기 식각액의 전체 부피에 있어서, 상기 불화수소산은 약 33.33 부피%이고, 상기 인산은 약 28.33 부피%이며, 상기 탈이온수는 약 38.34 부피% 였다. 이때, 제공된 상기 불화수소산 원액은 50 중량%였으며, 상기 인상 원액은 85 중량%였다. 상기 식각액은 약 70℃에서 제공하였다.
이때, 상기 식각액은 실리콘 질화막이 약 3600Å의 두께로 도포된 기판에 약 1분간 제공되었다.
비교 실시예 1
불화수소산 및 탈이온수를 혼합하여 식각액을 제조하였다. 상기 식각액의 전체 부피에 있어서, 상기 불화수소산은 약 41.66 부피%이며, 상기 탈이온수는 약 58.34 부피% 였다. 이때, 제공된 상기 불화수소산 원액은 50 중량%였다. 상기 식각액은 약 50℃에서 제공하였다.
이때, 상기 식각액은 실리콘 질화막이 약 3600Å의 두께로 도포된 기판에 약 1분간 제공되었다.
비교 실시예 2
불화수소산, 인산 및 탈이온수를 혼합하여 식각액을 제조하였다. 상기 식각액의 전체 부피에 있어서, 상기 불화수소산은 약 18.75 부피%이고, 상기 인산은 약 53.12 부피%이며, 상기 탈이온수는 약 28.13 부피% 였다. 이때, 제공된 상기 불화수소산 원액은 50 중량%였으며, 상기 인상 원액은 85 중량%였다. 상기 식각액은 약 50℃에서 제공하였다.
이때, 상기 식각액은 실리콘 질화막이 약 3600Å의 두께로 도포된 기판에 약 1분간 제공되었다.
비교 실시예 3
불화수소산, 인산 및 탈이온수를 혼합하여 식각액을 제조하였다. 상기 식각액의 전체 부피에 있어서, 상기 불화수소산은 약 30.76 부피%이고, 상기 인산은 약 32.69 부피%이며, 상기 탈이온수는 약 36.55 부피% 였다. 이때, 제공된 상기 불화수소산 원액은 50 중량%였으며, 상기 인상 원액은 85 중량%였다. 상기 식각액은 약 50℃에서 제공하였다.
이때, 상기 식각액은 실리콘 질화막이 약 3600Å의 두께로 도포된 기판에 약 1분간 제공되었다.
비교 실시예 4
불화수소산, 인산 및 탈이온수를 혼합하여 식각액을 제조하였다. 상기 식각액의 전체 부피에 있어서, 상기 불화수소산은 약 33.33 부피%이고, 상기 인산은 약 28.33 부피%이며, 상기 탈이온수는 약 38.34 부피% 였다. 이때, 제공된 상기 불화수소산 원액은 50 중량%였으며, 상기 인상 원액은 85 중량%였다. 상기 식각액은 약 50℃에서 제공하였다.
이때, 상기 식각액은 실리콘 질화막이 약 3600Å의 두께로 도포된 기판에 약 1분간 제공되었다.
비교 실시예 5
불화수소산, 인산 및 탈이온수를 혼합하여 식각액을 제조하였다. 상기 식각액의 전체 부피에 있어서, 상기 불화수소산은 약 13.63 부피%이고, 상기 인산은 약 61.81 부피%이며, 상기 탈이온수는 약 24.56 부피% 였다. 이때, 제공된 상기 불화수소산 원액은 50 중량%였으며, 상기 인상 원액은 85 중량%였다. 상기 식각액은 약 70℃에서 제공하였다.
이때, 상기 식각액은 실리콘 질화막이 약 3600Å의 두께로 도포된 기판에 약 1분간 제공되었다.
비교 실시예 6
불화수소산, 인산 및 탈이온수를 혼합하여 식각액을 제조하였다. 상기 식각액의 전체 부피에 있어서, 상기 불화수소산은 약 13.63 부피%이고, 상기 인산은 약 61.81 부피%이며, 상기 탈이온수는 약 24.56 부피% 였다. 이때, 제공된 상기 불화수소산 원액은 50 중량%였으며, 상기 인상 원액은 85 중량%였다. 상기 식각액은 약 50℃에서 제공하였다.
이때, 상기 식각액은 실리콘 질화막이 약 3600Å의 두께로 도포된 기판에 약 1분간 제공되었다.
비교 실시예 7
불화수소산 및 탈이온수를 혼합하여 식각액을 제조하였다. 상기 식각액의 전체 부피에 있어서, 상기 불화수소산은 약 25 부피%이고, 상기 탈이온수는 약 75 부피% 였다. 이때, 제공된 상기 불화수소산 원액은 50 중량%였다. 상기 식각액은 약 30℃에서 제공하였다.
이때, 상기 식각액은 실리콘 질화막이 약 3600Å의 두께로 도포된 기판에 약 1분간 제공되었다.
비교 실시예 8
인산 희석액을 식각액으로 제공하였다. 상기 인산 희석액의 전체 부피에 있어서, 인산 원액은 약 85 부피%이고, 상기 탈이온수는 약 15 부피% 였다. 상기 인상 원액은 85 중량%였다. 상기 인산 희석액은 약 160℃에서 제공하였다.
이때, 상기 인산 희석액은 실리콘 질화막이 약 3600Å의 두께로 도포된 기판에 약 13분간 제공되었다.
이후, 상기 기판에 약 10분간 NH4OH가 약 1.2 부피%이고, H2O2가 약 4.8 부피%이며, 탈이온수가 약 94 부피%인 SC-1 용액을 약 70℃에서 제공하였다.
* 식각액에 따른 식각 속도 비교
기판 상에 형성된 질화막의 두께를 측정한 후, 상기 실시예 1 내지 4 및 비교 실시예 1 내지 8에 의해 상기 질화막을 식각한 후, 잔류하는 질화막의 두께를 측정하여 상기 식각액에 의해 제거된 질화막의 두께를 산출하였다.
질화막이 두께는 KLA F5X 두께 측정 계측기를 사용하여 측정되었다.
식각속도(Å/min)
실시예 1 1824
실시예 2 2062
실시예 3 3022
실시예 4 3550
비교 실시예 1 1469
비교 실시예 2 728
비교 실시예 3 1070
비교 실시예 4 1275
비교 실시예 5 1335
비교 실시예 6 561
비교 실시예 7 300
비교 실시예 8 61.5
표 1을 참조하면, 실시예 1 내지 4에 의한 질화막 제거 속도는 약 1800Å/min 이상이었다. 반면, 상기 비교 실시예 1 내지 6에 의한 질화막 제거 속도는 약 1500Å/min 이하로 나타났다.
상기 실시예 2, 3 및 4는 비교 실시예 2, 3 및 4와 온도만이 상이할 뿐 동일한 조건으로 식각한 결과이다. 그러나, 식각 속도에 있어서, 상기 실시예 2, 3 및 4는 상기 비교 실시예 2, 3 및 4 보다 각각 3배 이상 빠르게 나타났다. 즉, 동일한 조성물을 갖는 식각액이라 하더라도 온도에 의해 식각량의 차이가 발생하는 것을알 수 있었다.
반면, 비교 실시예 5 및 6의 결과로 알 수 있듯이, 온도를 증가하여도 일정 조성비 이하에서는 식각 속도가 충분히 나타나지 않는 것을 알 수 있었다.
즉, 불화수소산의 농도가 전체 식각액에서 일정 부피비 이상 존재할 때에 원하는 식각 속도를 얻을 수 있었다. 예컨대, 전체 식각액을 기준으로 불화수소산이 약 15 부피% 이상 존재하여야 한다.
그러나, 상기 비교 실시예 7에서는 불화수소산의 농도가 약 25 부피%이지만, 온도가 너무 낮아 식각 속도가 매우 저조하였다.
반면, 비교 실시예 1에서는 불화수소산이 전체 식각액 내에 약 41.66 부피% 존재하므로 비교적 양호한 식각 속도를 얻을 수 있었으나, 공정에 적용하기에 부적당하였다. 상기 불화수소산의 함량이 증가할수록, 식각액으로부터 흄이 다량발생하여 공정 설비에 손상을 가할 수 있기 때문이다. 상기 설비에 대한 손상은 식각액의 온도가 상승할수록 더 확대된다.
따라서, 상기 불화수소산은 전체 식각액 내에 약 40 부피% 이하로 존재하는 것이 바람직하다.
즉, 상기 불화수소산은 전체 식각액 내에 약 15 내지 40 부피% 로 존재하는 것이 바람직하며, 더욱 바람직하게는 약 28 내지 40 부피 %이다.
이와 함께, 식각액 내에 인산은 약 15 내지 60 부피%인 것이 바람직하며, 더욱 바람직하게는 약 15 내지 35 부피%이다.
상기 비교 실시예 8은 가장 저조한 식각 속도를 나타내는 것으로 나타났다.따라서, 식각액 조성물로써 앞서 언급한 바와 같이 불화수소산을 일정 비율 포함하는 것이 바람직한 것으로 나타났다.
따라서, 상기 식각액을 사용하면, 약 70℃의 온도에서 1분 내에 3500Å 이상의 두께를 갖는 질화막을 제거할 수 있으며, 낮은 온도로 식각하므로 반도체 기판에 손상을 가하지 않는다.
즉, 적은 시간으로 효과적으로 질화막을 제거하여 작업을 효율성을 극대화할 수 있다. 반도체 기판의 경사면 및 뒷면 뿐만 아니라, 공정 모니터링에 사용한 기판의 질화막 제거를 위한 디캡 공정에도 사용되어 부가적인 원가절감을 유도할 수 있다.
또한, 제거된 질화막이 입자 형태로 식각액 내에 잔류하지 않으므로 기판을 오염시킬 우려가 없다.
상술한 바와 같이 본 발명에 의하면, 불화수소산 및 인산을 특정 비율로 희석한 식각액을 일정 온도로 질화막이 도포된 기판에 제공한다. 상기 식각액은 반도체 제조 공정에서 반도체 기판의 경사면(Bevel) 및 뒷면(Backside)의 질화막 제거공정 및 더미(Dummy) 웨이퍼 또는 공정 모니터링(Monitoring)용 기판의 디캡(Decap) 공정에서 막질을 효율적으로 제거할 수 있다.
이와 같이, 특정 조성비로 이루어진 식각액을 낮은 온도에서 제공하므로 빠른 속도로 질화막을 제거하여, 반도체 기판 상에 존재하는 질화막을 제거하는 동안 상기 반도체 기판에 손상을 주지않는다.
따라서, 반도체 기판의 재사용이 가능하므로 공정 비용을 절감시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (17)

100 부피%의 전체 조성물을 기준으로 15 내지 40 부피%의 불화수소산, 15 내지 60 부피%의 인산 및 탈이온수를 포함하고 50℃를 초과하고 90℃이하의 온도에서 제공되는 질화물 제거용 식각액.
제1항에 있어서, 상기 불화수소산은 28 내지 40 부피%이고, 인산은 15 내지 35 부피%인 것을 특징으로 하는 질화물 제거용 식각액.
제1항에 있어서, 상기 온도는 50℃를 초과하고 75℃이하인 것을 특징으로 하는 식각액.
100 부피%의 전체 조성물을 기준으로 15 내지 40 부피%의 불화수소산, 15 내지 60 부피%의 인산 및 탈이온수를 포함하는 식각액을 준비하는 단계;
상기 식각액을 질화막이 도포된 반도체 기판의 경사면(bevel) 부위에 50℃를 초과하고 90℃이하의 온도에서 제공하는 단계;
상기 반도체 기판을 탈이온수로 린스하는 단계; 및
상기 반도체 기판을 건조시키는 단계로 이루어진 반도체 소자의 질화막 제거방법.
제4항에 있어서, 상기 식각액을 제공하는 단계는 상기 식각액을 상기 반도체 기판의 경사면에 대해 분사하여 이루어지는 것을 특징으로 하는 반도체 소자의 질화막 제거방법.
제4항에 있어서, 상기 식각액을 제공하는 단계는 상기 반도체 기판을 회전하는 상태에서 상기 식각액을 떨어뜨리고, 회전에 의한 원심력에 의해 상기 반도체 기판의 가장자리로 상기 식각 용액을 제공하여 이루어지는 것을 특징으로 하는 반도체 소자의 질화막 제거방법.
제4항에 있어서, 상기 불화수소산은 28 내지 40 부피%이고, 인산은 15 내지 35 부피%인 것을 특징으로 하는 반도체 소자의 질화막 제거방법.
제4항에 있어서, 상기 온도는 50℃를 초과하고 75℃이하인 것을 특징으로 하는 반도체 소자의 질화막 제거방법.
100 부피%의 전체 조성물을 기준으로 15 내지 40 부피%의 불화수소산, 15 내지 60 부피%의 인산 및 탈이온수를 포함하는 식각액을 준비하는 단계;
상기 식각액을 질화막이 도포된 반도체 기판의 뒷면(backside)에 50℃를 초과하고 90℃이하의 온도에서 제공하는 단계;
상기 반도체 기판을 탈이온수로 린스하는 단계; 및
상기 반도체 기판을 건조시키는 단계로 이루어진 반도체 소자의 질화막 제거방법.
제9항에 있어서, 상기 식각액을 제공하는 단계는 상기 식각액을 상기 반도체 기판의 뒷면에 분사하여 이루어지는 것을 특징으로 하는 반도체 소자의 질화막 제거방법.
제9항에 있어서, 상기 식각액을 제공하는 단계는 상기 식각액 내에 상기 반도체 기판을 침지시켜 이루어지는 것을 특징으로 하는 반도체 소자의 질화막 제거방법.
제9항에 있어서, 상기 불화수소산은 28 내지 40 부피%이고, 인산은 15 내지 35 부피%인 것을 특징으로 하는 반도체 소자의 질화막 제거방법.
제9항에 있어서, 상기 온도는 50℃를 초과하고 75℃이하인 것을 특징으로 하는 반도체 소자의 질화막 제거방법.
100 부피%의 전체 조성물을 기준으로 15 내지 40 부피%의 불화수소산, 15 내지 60 부피%의 인산 및 탈이온수를 포함하는 식각액을 준비하는 단계;
상기 식각액을 질화막이 도포된 반도체 기판 전면에 50℃를 초과하고 90℃이하의 온도에서 제공하는 단계;
상기 반도체 기판을 탈이온수로 린스하는 단계; 및
상기 반도체 기판을 건조시키는 단계로 이루어진 반도체 소자의 질화막 제거방법.
제14항에 있어서, 상기 식각액을 제공하는 단계는 상기 식각액 내에 상기 반도체 기판을 침지시켜 이루어지는 것을 특징으로 하는 반도체 소자의 질화막 제거방법.
제14항에 있어서, 상기 불화수소산은 28 내지 40 부피%이고, 인산은 15 내지 35 부피%인 것을 특징으로 하는 반도체 소자의 질화막 제거방법.
제14항에 있어서, 상기 온도는 50℃를 초과하고 75℃이하인 것을 특징으로 하는 반도체 소자의 질화막 제거방법.
KR1020030043306A 2003-06-30 2003-06-30 질화물 제거용 식각액 및 이를 이용한 반도체 소자의질화막 제거방법 KR100558164B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030043306A KR100558164B1 (ko) 2003-06-30 2003-06-30 질화물 제거용 식각액 및 이를 이용한 반도체 소자의질화막 제거방법
US10/879,203 US7151058B2 (en) 2003-06-30 2004-06-30 Etchant for etching nitride and method for removing a nitride layer using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043306A KR100558164B1 (ko) 2003-06-30 2003-06-30 질화물 제거용 식각액 및 이를 이용한 반도체 소자의질화막 제거방법

Publications (2)

Publication Number Publication Date
KR20050003163A true KR20050003163A (ko) 2005-01-10
KR100558164B1 KR100558164B1 (ko) 2006-03-10

Family

ID=33536385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043306A KR100558164B1 (ko) 2003-06-30 2003-06-30 질화물 제거용 식각액 및 이를 이용한 반도체 소자의질화막 제거방법

Country Status (2)

Country Link
US (1) US7151058B2 (ko)
KR (1) KR100558164B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835407B1 (ko) * 2006-12-28 2008-06-04 동부일렉트로닉스 주식회사 반도체 게이트 산화막 형성 공정에서의 웨이퍼 배면 질화막제거 방법
KR20180109429A (ko) 2017-03-28 2018-10-08 동우 화인켐 주식회사 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
KR20190096785A (ko) 2018-02-09 2019-08-20 엘티씨에이엠 주식회사 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR20190096786A (ko) 2018-02-09 2019-08-20 엘티씨에이엠 주식회사 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR20200071644A (ko) 2018-12-11 2020-06-19 주식회사 케이씨텍 반도체용 고선택비 식각액
US10689572B2 (en) 2018-02-09 2020-06-23 Ltcam Co., Ltd. Etchant composition with high selectivity to silicon nitride
KR20210007574A (ko) 2019-07-12 2021-01-20 주식회사 케이씨텍 실리콘 질화막 식각액

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017095022A1 (ko) * 2015-12-04 2017-06-08 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102545801B1 (ko) 2015-12-04 2023-06-21 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
CN111489954A (zh) * 2019-01-25 2020-08-04 东莞新科技术研究开发有限公司 一种半导体基片刻蚀后氮化物的去除方法
CN111849487B (zh) * 2020-08-14 2021-09-28 上海新阳半导体材料股份有限公司 一种高选择比氮化硅蚀刻液、其制备方法及应用

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635303A (en) * 1996-02-26 1997-06-03 Retallick; William B. Aluminide for use in high-temperature environments
KR100252212B1 (ko) 1997-03-31 2000-04-15 윤종용 반도체장치 제조용 질화규소막의 식각조성물과이를 이용한 식각방법 및 그에 의하여 제조되는 반도체장치
US6436746B1 (en) * 1998-01-12 2002-08-20 Texas Instruments Incorporated Transistor having an improved gate structure and method of construction
US6453914B2 (en) * 1999-06-29 2002-09-24 Micron Technology, Inc. Acid blend for removing etch residue
KR100327342B1 (ko) 1999-10-27 2002-03-06 윤종용 반도체소자 제조용 식각조성물 및 이 식각조성물을 이용한 식각방법
KR100543393B1 (ko) 2000-03-09 2006-01-20 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
US7332437B2 (en) * 2000-06-29 2008-02-19 Shin-Etsu Handotai Co., Ltd. Method for processing semiconductor wafer and semiconductor wafer
JP3665275B2 (ja) 2001-05-28 2005-06-29 沖電気工業株式会社 位置合わせマークの形成方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835407B1 (ko) * 2006-12-28 2008-06-04 동부일렉트로닉스 주식회사 반도체 게이트 산화막 형성 공정에서의 웨이퍼 배면 질화막제거 방법
KR20180109429A (ko) 2017-03-28 2018-10-08 동우 화인켐 주식회사 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
KR20190096785A (ko) 2018-02-09 2019-08-20 엘티씨에이엠 주식회사 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR20190096786A (ko) 2018-02-09 2019-08-20 엘티씨에이엠 주식회사 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR102071599B1 (ko) 2018-02-09 2020-01-30 에스케이하이닉스 주식회사 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR102071598B1 (ko) 2018-02-09 2020-01-30 에스케이하이닉스 주식회사 실리콘질화막 식각을 위한 고선택비 식각용 조성물
US10689572B2 (en) 2018-02-09 2020-06-23 Ltcam Co., Ltd. Etchant composition with high selectivity to silicon nitride
KR20200071644A (ko) 2018-12-11 2020-06-19 주식회사 케이씨텍 반도체용 고선택비 식각액
KR20210007574A (ko) 2019-07-12 2021-01-20 주식회사 케이씨텍 실리콘 질화막 식각액

Also Published As

Publication number Publication date
US20040266210A1 (en) 2004-12-30
US7151058B2 (en) 2006-12-19
KR100558164B1 (ko) 2006-03-10

Similar Documents

Publication Publication Date Title
KR100248113B1 (ko) 전자 표시 장치 및 기판용 세정 및 식각 조성물
EP1737026B1 (en) Method of surface treating III-V semiconductor compound based substrates and method of manufacturing III-V compound semiconductors
US6284721B1 (en) Cleaning and etching compositions
US7399424B2 (en) Compositions for dissolution of low-k dielectric films, and methods of use
WO2001040425A2 (en) Post chemical-mechanical planarization (cmp) cleaning composition
KR20060119807A (ko) 질화물계 화합물 반도체 및 화합물 반도체의 세정 방법,이들의 제조 방법 및 기판
JPH0848996A (ja) シリコンウェハおよびシリコン酸化物の洗浄液
KR100558164B1 (ko) 질화물 제거용 식각액 및 이를 이용한 반도체 소자의질화막 제거방법
JP2018170523A (ja) シリコンウェーハの製造方法
JP2000012411A (ja) 超平坦なシリコン半導体ウェ―ハ及び半導体ウェ―ハの製造方法
TWI406328B (zh) 晶圓加工方法
KR101453088B1 (ko) 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
US20040168710A1 (en) Cleaning solution and method of cleaning a semiconductor substrate using the same
TW201938480A (zh) 氧化鋁之保護液、保護方法及使用此保護方法之具有氧化鋁層之半導體基板之製造方法
US20020175143A1 (en) Processes for polishing wafers
KR20080111268A (ko) 세정액 조성물 및 이를 이용한 세정방법
JP2015106647A (ja) シリコンウェーハの製造方法
JP2700778B2 (ja) 酸含有液による半導体材料処理方法
KR20200105221A (ko) 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR100211648B1 (ko) 반도체 웨이퍼 재생방법
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
TWI819875B (zh) 用於清洗半導體晶圓的方法
KR20200067583A (ko) 샤워헤드 홀의 내부 파티클 발생을 감소시키는 방법 및 화학적 폴리싱 조성물
JP7279753B2 (ja) シリコンウェーハの洗浄方法および製造方法
KR19990075903A (ko) 전자 표시 장치 및 기판용 세정 및 식각 조성물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee