KR102307189B1 - 반도체용 고선택비 식각액 - Google Patents

반도체용 고선택비 식각액 Download PDF

Info

Publication number
KR102307189B1
KR102307189B1 KR1020190060753A KR20190060753A KR102307189B1 KR 102307189 B1 KR102307189 B1 KR 102307189B1 KR 1020190060753 A KR1020190060753 A KR 1020190060753A KR 20190060753 A KR20190060753 A KR 20190060753A KR 102307189 B1 KR102307189 B1 KR 102307189B1
Authority
KR
South Korea
Prior art keywords
semiconductors
silane
selectivity
acid
etchant
Prior art date
Application number
KR1020190060753A
Other languages
English (en)
Other versions
KR20200071644A (ko
Inventor
윤영록
한재희
정경진
Original Assignee
주식회사 케이씨텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이씨텍 filed Critical 주식회사 케이씨텍
Priority to PCT/KR2019/016069 priority Critical patent/WO2020122454A1/ko
Priority to TW108145399A priority patent/TW202022091A/zh
Publication of KR20200071644A publication Critical patent/KR20200071644A/ko
Application granted granted Critical
Publication of KR102307189B1 publication Critical patent/KR102307189B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

본 발명은 반도체용 고선택비 식각액에 관한 것으로서, 더욱 자세하게는 무기산; 실란 계열 조절제; 및 설퍼(Sulfur) 계열 보조제;를 포함하는, 반도체용 고선택비 식각액에 관한 것이다.

Description

반도체용 고선택비 식각액{ETCHING SOLUTION WITH HIGH SELECTIVITY FOR SEMICONDUCTOR}
본 발명은 반도체용 고선택비 식각액에 관한 것이다.
반도체 장치의 제조에 있어서, 기판 상에 실리콘 산화막, 실리콘 질화막과 같은 다양한 절연막들이 적층될 수 있다. 상기 반도체 장치에 포함되는 다양한 패턴 형성의 필요에 따라, 상기 실리콘 질화막의 선택적 식각 공정의 필요성이 대두되고 있다.
습식 식각 공정을 통해 실리콘 질화막을 식각하는 경우, 산 성분을 갖는 식각 조성물을 사용할 수 있으며, 상기 식각 조성물은 산화막과 같은 절연막 구조물을 손상시키지 않으면서 상기 도전막에 대해 높은 선택비를 가져야 하며, 상기 식각 공정이 수행되는 동안 균일한 식각 특성이 유지되는 것이 필요한데, 식각 공정이 진행됨에 따라, 식각 속도가 저하되고 실리콘 산화막 대비 실리콘 질화막의 선택비도 함께 감소할 수 있다.
기존에 사용되던 실리콘 질화막/산화막 선택비 조절 기술은, 식각액에 silicate 계열 화합물을 용해시켜 실리콘 농도를 상승시킴으로 산화막의 식각 능력을 감소시키는 방법, silane 계열의 화합물을 첨가하여 산화막 표면을 보호하여 식각 억제 효과를 얻는 방법, 크게 두 가지가 있었는데, 전자의 경우 식각 공정 중 식각액 내 실리콘 농도의 상승으로 실리콘 화합물의 파티클 발생 및 산화막 표면의 이상성장에 취약한 단점을 가지고 있으며, 후자의 경우 파티클 발생 및, 이상성장 발생에는 유리하지만, silane 계열 화합물 사용 전, 사전반응이 필요하거나, 식각 억제 효과가 낮아 1000 : 1 이상의 고선택비 구현이 어려운 경우가 많았다.
또한, 불소 화합물을 포함하는 식각액을 사용하면 상기와 같은 실리콘계 성막이나 유리기판의 식각이 야기되는 것뿐 아니라, 판넬 제조공정 중 불량 발생 시 유리기판의 재사용이 제한된다는 문제점이 있다. 예를 들면, 한국 공개 특허공보 10-2005-0003163에서는 인산 및 불산을 포함하는 반도체 소자의 질화막 식각액을 개시하고 있다. 그러나, 불산이 식각액에 포함되는 경우 실리콘 산화막도 함께 제거되어 산화막 대비 질화막의 충분한 식각 선택비가 확보되기 어렵다.
식각액 내 실리콘 농도를 최소화함으로써, 식각액 사용 중 용액 내 실리콘 농도의 상승으로 인한, 실리콘 화합물 파티클 발생이나, 실리콘 산화막 식각 속도 감소 현상을 완화시키고자 하는 연구가 계속되고 있다.
또한, 금속막 및 금속 질화막과 같은 서로 다른 도전막들을 동시에 식각하는 경우 특정 도전막에 대해 식각 속도가 저하됨이 없이 일정한 식각 속도가 유지될 수 있으면서도, 산화막 대비 질화막에 대한 식각 선택비를 극대화시킬 수 있는 식각액에 대한 필요성이 커짐에 따라 반도체용 고선택비 식각액에 대한 연구가 활발히 이루어지고 있다.
특허문헌 1: 한국 공개 특허공보 제 10-2005-0003163호.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 실리콘 질화막을 선택적으로 제거함과 동시에 실리콘 산화막의 식각율은 최소화함으로써, 반도체 소자 특성에 악 영향을 미치는 이물질 발생 등의 문제점을 해결할 수 있는 높은 선택비의 실리콘 질화막 식각용 조성물 및 이를 이용한 반도체 소자의 제조 방법을 제공하는 것이다.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 분야 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 반도체용 고선택비 식각액은, 무기산; 실란 계열 조절제; 및 설퍼(Sulfur) 계열 보조제;를 포함한다.
일 측면에 따르면, 상기 실란 계열 조절제는, 탄소수 1 내지 3 의 알킬기 또는 아미노기를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 1개 내지 3개의 알킬기를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 1개 내지 6개의 알콕시기를 포함하고, 상기 알콕시기는, 메톡시기 또는 에톡시기인 것일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 3-아미노프로필(디에톡시)메틸실란(3-Aminopropyl(diethoxy)methylsilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-Aminoethylamino)propyldimethoxymethylsilane), 3-아미노프로필디메톡시메틸실란(3-Aminopropyldimethoxymethylsilane), 디에톡시디메틸실란(Diethoxydimethylsilane), 디에톡시디페닐실란(Diethoxydiphenylsilane), (3-아미노프로필)트리에톡시실란((3-Aminopropyl)triethoxysilane), (3-글리시딜옥시프로필)트리메톡시실란((3-Glycidyloxypropyl)trimethoxysilane), 비닐트리메톡시실란(Vinyltrimethoxysilane), N-(2-아미노에틸)-3-아미노프로필트리메톡시실란(N-(2-Aminoethyl)-3-aminopropyltrimethoxysilane), 3-아미노프로필트리메톡시실란(3-Aminopropyltrimethoxysilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-Aminoethylamino)propyltriethoxysilane), 데실트리에톡시실란(Decyltriethoxysilane), 도데실트리에톡시실란(Dodecyltriethoxysilane), 헥실트리에톡시실란(Hexyltriethoxysilane), (3-머캅토프로필)트리에톡시실란((3-Mercaptopropyl)triethoxysilane), 트리에톡시에틸실란(Triethoxyethylsilane), 트리에 톡시(이소부틸)실란(Triethoxy(isobutyl)silane), 트리에톡시메틸실란(Triethoxymethylsilane), 트리에톡시페닐실란(Triethoxyphenylsilane), 트리에톡시(프로필)실란(Triethoxy(propyl)silane), 트리메톡시(메틸)실란(Trimethoxy(methyl)silane), 비스-[3-(트리에톡시실릴)프로필] 테트라설파이드(Bis-[3-(Triethoxysilyl)Propyl]Tetrasulfide), 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(triethoxysilyl)propyl]amine), 1,2-비스(트리에톡시실릴)에탄(1,2-Bis(triethoxysilyl)ethane), 1,2-비스(트리메톡시시릴)에탄(1,2-Bis(trimethoxysilyl)ethane) 및 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(trimethoxysilyl)propyl]amine)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 반도체용 고선택비 식각액 중, 상기 실란 계열 조절제의 함량은, 0.01 중량 % 내지 1 중량 % 인 것일 수 있다.
일 측면에 따르면, 상기 설퍼(Sulfur) 계열 보조제는, 황산염(Sulfate), 황산 수소염(HydrogenSulfate), 과산화황산염(Persulfate), 아황산염(Sulfite), 중아황산염(bisulfite), 하이포아황산염(Hyposulfite), 하이드로설파이트(hydrosulfite), 메타중아황산염(metabisulfite), 티오황산염(Thiosulfate), 이산화황(Sulfur dioxide), 삼산화황(Sulfur trioxide) 및 아황산(Sulfurous acid)으로 이루어진 군으로부터 선택된 적어도 하나의 염을 포함하는 설퍼(Sulfur) 계열 화합물인 것일 수 있다.
일 측면에 따르면, 상기 설퍼(Sulfur) 계열 보조제는, 황산암모늄(Ammonium sulfate), 중아황산암모늄(Ammonium bisulfite), 황화수소암모늄(Ammonium hydrosulfide), 메타중아황산암모늄(Ammonium metabisulfite), 아황산암모늄(Ammonium Sulfite) 및 과황산암모늄(Ammonium persulfate)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 반도체용 고선택비 식각액 중, 상기 설퍼(Sulfur) 계열 보조제의 함량은, 0.05 중량 % 내지 5 중량 %인 것일 수 있다.
일 측면에 따르면, 상기 무기산은, 인산, 피로인산, 아인산, 메타인산, 폴리인산, 황산, 아황산, 질산 및 아질산 으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 반도체용 고선택비 식각액 중, 상기 무기산의 함량은, 85 중량 % 내지 90 중량 % 인 것일 수 있다.
일 측면에 따르면, 하기의 식 1에 따른 상기 반도체용 고선택비 식각액 중 실리콘 농도가, 50 ppm 내지 1500 ppm 인 것일 수 있다.
[식 1]
Figure 112019053096298-pat00001
일 측면에 따르면, 실리콘 질화막 대 실리콘 산화막의 식각 선택비가, 80 : 1 내지 8000 : 1 인 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 산화막 및 실리콘 질화막이 형성된 기판의 식각 방법은, 기판 상에 실리콘 산화막 및 실리콘 질화막을 형성하는 단계; 및 반도체용 고선택비 식각액을 사용하여 상기 실리콘 산화막 및 상기 실리콘 질화막이 형성된 기판을 식각하는 단계;를 포함하고, 상기 반도체용 고선택비 식각액은, 본 발명의 일 실시예에 따른 반도체용 고선택비 식각액인 것이다.
본 발명에 따른 식각용 조성물은 실리콘 산화막에 대한 질화막의 식각 선택비가 높은 특징을 가지므로 실리콘 질화막을 선택적으로 제거함과 동시에 실리콘 산화막의 식각율은 최소화할 수 있으며, 반도체 소자 특성에 악 영향을 미치는 이물질 발생 등의 문제점을 해결할 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 본 명세서에서 사용되는 용어들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
이하, 본 발명의 반도체용 고선택비 식각액에 대하여 실시예 및 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본 발명이 이러한 실시예 및 도면에 제한되는 것은 아니다.
본 발명의 일 실시예에 따른 반도체용 고선택비 식각액은, 무기산; 실란 계열 조절제; 및 설퍼(Sulfur) 계열 보조제;를 포함한다.
설퍼(Sulfur) 계열 보조제 첨가로 인해, 실란 계열 조절제의 실리콘 산화막 passivation 성능이 극대화되며, 이를 통해 실리콘 질화막과 산화막의 선택비를 2000 : 1 이상 까지 구현 가능하며, 선택비 조절제인 실란 계열 조절제의 첨가량을 1 % 이하로 감소시킬 수 있다.
일 측면에 따르면, 본 발명의 일 실시예에 따른 반도체용 고선택비 식각액은, 종래에 문제가 되던 실리케이트(silicate) 화합물의 첨가 없이, 실란 계열 화합물 및 설퍼(Sulfur) 계열 보조제의 첨가만으로 실리콘 파티클, 이상 성장 발생 억제를 개선시킬 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 탄소수 1 내지 3 의 알킬기 또는 아미노기를 포함하는 것일 수 있다.
본 발명의 일 실시예에 따라, 상기 실란 계열 조절제는, 알킬기, 알콕시기 또는 아미노기를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 실리콘 산화막에 대한 질화막의 식각 선택비를 조절하는 주(main) 조절제 일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 무기산과 혼합되어 질화막을 효과적으로 에칭하고, 접촉면의 거칠기 등에서 우수한 성능을 보일 수 있다.
일 측면에 따르면, 상기 아미노기는, 아미노기를 포함한다면 특별히 제한되지 않으며, 아미노 에틸기, 아미노 프로필기 등과 같이 알킬기와 아미노기를 모두 포함할 수도 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 1개 내지 3개의 알킬기를 포함하는 것일 수 있다.
일 측에 따를 때, 상기 실란 계열 조절제의 알킬기는, 특별히 제한되지 않으며, 그 일 예로, 메틸기, 에틸기 또는 프로필기일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 1개 내지 6개의 알콕시기를 포함하고, 상기 알콕시기는, 메톡시기 또는 에톡시기인 것일 수 있다.
일 측면에 따르면, 상기 알콕시기가 3개 이상 포함되는 실란 계열 조절제의 경우, 실란 계열 조절제의 단독 사용만으로도 선택비의 증가율이 크게 증가될 수 있다.
일 측면에 따르면, 상기 알콕시기는, 산소 연결(-O-)을 통해 결합된 알킬기로, 상기 식각액 내에서 전자를 제공하는 전자 주개(donor)의 기능을 하며, 알킬기 또는 아미노기를 더 포함할 경우, 전자 주개 역할을 더욱 개선시킬 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제가 알콕시기를 포함하지 않거나, 3개 미만을 포함할 경우, 추가적으로 보조제 또는 보조 첨가제와 함께 사용시, 실란 계열 조절제 단독 사용보다 선택비를 증가시킬 수 있으며, 특히 본 발명의 일 실시예에 따라 설퍼(Sulfur) 계열 보조제와 함께 사용할 경우, 그 효과가 극대화될 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 3-아미노프로필(디에톡시)메틸실란(3-Aminopropyl(diethoxy)methylsilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-Aminoethylamino)propyldimethoxymethylsilane), 3-아미노프로필디메톡시메틸실란(3-Aminopropyldimethoxymethylsilane), 디에톡시디메틸실란(Diethoxydimethylsilane), 디에톡시디페닐실란(Diethoxydiphenylsilane), (3-아미노프로필)트리에톡시실란((3-Aminopropyl)triethoxysilane), (3-글리시딜옥시프로필)트리메톡시실란((3-Glycidyloxypropyl)trimethoxysilane), 비닐트리메톡시실란(Vinyltrimethoxysilane), N-(2-아미노에틸)-3-아미노프로필트리메톡시실란(N-(2-Aminoethyl)-3-aminopropyltrimethoxysilane), 3-아미노프로필트리메톡시실란(3-Aminopropyltrimethoxysilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-Aminoethylamino)propyltriethoxysilane), 데실트리에톡시실란(Decyltriethoxysilane), 도데실트리에톡시실란(Dodecyltriethoxysilane), 헥실트리에톡시실란(Hexyltriethoxysilane), (3-머캅토프로필)트리에톡시실란((3-Mercaptopropyl)triethoxysilane), 트리에톡시에틸실란(Triethoxyethylsilane), 트리에 톡시(이소부틸)실란(Triethoxy(isobutyl)silane), 트리에톡시메틸실란(Triethoxymethylsilane), 트리에톡시페닐실란(Triethoxyphenylsilane), 트리에톡시(프로필)실란(Triethoxy(propyl)silane), 트리메톡시(메틸)실란(Trimethoxy(methyl)silane), 비스-[3-(트리에톡시실릴)프로필] 테트라설파이드(Bis-[3-(Triethoxysilyl)Propyl]Tetrasulfide), 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(triethoxysilyl)propyl]amine), 1,2-비스(트리에톡시실릴)에탄(1,2-Bis(triethoxysilyl)ethane), 1,2-비스(트리메톡시시릴)에탄(1,2-Bis(trimethoxysilyl)ethane) 및 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(trimethoxysilyl)propyl]amine)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 실리콘 산화막의 식각 속도를 조절함으로써 실리콘 산화막에 대한 질화막의 초기 선택비를 제어하는 역할을 할 수 있다.
일 측면에 따르면, 상기 반도체용 고선택비 식각액 중, 상기 실란 계열 조절제의 함량은, 0.01 중량 % 내지 1 중량 % 인 것일 수 있다.
상기 실란 계열 조절제의 함량이 0.01 중량 % 미만일 경우에는, 실리콘 산화막이 과식각 되어 산화막층의 두께가 얇아지거나 형태 변형을 초래하게 되어, 후 공정 및 최종 제품의 품질을 저하시킬 수 있으며, 산화막 층에 걸리는 용량(Capacity)가 증가하고 항복 전압(breakdown voltage)이 낮아져 한계치에 도달하는 문제점이 발생할 수 있으며, 상기 실란 계열 조절제의 함량이 1 중량 %를 초과하게 될 경우, 식각액 내에서, 설퍼(Sulfur) 계열 보조제에 비해 실란 계열 조절제가 과량 첨가되게 되어 선택비 증가의 효과가 미비하거나, 무기산 및 물의 비율이 상대적으로 낮아져서 실리콘 질화막 식각 능력을 감소시키고, 산화막의 식각 속도가 적정 수치 미만으로 감소하며, 산화막의 식각이 아닌 증착 현상이 발생하고, 실리콘 산화막 부분에 이상 성장이 발생할 수 있다.
일 측면에 따르면, 상기 설퍼(Sulfur) 계열 보조제는, 황산염(Sulfate), 황산 수소염(HydrogenSulfate), 과산화황산염(Persulfate), 아황산염(Sulfite), 중아황산염(bisulfite), 하이포아황산염(Hyposulfite), 하이드로설파이트(hydrosulfite), 메타중아황산염(metabisulfite), 티오황산염(Thiosulfate), 이산화황(Sulfur dioxide), 삼산화황(Sulfur trioxide) 및 아황산(Sulfurous acid)으로 이루어진 군으로부터 선택된 적어도 하나의 염을 포함하는 설퍼(Sulfur) 계열 화합물인 것일 수 있다.
설퍼(Sulfur) 계열 화합물의 첨가로, 실란 계열 조절제의 실리콘 산화막 passivation 성능 극대화를 통한 식각 속도 조절이 가능하고, 실리콘 질화막과 산화막의 선택비를 2000 : 1 이상 까지 구현 가능하며, 선택비 조절제인 실란 계열 조절제 첨가량을 1% 이하로 감소시킬 수 있다.
일 예로, 상기 설퍼(Sulfur) 계열 보조제는 과산화황산염(Persulfate) 계열 보조제인 것일 수 있으며, 상기 과산화황산염(Persulfate) 계열 보조제는, 하기의 화학식 1의 작용기를 포함하는 것일 수 있다.
[화학식 1]
Figure 112019053096298-pat00002
일 측면에 따르면, 상기 설퍼(Sulfur) 계열 보조제는, 상기 무기산과 단독으로 혼합하여 사용할 경우, 선택비 제어 보조의 효과가 없으나, 상기 실란 계열 조절제와 함께 사용할 경우 선택비 향상 효과를 가져올 수 있다.
일 측면에 따르면, 상기 설퍼(Sulfur) 계열 보조제는, 상기 실란 계열 조절제 단독 사용시 선택비 변화가 큰 것과 함께 사용할 경우, 그 효과를 극대화할 수 있으며, 특히 상기 실란 계열 조절제의 알콕시기가 0개 내지 2개 포함될 경우, 퍼설페이트 계열 보조제와 함께 사용시 선택비 증가율이 개선될 수 있다.
일 측면에 따르면, 상기 설퍼(Sulfur) 계열 보조제는, 황산암모늄(Ammonium sulfate), 중아황산암모늄(Ammonium bisulfite), 황화수소암모늄(Ammonium hydrosulfide), 메타중아황산암모늄(Ammonium metabisulfite), 아황산암모늄(Ammonium Sulfite) 및 과황산암모늄(Ammonium persulfate)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 반도체용 고선택비 식각액 중, 상기 설퍼(Sulfur) 계열 보조제의 함량은, 0.05 중량 % 내지 5 중량 %인 것일 수 있다.
상기 설퍼(Sulfur) 계열 보조제의 함량이 0.05 중량 % 미만일 경우, 조절 보조제의 첨가가 미미하여, 실리콘 산화막이 과식각 되어 산화막 층의 두께가 얇아지거나 형태 변형을 초래할 수 있다. 이에 따라 후 공정 및 최종 제품에 영향을 미치게 되며, 또한 산화막 층에 걸리는 용량(Capacity)이 증가하고 항복 전압(Breakdown Voltage)이 낮아지며 한계치에 도달하게 될 수 있다. 뿐만 아니라, 상기 설퍼(Sulfur) 계열 보조제의 함량 대비 실란 계열 조절제의 비율이 초과되어, 선택비 증가 효과가 미미할 수 있다. 상기 설퍼(Sulfur) 계열 보조제의 함량이 5 중량 %를 초과할 경우, 선택비 증가에 전혀 영향을 미치지 못할 수 있으며, 산화막의 식각 속도가 적정수치 미만으로 크게 감소하며, 그 경우가 심한 경우에는 산화막의 식각이 아닌 증착 현상이 발생할 수 있다.
일 측면에 따르면, 상기 무기산은, 인산, 피로인산, 아인산, 메타인산, 폴리인산, 황산, 아황산, 질산 및 아질산 으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 무기산은 바람직하게는 인산일 수 있으며, 상기 인산은 물 또는 탈이온수(DIW)와 혼합되어 사용될 수 있다.
일 측면에 따르면, 상기 인산은, 강산으로, 단독으로 사용할 경우 부식성을 가져 취급에 어려움이 있을 수 있으나, 소량의 탈이온수를 혼합하고, 실란 계열 조절제를 함께 사용할 경우, 실리콘 파티클 유발을 억제하여 고선택비 반도체 제조 공정에 적합할 수 있다.
일 측면에 따르면, 상기 인산이 실란 계열 조절제와 함께 식각액으로 사용되는 경우, 질화막 제거를 위한 충분한 식각 시간을 확보하여, 추가 공정이 불필요하고, 유효 산화막 높이(Effective Field Oxide Height, EFH) 조절이 용이할 수 있다.
일 측면에 따르면, 상기 탈이온수는, 바람직하게는 8 중량 % 내지 15 중량 % 포함될 수 있다.
일 측면에 따르면, 상기 반도체용 고선택비 식각액 중, 상기 무기산의 함량은, 85 중량 % 내지 90 중량 % 인 것일 수 있다. 상기 무기산의 함량이 85 중량 % 미만일 경우, 식각의 효과가 미미할 수 있으며, 90 중량 %를 초과할 경우, 강산의 과다 첨가로 인하여, 산화막이 과식각되고 실리콘 파티클을 유발할 수 있다.
일 측면에 따르면, 하기의 식 1에 따른 상기 반도체용 고선택비 식각액 중 실리콘 농도가, 50 ppm 내지 1500 ppm 인 것일 수 있다.
[식 1]
Figure 112019053096298-pat00003
상기 실리콘 농도가 1500 ppm을 초과하는 경우, 이를 이용한 반도체 식각 시, 사용 중 용액 내 실리콘 화합물 파티클을 발생시켜 실리콘 산화막 식각 속도 감소 현상을 유발하고, 최종적으로 품질을 저하시킬 수 있다.
일 측면에 따르면, 실리콘 질화막 대 실리콘 산화막의 식각 선택비가, 80 : 1 내지 8000 : 1 인 것일 수 있다.
일 측면에 따르면, 상기 실리콘 질화막 대 실리콘 산화막의 식각 선택비의 측정은 160 ℃ 이상에서, 식각 시간은 실리콘 질화막 5분/ 실리콘 산화막 1시간으로 측정된 것일 수 있다.
일 측면에 따르면, 상기 실리콘 질화막 대 실리콘 산화막의 식각 선택비가, 80 : 1 미만인 경우, 질화막이 충분히 에칭되지 않아 신뢰도를 저하시키고 패턴 형성이 어려울 수 있으며, 8000 : 1 를 초과할 경우, 산화막 대비 질화막이 지나치게 과식각될 수 있다.
본 발명의 일 실시예에 따른 실리콘 산화막 및 실리콘 질화막이 형성된 기판의 식각 방법은, 기판 상에 실리콘 산화막 및 실리콘 질화막을 형성하는 단계; 및 반도체용 고선택비 식각액을 사용하여 상기 실리콘 산화막 및 상기 실리콘 질화막이 형성된 기판을 식각하는 단계;를 포함하고, 상기 반도체용 고선택비 식각액은, 본 발명의 일 실시예에 따른 반도체용 고선택비 식각액인 것이다.
일 측면에 따르면, 상기 실리콘 산화막 및 상기 실리콘 질화막이 형성된 기판을 식각하는 단계는, 160 ℃ 이상에서 실리콘 질화막은 5 분, 산화막은 1 시간 동안 식각하고, 식각 속도는 각 막질의 식각 전 후 두께 차이를 분 단위의 식각 시간으로 나누어 계산하는 것일 수 있다.
이하, 실시예 및 비교예에 의하여 본 발명을 더욱 상세히 설명하고자 한다.
단, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 내용이 하기 실시예에 한정되는 것은 아니다.
실시예: 반도체용 고선택비 식각액의 제조
무기산(인산)에 실란 계열 조절제를 농축하여 용해시키고, 또 다른 무기산(인산)에 설퍼(Sulfur) 계열 보조제를 농축하여 용해시킨다.
상기 실란 계열 조절제를 농축하여 용해시킨 용액과, 또 다른 무기산(인산)에 설퍼(Sulfur) 계열 보조제를 농축하여 용해시킨 용액을 일정 비율로 섞어 실란 계열 조절제와 설퍼(Sulfur) 계열 보조제를 반응시켜 반도체용 고선택비 식각액을 제조한다.
이 때, 전체 식각액 대비 인산은 85 중량 % 내지 90 중량 %, 실란 계열 조절제는 0.05 중량 % 내지 1 중량 %, 설퍼(Sulfur) 계열 보조제는 0.05 중량 % 내지 1 중량 %가 되며, 그 외에 탈이온수를 8 중량 % 내지 14.9 중량 %가 포함된다.
상기 첨가되는 실란 계열 조절제로서, Triethoxymethylsilane, Triethoxyethylsilane, 3-Aminopropyl Triethoxysilane, 3-Aminopropyl(diethoxy)methylsilane 또는 Bis[3-(trimethoxysilyl)propyl]amine을 사용하였고,
상기 첨가되는 설퍼(Sulfur) 계열 보조제로서, Ammonium sulfate, Ammonium bisulfite, Ammonium hydrosulfite, Ammonium metabisulfite, Ammonium Sulfite 또는 Ammonium persulfate를 사용하였다.
실험예 1. 반도체용 고선택비 식각액 용액 내 실리콘 농도의 측정
상기 실시예에 따라 제조한 반도체용 고선택비 식각액 용액 중 실란 계열 조절제의 종류 또는 함량을 달리하고, 설퍼(Sulfur) 계열 보조제의 종류 또는 용량을 달리하여 혼합 또는 실란 계열 조절제를 단독 사용하여 실리콘 농도를 측정하였다.
이에 따른 측정 결과는 하기의 표 1과 같다.
무기산 실란 계열 조절제 함량 Sulfur 계열 보조제 함량 Si 농도(ppm)
인산
85~90%		 Triethoxymethylsilane 0.500% - - 780
0.040% Ammonium sulfate 0.5%
 63
Ammonium bisulfite
Ammonium hydrosulfite
Ammonium metabisulfite
Ammonium Sulfite
Ammonium persulfate
Triethoxyethylsilane 0.500% - - 730
0.045% Ammonium sulfate 0.5% 65
Ammonium bisulfite
Ammonium hydrosulfite
Ammonium metabisulfite
Ammonium Sulfite
Ammonium persulfate
3-Aminopropyl Triethoxysilane 1.200% - - 1500
0.050% Ammonium sulfate 0.5% 60
Ammonium bisulfite
Ammonium hydrosulfite
Ammonium metabisulfite
Ammonium Sulfite
Ammonium persulfate
3-Aminopropyl(diethoxy)methylsilane 1.000% - - 1500
0.140% Ammonium sulfate 0.5% 200
Ammonium bisulfite
Ammonium hydrosulfite
Ammonium metabisulfite
Ammonium Sulfite
Ammonium persulfate
Bis[3-(trimethoxysilyl)propyl]amine 0.061% - - 50
Ammonium sulfate 0.1%
Ammonium bisulfite
Ammonium hydrosulfite
Ammonium metabisulfite
Ammonium Sulfite
Ammonium persulfate
실험예 2. 반도체용 고선택비 식각액을 이용한 실리콘 산화막 대비 실리콘 질화막의 선택비 측정
상기 실시예에 따라 제조한 반도체용 고선택비 식각액 용액을 이용하여, 실리콘 질화막에 대한 식각 속도, 실리콘 산화막에 대한 식각 속도를 각각 측정한 후, 선택비를 계산하였다.
이 때, 각 막질의 식각은 163 ℃조건에서 실행되었으며, 실리콘 질화막은 막은 5 분, 산화막은 1 시간 동안 식각하였다. 식각 속도는 각 막질의 식각 전 후 두께 차이를 분 단위의 식각 시간으로 나누어 계산되었다.
막질 두께 측정에는 Reflectometer (Filmetrics F20)가 사용되었다.
이에 따른 측정 결과는 하기의 표 2와 같다.
무기산 실란 계열 조절제 Sulfur 계열 보조제 SiN
(Å/min)		 SiO
(Å/min)		 선택비
인산
85~89%		 Triethoxymethylsilane 0.500% - - 410 1.40 293 : 1
0.040% Ammonium sulfate 0.5% 440 1.48 297 : 1
Ammonium bisulfite 430 1.08 398 : 1
Ammonium hydrosulfite 430 1.65 261 : 1
Ammonium metabisulfite 440 1.21 364 : 1
Ammonium Sulfite 450 1.03 437 : 1
Ammonium persulfate 450 1.27 354 : 1
Triethoxyethylsilane 0.500% - - 420 1.22 344 : 1
0.045% Ammonium sulfate 0.5% 430 1.27 339 : 1
Ammonium bisulfite 430 1.55 277 : 1
Ammonium hydrosulfite 430 2.17 198 : 1
Ammonium metabisulfite 440 1.83 240 : 1
Ammonium Sulfite 430 1.44 299 : 1
Ammonium persulfate 440 1.54 286 : 1
3-Aminopropyl Triethoxysilane 1.200% - - 400 1.61 249 : 1
0.050% Ammonium sulfate 0.5% 450 1.94 232 : 1
Ammonium bisulfite 450 1.56 288 : 1
Ammonium hydrosulfite 440 1.64 268 : 1
Ammonium metabisulfite 440 1.39 317 : 1
Ammonium Sulfite 450 1.73 260 : 1
Ammonium persulfate 450 2.38 189 : 1
3-Aminopropyl(diethoxy)methylsilane 1.000% - - 400 3.99 100 : 1
0.140% Ammonium sulfate 0.5% 420 4.06 103 : 1
Ammonium bisulfite 440 1.89 233 : 1
Ammonium hydrosulfite 430 2.03 212 : 1
Ammonium metabisulfite 430 1.71 251 : 1
Ammonium Sulfite 440 1.88 234 : 1
Ammonium persulfate 440 1.91 230 : 1
Bis[3-(trimethoxysilyl)propyl]amine 0.061% - - 400 1.82 220 : 1
Ammonium sulfate 0.1% 440 1.99 221 : 1
Ammonium bisulfite 440 0.12 3,667 : 1
Ammonium hydrosulfite 430 0.18 2,389 : 1
Ammonium metabisulfite 420 0.16 2,625 : 1
Ammonium Sulfite 420 0.18 2,333 : 1
Ammonium persulfate 430 0.21 2,048 : 1
상기 표 2를 참조하면, 설퍼(Sulfur) 계열 보조제 첨가로 인해, 실란 계열 조절제의 실리콘 산화막 passivation 성능이 극대화되며, 이를 통해 실리콘 질화막과 산화막의 선택비를 2000 : 1 이상 까지 구현 가능한 것을 알 수 있으며, 선택비 조절제인 실란 계열 조절제의 첨가량을 1 % 이하로 감소시킬 수 있음을 알 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (14)

  1. 무기산;
    실란 계열 조절제; 및
    설퍼(Sulfur) 계열 보조제;
    를 포함하고,
    상기 설퍼(Sulfur) 계열 보조제는,
    황산염(Sulfate), 황산 수소염(HydrogenSulfate), 과산화황산염(Persulfate), 아황산염(Sulfite), 중아황산염(bisulfite), 하이포아황산염(Hyposulfite), 하이드로설파이트(hydrosulfite), 메타중아황산염(metabisulfite), 티오황산염(Thiosulfate), 이산화황(Sulfur dioxide), 삼산화황(Sulfur trioxide) 및 아황산(Sulfurous acid)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 설퍼(Sulfur) 계열 화합물이고,
    하기의 식 1에 따른 반도체용 고선택비 식각액 중 실리콘 농도가, 50 ppm 내지 200 ppm 인 것인,
    반도체용 고선택비 식각액:
    [식 1]
    Figure 112021096377920-pat00004
    .
  2. 제1항에 있어서,
    상기 실란 계열 조절제는,
    탄소수 1 내지 3 의 알킬기 또는 아미노기를 포함하는 것인,
    반도체용 고선택비 식각액.
  3. 제2항에 있어서,
    상기 실란 계열 조절제는,
    1개 내지 3개의 알킬기를 포함하는 것인,
    반도체용 고선택비 식각액.
  4. 제1항에 있어서,
    상기 실란 계열 조절제는,
    1개 내지 6개의 알콕시기를 포함하고,
    상기 알콕시기는, 메톡시기 또는 에톡시기인 것인,
    반도체용 고선택비 식각액.
  5. 제1항에 있어서,
    상기 실란 계열 조절제는,
    3-아미노프로필(디에톡시)메틸실란(3-Aminopropyl(diethoxy)methylsilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-Aminoethylamino)propyldimethoxymethylsilane), 3-아미노프로필디메톡시메틸실란(3-Aminopropyldimethoxymethylsilane), 디에톡시디메틸실란(Diethoxydimethylsilane), 디에톡시디페닐실란(Diethoxydiphenylsilane), (3-아미노프로필)트리에톡시실란((3-Aminopropyl)triethoxysilane), (3-글리시딜옥시프로필)트리메톡시실란((3-Glycidyloxypropyl)trimethoxysilane), 비닐트리메톡시실란(Vinyltrimethoxysilane), N-(2-아미노에틸)-3-아미노프로필트리메톡시실란(N-(2-Aminoethyl)-3-aminopropyltrimethoxysilane), 3-아미노프로필트리메톡시실란(3-Aminopropyltrimethoxysilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-Aminoethylamino)propyltriethoxysilane), 데실트리에톡시실란(Decyltriethoxysilane), 도데실트리에톡시실란(Dodecyltriethoxysilane), 헥실트리에톡시실란(Hexyltriethoxysilane), (3-머캅토프로필)트리에톡시실란((3-Mercaptopropyl)triethoxysilane), 트리에톡시에틸실란(Triethoxyethylsilane), 트리에 톡시(이소부틸)실란(Triethoxy(isobutyl)silane), 트리에톡시메틸실란(Triethoxymethylsilane), 트리에톡시페닐실란(Triethoxyphenylsilane), 트리에톡시(프로필)실란(Triethoxy(propyl)silane), 트리메톡시(메틸)실란(Trimethoxy(methyl)silane), 비스-[3-(트리에톡시실릴)프로필] 테트라설파이드(Bis-[3-(Triethoxysilyl)Propyl]Tetrasulfide), 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(triethoxysilyl)propyl]amine), 1,2-비스(트리에톡시실릴)에탄(1,2-Bis(triethoxysilyl)ethane), 1,2-비스(트리메톡시시릴)에탄(1,2-Bis(trimethoxysilyl)ethane) 및 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(trimethoxysilyl)propyl]amine)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것인,
    반도체용 고선택비 식각액.
  6. 제1항에 있어서,
    상기 반도체용 고선택비 식각액 중, 상기 실란 계열 조절제의 함량은, 0.01 중량 % 내지 1 중량 % 인 것인,
    반도체용 고선택비 식각액.
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 반도체용 고선택비 식각액 중, 상기 설퍼(Sulfur) 계열 보조제의 함량은, 0.05 중량 % 내지 5 중량 %인 것인,
    반도체용 고선택비 식각액.
  10. 제1항에 있어서,
    상기 무기산은,
    인산, 피로인산, 아인산, 메타인산, 폴리인산, 황산, 아황산, 질산 및 아질산 으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것인,
    반도체용 고선택비 식각액.
  11. 제1항에 있어서,
    상기 반도체용 고선택비 식각액 중, 상기 무기산의 함량은, 85 중량 % 내지 90 중량 % 인 것인,
    반도체용 고선택비 식각액.
  12. 삭제
  13. 제1항에 있어서,
    실리콘 질화막 대 실리콘 산화막의 식각 선택비가,
    80 : 1 내지 8000 : 1 인 것인,
    반도체용 고선택비 식각액.
  14. 기판 상에 실리콘 산화막 및 실리콘 질화막을 형성하는 단계; 및
    반도체용 고선택비 식각액을 사용하여 상기 실리콘 산화막 및 상기 실리콘 질화막이 형성된 기판을 식각하는 단계;
    를 포함하고,
    상기 반도체용 고선택비 식각액은, 청구항 제1항 내지 제6항, 제9항 내지 제11항 및 제13항 중 어느 한 항의 반도체용 고선택비 식각액인 것인,
    실리콘 산화막 및 실리콘 질화막이 형성된 기판의 식각 방법.
KR1020190060753A 2018-12-11 2019-05-23 반도체용 고선택비 식각액 KR102307189B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2019/016069 WO2020122454A1 (ko) 2018-12-11 2019-11-22 반도체용 고선택비 식각액, 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조
TW108145399A TW202022091A (zh) 2018-12-11 2019-12-11 用於半導體的高選擇比蝕刻液、對氮化矽膜具選擇性的蝕刻液、及使用其製造半導體裝置的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180159424 2018-12-11
KR1020180159424 2018-12-11

Publications (2)

Publication Number Publication Date
KR20200071644A KR20200071644A (ko) 2020-06-19
KR102307189B1 true KR102307189B1 (ko) 2021-09-30

Family

ID=71137493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190060753A KR102307189B1 (ko) 2018-12-11 2019-05-23 반도체용 고선택비 식각액

Country Status (1)

Country Link
KR (1) KR102307189B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102345842B1 (ko) * 2020-09-21 2021-12-31 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물 및 이를 이용한 방법
WO2023219943A1 (en) * 2022-05-13 2023-11-16 Entegris, Inc. Silicon nitride etching compositions and method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558164B1 (ko) 2003-06-30 2006-03-10 삼성전자주식회사 질화물 제거용 식각액 및 이를 이용한 반도체 소자의질화막 제거방법
KR102545801B1 (ko) * 2015-12-04 2023-06-21 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102415960B1 (ko) * 2016-02-05 2022-07-01 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법

Also Published As

Publication number Publication date
KR20200071644A (ko) 2020-06-19

Similar Documents

Publication Publication Date Title
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
KR102071598B1 (ko) 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR102415960B1 (ko) 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법
KR101539375B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
US10640706B2 (en) Etching compositions and method of etching by using the same
KR102307189B1 (ko) 반도체용 고선택비 식각액
CN109913221B (zh) 氮化硅膜的蚀刻组合物
CN111363550A (zh) 选择性刻蚀液组合物及其制备方法和应用
KR101320416B1 (ko) 식각액 조성물 및 이를 이용한 습식 식각방법
US10995268B2 (en) Etching composition effective to selectively wet etch a silicon nitride film
KR101539373B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102258307B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 방법
KR101733289B1 (ko) 실리콘 질화막 식각 용액
KR102005963B1 (ko) 식각액 조성물 및 실란화합물
KR102484988B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
TWI740368B (zh) 用於蝕刻氮化矽膜的組成物
KR20210007574A (ko) 실리콘 질화막 식각액
KR102071599B1 (ko) 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR102484977B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
EP2194060A1 (en) Organic silane compounds for forming silicon-containing films by plasma CVD and method for forming silicon-containing films
TW202022091A (zh) 用於半導體的高選擇比蝕刻液、對氮化矽膜具選擇性的蝕刻液、及使用其製造半導體裝置的方法
KR102278765B1 (ko) 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법
KR102260743B1 (ko) 실리콘 질화막 식각 조성물
KR20190142010A (ko) 폴리실록산계 화합물을 포함하는 조성물 및 이를 포함하는 식각 조성물
KR102378930B1 (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right