KR102345842B1 - 실리콘 질화막 식각 조성물 및 이를 이용한 방법 - Google Patents

실리콘 질화막 식각 조성물 및 이를 이용한 방법 Download PDF

Info

Publication number
KR102345842B1
KR102345842B1 KR1020200121551A KR20200121551A KR102345842B1 KR 102345842 B1 KR102345842 B1 KR 102345842B1 KR 1020200121551 A KR1020200121551 A KR 1020200121551A KR 20200121551 A KR20200121551 A KR 20200121551A KR 102345842 B1 KR102345842 B1 KR 102345842B1
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride layer
etching
etching composition
silicon
Prior art date
Application number
KR1020200121551A
Other languages
English (en)
Inventor
김동현
박현우
홍성준
이명호
송명근
김훈식
고재중
이명의
황준혁
Original Assignee
주식회사 이엔에프테크놀로지
주식회사 제이케이머티리얼즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이엔에프테크놀로지, 주식회사 제이케이머티리얼즈 filed Critical 주식회사 이엔에프테크놀로지
Priority to KR1020200121551A priority Critical patent/KR102345842B1/ko
Priority to CN202110988880.8A priority patent/CN114250075A/zh
Priority to US17/446,414 priority patent/US11939505B2/en
Priority to TW110132722A priority patent/TW202225381A/zh
Application granted granted Critical
Publication of KR102345842B1 publication Critical patent/KR102345842B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 실리콘 질화막 식각 조성물, 이를 이용한 실리콘 질화막의 식각 방법 및 반도체 소자의 제조방법에 관한 것으로, 구체적으로 본 발명에 따르면 실리콘 산화막 대비 실리콘 질화막을 고선택비로 안정적으로 식각할 수 있으며, 고온의 식각 공정 및 반도체 제조 공정에 적용 시 석출물을 발생시키지 않음은 물론 실리콘 산화막의 두께가 오히려 증가하는 이상성장을 발생시키지 않아, 불량 및 신뢰성 저하를 최소화 할 수 있다.

Description

실리콘 질화막 식각 조성물 및 이를 이용한 방법{SILICON NITRIDE LAYER ETCHING COMPOSITION AND ETCHING METHOD USING THE SAME}
본 발명은 실리콘 질화막 식각 조성물, 이를 이용한 실리콘 질화막의 식각 방법 및 반도체 소자의 제조방법에 관한 것이다.
실리콘 산화막(SiO2) 및 실리콘 질화막(SiNx)은 반도체 제조 공정에서 사용되는 대표적인 절연막이다. 이중 실리콘 질화막은 반도체 디바이스에서 캡 층, 스페이서 층 또는 하드 마스크 층으로서 이용된다. 실리콘 산화막 및 실리콘 질화막은 단독으로 사용되거나 혹은 한 층 이상의 실리콘 산화막 및 한 층 이상의 실리콘 질화막이 교대로 적층되어 사용되기도 한다.
실리콘 질화막의 식각에는 160 ℃내외의 고온에서 고순도의 인산 및 탈이온수로 이루어진 인산 수용액이 사용된다. 그러나, 상기 인산 수용액은 실리콘 산화막 대비 실리콘 질화막 식각 선택비가 30 이하로 낮은 편이어서, 실리콘 질화막과 실리콘 산화막의 적층 구조에는 적용이 어려운 문제가 있다. 또한 인산을 포함하는 실리콘 질화막 식각 조성물은 고온에서 지속적으로 수분의 증발에 의한 농축이 진행되어 질화막과 산화막의 식각율에 영향을 미치기 때문에 순수(Deionized Water)를 지속적으로 공급해야 한다. 그러나, 공급하는 순수의 양이 약간만 변하여도 실리콘 질화막의 제거 시 불량을 야기할 수 있다.
상기 문제점의 해결 및 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비의 향상을 위해 규산을 인산에 용해시킨 실리콘 질화막 식각 조성물이 사용될 수 있다. 그러나, 상기 실리콘 질화막 식각 조성물은 식각 진행 시 석출물이 발생하고, 실리콘 산화막의 두께가 오히려 증가하는 이상성장(anomalous growth) 문제로 공정에 적용하기에 어려운 문제가 있다.
그 외에도 규소에 직접 결합된 산소 원자를 포함하는 규소 화합물을 이용하여 식각 선택비를 제어하는 방법이 사용될 수 있지만, 실리콘 산화막 대비 실리콘 질화막의 식각 선택비가 높지 않고 석출물이 발생할 수 있어, 석출물의 발생 없이 실리콘 질화막을 높은 선택비로 식각할 수 있는 식각 조성물의 개발이 필요하다.
본 발명의 목적은 적층되어 있는 실로콘 질화막과 실리콘 산화막 중, 실리콘 질화막을 선택적으로 식각하며 식각 안정성 확보로 실리콘 질화막에 대한 안정적인 식각을 가능케 하는 실리콘 질화막 식각 조성물을 제공하는 것이다.
상세하게, 실리콘 질화막에 대한 높은 식각속도를 유지할 수 있고 실리콘 산화막에 대한 데미지 및 식각속도를 최소화하여 고선택비로 실리콘 질화막을 식각할 수 있는 실리콘 질화막 식각 조성물을 제공하는 것이다.
상세하게, 실리콘 산화막의 이상성장을 억제할 수 있는 실리콘 질화막 식각 조성물을 제공하는 것이다.
상세하게, 반복적인 식각 진행 시 석출물이 발생하지 않는 실리콘 질화막 식각 조성물을 제공하는 것이다.
본 발명의 또 다른 목적은 상술된 실리콘 질화막 식각 조성물을 이용하여 실리콘 질화막을 고선택비로 식각하는 방법 및 반도체 소자의 제조방법을 제공하는 것이다.
상술된 과제를 해결하기 위하여, 본 발명에서는 인산, 4급 암모늄 실리케이트, 하기 화학식1로 표시되는 실리콘 화합물 및 잔량의 물을 포함하는 실리콘 질화막 식각 조성물이 제공된다.
[화학식1]
Figure 112020100107061-pat00001
[상기 화학식1에서,
R1은 C1-20 아미노알킬이고, 상기 알킬의 -CH2-는 -N(R')- 또는 -O-로 대체될 수 있고, 상기 R'는 수소, C1-7 알킬, C1-7 하이드록시알킬 또는 C1-7 아미노알킬이고;
R2 내지 R4는 각각 독립적으로 수소, 할로겐, 아미노, 시아노, 하이드록시, C1-20 알콕시, C1-20 알킬, C1-20 아미노알킬 또는
Figure 112020100107061-pat00002
이고, 상기 R11 내지 R14는 각각 독립적으로 수소, C1-20 알킬 또는 C1-20 하이드록시알킬이고;
L1은 C1-20 알킬렌이고, 상기 알킬렌의 -CH2-는 -O-, -NR"- 또는 이들의 조합으로 대체될 수 있고, 상기 R"는 수소 또는 C1-7 알킬이고;
a는 0 내지 10에서 선택되는 정수이고;
b는 1 내지3에서 선택되는 정수이다.]
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은, 상기 화학식1에서 상기 R1은 C1-7 아미노알킬이고, 상기 알킬의 -CH2-는 -NR'-로 대체될 수 있고, 상기 R'는 수소 또는 C1-3 알킬인 실리콘 화합물을 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은, 상기 화학식1에서 상기 R1이 C1-7 아미노알킬이고, 상기 R2 내지 R4가 각각 독립적으로 수소, 할로겐, 아미노, 하이드록시, C1-7 알콕시, C1-7 알킬, C1-7 아미노알킬 또는
Figure 112020100107061-pat00003
이고, 상기 R11 내지 R14가 각각 독립적으로 수소, C1-7 알킬 또는 C1-7 하이드록시알킬이고, 상기 L1은 C1-7 알킬렌이고, 상기 알킬렌의 -CH2-는 -O-로 대체될 수 있는 것인 실리콘 화합물을 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은, 상기 화학식1에서 상기 R1은 C1-7 아미노알킬이고, 상기 알킬의 -CH2-는 -NR'-로 대체될 수 있고, 상기 R'는 수소 또는 메틸이고; 상기 R2 내지 R4가 각각 독립적으로 수소, 할로겐, 하이드록시 또는 C1-7 알콕시이고; 상기 L1은 -O- 이고; 상기 a가 0 또는 1의 정수인 실리콘 화합물을 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어서, 상기 4급 암모늄 실리케이트는 테트라메틸암모늄 실리케이트, 테트라에틸암모늄 실리케이트, 테트라프로필암모늄 실리케이트 및 테트라부틸암모늄 실리케이트 등에서 선택되는 하나 또는 둘이상의 혼합물일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은, 총 중량에 대하여, 상기 인산 60 내지 95중량%, 상기 4급 암모늄 실리케이트 0.01 내지 5.00중량%, 상기 화학식1로 표시되는 실리콘 화합물 0.01 내지 5.00중량% 및 잔량의 물을 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은, 상술된 중량%를 만족함과 동시에 상기 화학식1로 표시되는 실리콘 화합물 100중량부 기준, 상기 4급 암모늄 실리케이트를 1 내지 300중량부로 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어서, 무기산, 이의 유도체 또는 이들의 조합을 더 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어서, 알코올계 용매를 더 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어, 실리콘 질화막/산화막 식각 선택비는 500 이상인 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어서, 실리콘 질화막에 대한 식각속도는 20 내지 500 Å/min이며, 실리콘 산화막에 대한 식각속도는 0 내지 0.5 Å/min인 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어, 반복적인 식각 공정 후의 실리콘 질화막의 식각속도 감소율이 하기 관계식1을 만족하는 것일 수 있다.
[관계식 1]
△ERDSiNx ≤ 1%
[상기 관계식 1에서,
△ERDSiNx는 실리콘 질화막에 대한 초기 식각속도 대비 식각속도 감소율이다.]
또한, 본 발명에서는 상술된 실리콘 질화막 식각 조성물을 이용하여 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각하는 방법이 제공된다.
또한, 본 발명에서는 상술된 실리콘 질화막 식각 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법이 제공된다.
본 발명에 따른 실리콘 질화막 식각 조성물은 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각할 수 있다. 또한, 실로콘 질화막과 실리콘 산화막이 적층된 구조에서 실리콘 질화막을 고선택비로 식각할 수 있으며, 실리콘 산화막에 대한 데미지 및 식각속도를 최소화하여 적층된 구조의 무너짐 현상이 일어나지 않는 등 안정적인 식각을 가능케 한다.
또한, 본 발명에 따른 실리콘 질화막 식각 조성물은 고온 식각 진행 시 석출물을 발생시키지 않음은 물론 실리콘 산화막의 두께가 오히려 증가하는 이상성장을 발생시키지 않는다.
또한, 본 발명에 따른 실리콘 질화막 식각 조성물은 식각 처리 시간이 증가하거나 반복 사용됨에도, 실리콘 질화막에 대한 식각속도 및 식각 선택비의 변화가 적은 효과가 있어, 궁극적으로 실리콘 질화막을 선택적으로 식각하기 위한 반도체 제조공정에서의 생산성을 향상시킬 수 있다.
또한, 본 발명에 따른 실리콘 질화막 식각 조성물은 보관 안정성이 우수하고, 장기간의 사용 또는 보관 중에도 불구하고 실리콘 질화막에 대한 일정한 식각속도 및 식각 선택비를 유지할 수 있다.
또한, 본 발명에 따른 실리콘 질화막 식각 조성물은 식각 공정 및 반도체 제조 공정에 사용될 시, 석출물의 발생이 억제되는 탁월한 효과가 있다.
이하, 본 발명에 따른 실리콘 질화막 식각 조성물에 대하여 상세히 설명한다. 이때, 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다.
본 명세서에서 사용되는 단수 형태는 문맥에서 특별한 지시가 없는 한 복수 형태도 포함하는 것으로 의도할 수 있다.
또한, 본 명세서에서 특별한 언급 없이 사용된 단위는 중량을 기준으로 하며, 일 예로 % 또는 비의 단위는 중량% 또는 중량비를 의미하고, 중량%는 달리 정의되지 않는 한 전체 조성물 중 어느 하나의 성분이 조성물 내에서 차지하는 중량%를 의미한다.
또한, 본 명세서에서 사용되는 수치 범위는 하한치와 상한치와 그 범위 내에서의 모든 값, 정의되는 범위의 형태와 폭에서 논리적으로 유도되는 증분, 이중 한정된 모든 값 및 서로 다른 형태로 한정된 수치 범위의 상한 및 하한의 모든 가능한 조합을 포함한다. 본 발명의 명세서에서 특별한 정의가 없는 한 실험 오차 또는 값의 반올림으로 인해 발생할 가능성이 있는 수치범위 외의 값 역시 정의된 수치범위에 포함된다.
본 명세서의 용어, "포함한다"는 "구비한다", "함유한다", "가진다" 또는 "특징으로 한다" 등의 표현과 등가의 의미를 가지는 개방형 기재이며, 추가로 열거되어 있지 않은 요소, 재료 또는 공정을 배제하지 않는다.
본 명세서의 용어, "식각 선택비(ESiNx/ESiO2)"는 실리콘 산화막의 식각속도(ESiO2) 대비 실리콘 질화막의 식각속도(ESiNx)의 비를 의미한다. 또한, 실리콘 산화막의 식각속도가 거의 0에 가까워지거나 식각 선택비의 수치가 큰 경우, 실리콘 질화막을 선택적으로 식각할 수 있음을 의미한다.
본 명세서의 용어, "식각 선택비의 변화"는 동일한 실리콘 질화막 식각 조성물을 이용하여 2회 이상 식각 공정을 반복 수행하는 경우, 초기 식각 선택비 대비 식각 선택비의 차이에 대한 절대값을 의미한다.
본 명세서의 용어, "식각속도 감소율(Etch rate drift, △ERD)"는 동일한 실리콘 질화막 식각 조성물을 이용하여 2회 이상 식각 공정을 반복 수행하는 경우, 초기 식각속도 대비 식각속도의 변화율을 의미한다. 일반적으로 식각 공정을 반복 수행함에 따라 식각능, 즉 식각속도가 감소되는 경향을 보임에 따라 감소율이라 정의하며, 변화율 역시 동일한 의미로 해석됨은 물론이다. 구체적으로, 상기 식각속도 감소율은 하기 식1로부터 유도될 수 있다.
[식 1]
△ERD = [1 - {(n 회 이상 식각 공정을 반복 수행 시 식각속도) / (초기 식각속도)}]Х100
본 명세서의 용어, "4급 암모늄 실리케이트"는 1개의 규소원자(Si)가 4개의 산소원자(O)에 둘러싸여 형성된 구조단위를 포함하는 것일 수 있다.
본 명세서의 용어, "할로겐" 또는 "할로"는 불소, 염소, 브롬 또는 요오드 원자를 의미한다.
본 명세서의 용어, "아미노알킬"은 아미노기(*-NR'R")를 포함하는 알킬기를 의미한다. 이때, 상기 R' 및 R"는 각각 독립적으로 수소 또는 C1-20 알킬이다.
본 명세서의 용어, "하이드록시알킬"는 하이드록시기(*-OH)를 포함하는 알킬기 를 의미한다.
알려진 바와 같이, 실리콘 질화막 및 실리콘 산화막은 반도체 제조 공정에서 사용되는 대표적인 절연막이다. 실리콘 질화막은 주로 화학기상증착(Chemical vapor deposition, CVD) 공정을 통해 실리콘 산화막, 폴리 실리콘막, 실리콘 웨이퍼 등의 표면 위에 박막으로 적층할 수 있으며 이렇게 형성된 실리콘 질화막은 식각공정을 통해서 제거할 수 있다.
종래의 습식 식각은 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비가 낮고 식각액을 여러번 사용 시 식각 선택비가 변화하는 문제점을 가지고 있었다. 또한 식각 과정 중 석출물이 발생하고 실리콘 산화막의 두께가 증가하는 문제가 있었다.
이에, 본 발명자는 상술된 문제점을 해결하고, 보다 향상된 식각 선택비를 가지는 실리콘 질화막 식각 조성물에 대한 연구를 심화하였다. 그 결과, 서로 상이한 구조적 특징을 갖는 실리콘 화합물의 조합을 첨가제로 하는 인산계 식각액 조성물로 처리시, 실리콘 산화막 대비 실리콘 질화막에 대한 안정적이고 고선택비의 식각을 가능케함은 물론 석출물의 발생이 억제되고 실리콘 산화막을 포함한 주변에 존재하는 다른 막의　이상성장을 줄이는 데 탁월한 효과를 나타냄을 확인하였다.
또한, 본 발명에 따른 실리콘 질화막 식각 조성물은 실리콘 산화막 대비 실리콘 질화막에 대한 고선택비를 나타내며, 200 ℃이상의 고온 식각시에도 높은 안정성을 나타냄에 따라 처리 시간 및 처리 횟수가 증가함에도 불구하고, 실리콘 질화막에 대한 식각속도 및 식각 선택비를 오랫동안 유지할 수 있음을 발견하고 본 발명을 완성하였다.
이하, 본 발명에 따른 실리콘 질화막 식각 조성물을 구체적으로 설명한다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 실리콘 산화막 대비 실리콘 질화막에 대한 고선택비를 갖는 식각 조성물로, 서로 상이한 구조적 특징을 갖는 실리콘 화합물의 조합을 첨가제로 하는 인산계 식각액 조성물이다.
구체적으로, 본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 제1실리콘 화합물인 4급 암모늄 실리케이트 및 제2 실리콘 화합물인 하기 화학식1로 표시되는 실리콘 화합물의 혼합물을 첨가제로 포함하는 것일 수 있다. 즉, 본 발명의 실리콘 질화막 식각 조성물은 인산, 4급 암모늄 실리케이트, 하기 화학식1로 표시되는 실리콘 화합물 및 잔량의 물을 포함하는 것일 수 있다.
[화학식1]
Figure 112020100107061-pat00004
[상기 화학식1에서,
R1은 C1-20 아미노알킬이고, 상기 알킬의 -CH2-는 -NR'- 또는 -O-로 대체될 수 있고, 상기 R'는 수소, C1-7 알킬, C1-7 하이드록시알킬 또는 C1-7 아미노알킬이고;
R2 내지 R4는 각각 독립적으로 수소, 할로겐, 아미노, 시아노, 하이드록시, C1-20 알콕시, C1-20 알킬, C1-20 아미노알킬 또는
Figure 112020100107061-pat00005
이고, 상기 R11 내지 R14는 각각 독립적으로 수소, C1-20 알킬 또는 C1-20 하이드록시알킬이고;
L1은 C1-20알킬렌이고, 상기 알킬렌의 -CH2-는 -O-, -NR"- 또는 이들의 조합으로 대체될 수 있고, 상기 R"는 수소 또는 C1-7 알킬이고;
a는 0 내지 10에서 선택되는 정수이고;
b는 1 내지3에서 선택되는 정수이다.]
본 발명의 실리콘 질화막 식각 조성물은 상술된 조성을 만족함에 따라, 향상된 식각 안정성을 구현할 수 있다. 이때, 상기 식각 안정성은 식각대상인 실리콘 질화막에 대한 안정적인 식각속도는 물론 식각 선택비에 있어 그 감소율이 적음을 의미하는 것일 수 있다. 또한, 고온의 식각 공정 후, 석출물 발생을 야기하지 않고 실리콘 산화막의 이상성장을 발생시키지 않는 것을 의미하는 것일 수도 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은, 상기 화학식1에서 상기 R1이 Ra 2N-(CH2)n- (n : 1 ~ 7, Ra : C1-7 알킬)의 구조를 가진 아미노알킬이고, 상기 R1의 -(CH2)n- 중 1개의 -CH2-는 -NR'-로 대체될 수 있고, 상기 R'가 수소 또는 C1-3 알킬인, 실리콘 화합물을 포함하는 것일 수 있다.
또한, 본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은, 상기 화학식1에서 상기 R2 내지 R4가 각각 독립적으로 수소, 할로겐, 아미노, 하이드록시, C1-7 알콕시, C1-7 알킬, C1-7 아미노알킬 또는
Figure 112020100107061-pat00006
이고, 상기 R11 내지 R14가 각각 독립적으로 수소, C1-7 알킬 또는 C1-7 하이드록시알킬이고; 상기 L1이 C1-7 알킬렌이고, 상기 알킬렌 중 1개의 메틸렌기(-CH2-)는 에테르기(-O-)로 대체될 수 있는 것인 실리콘 화합물을 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은, 상기 화학식1에서 상기 R1이 R1이 Ra 2N-(CH2)n- (n : 1 ~ 7, Ra : C1-7 알킬)의 구조를 가진 아미노알킬이고, 상기 R1의 -(CH2)n- 중 1개의 -CH2-는 -NR'-로 대체될 수 있고, 상기 R'는 수소 또는 메틸이고; 상기 R2 내지 R4가 각각 독립적으로 수소, 할로겐, 하이드록시 또는 C1-7 알콕시이고; 상기 L1은 산소 원자(-O-)이고; 상기 a가 0 또는 1의 정수인 실리콘 화합물을 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은, 상기 화학식1에서 상기 R1이 Ra 2N-(CH2)n- (n : 1 ~ 3, Ra : C1-7 알킬)의 구조를 가진 아미노알킬 또는 Ra 2N-(CH2)mNH(CH2)n- (m : 1 ~ 3, n : 1 ~ 3, Ra : C1-7 알킬)의 구조를 가진 치환기이고; 상기 R2 내지 R4가 각각 독립적으로 할로겐, 하이드록시 또는 C1-3 알콕시이고; 상기 L1은 산소원자(-O-)이고; 상기 a가 0 또는 1의 정수인 실리콘 화합물을 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어서, 상기 화학식1의 상기 b는 2 또는 3의 정수인 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어서, 상기 실리콘 화합물의 비한정적인 일 예로, N,N-디메틸아미노프로필트리메톡시실란(N,N-dimethylaminopropyltrimethoxysilane), N,N-디메틸아미노프로필트리에톡시실란(N,N-dimethylaminopropyltriethoxysilane), N,N-디에틸아미노프로필트리메톡시실란(N,N-diethylaminopropyltrimethoxysilane), N,N-디에틸아미노프로필트리메톡시실란(N,N-diethylaminopropyltriethoxysilane), N-메틸-3-(트리메톡시실릴)프로필아민(N-Methyl-3-(trimethoxysilyl)propylamine), N-메틸-3-(트리에톡시실릴)프로필아민(N-methyl-3-(triethoxysilyl)propylamine), 비스(3-(메틸아미노)프로필)트리메톡시실란(bis(3-(methylamino)propyl)trimethoxysilane), 비스(3-(메틸아미노)프로필)트리에톡시실란(bis(3-(methylamino)propyl)triethoxysilane), 비스[3-(트리메톡시실릴)프로필]아민(bis[3-(trimethoxysilyl)propyl]amine), 비스[3-(트리에톡시실릴)프로필]아민(bis[3-(triethoxysilyl)propyl]amine), 3-[비스(2-하이드록시에틸)아미노]프로필-트리에톡시프로필-트리에톡시실란(3-[bis(2-hydroxyethyl)amino]propyl-triethoxysilane), 3-아미노프로필트리메톡시실란(3-aminopropyltrimethoxysilane), 3-아미노프로필트리에톡시실란(3-aminopropyltriethoxysilane), 3-아미노프로필트리하이드록시실란(3-aminopropyltrihydroxysilane), 3-아미노프로필디에톡시메틸실란(3-aminopropyldiethoxymethylsilane), 3-아미노프로필디메톡시메틸실란(3-aminopropyldimethoxymethylsilane), 3-(2-아미노에틸아미노)-프로필-디메톡시메틸실란(3-(2-aminoethylamino)-propyl-dimethoxymethylsilane), 3-(2-아미노에틸아미노)프로필트리메톡시실란(3-(2-aminoethylamino)propyltrimethoxysilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-aminoethylamino)propyltriethoxysilane), [3-(6-아미노헥실아미노)프로필]트리메톡시실란([3-(6-aminohexylamino)propyl]trimethoxysilane), (3-이소시아네이토프로필)트리메톡시실란((3-isocyanatopropyl)trimethoxysilane) 및 (3- 이소시아네이토프로필)트리에톡시실란((3-isocyanatopropyl)triethoxysilane) 등에서 선택되는 하나 또는 둘이상의 질소 함유 실리콘 화합물을 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어서, 상기 4급 암모늄 실리케이트는 테트라메틸암모늄 실리케이트, 테트라에틸암모늄 실리케이트, 테트라프로필암모늄 실리케이트 및 테트라부틸암모늄 실리케이트 등에서 선택되는 하나 또는 둘이상의 혼합물일 수 있다.
일 예로, 상기 4급 암모늄 실리케이트는 직쇄 형태의 알킬기를 포함하는 것일 수 있다.
일 예로, 상기 4급 암모늄 실리케이트는 알킬기의 탄소수가 작을 수독 보다 높은 식각 선택비를 구현할 수 있다.
구체적으로, 본 발명의 실리콘 질화막 식각 조성물은 실리콘 산화막을 패시베이션하여 실리콘 질화막 식각 공정 중 실리콘 산화막의 부식 및 손상을 억제한다. 나아가, 본 발명의 실리콘 질화막 식각 조성물은 실리콘 산화막의 표면으로 이동된 후 흡착되어, 실리콘 산화막 표면을 보호함과 동시에 실리콘 산화막의 이상성장을 효과적으로 억제할 수 있다.
또한, 본 발명의 실리콘 질화막 식각 조성물은 인산을 높은 함량으로 포함함에도 불구하고 인산의 안정도를 높여 실리콘 질화막에 대한 고선택비를 안정적으로 유지할 수 있고, 고온의 식각 공정 중에도 유리한 이점을 제공할 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 실리콘 질화막에 대한 고식각 선택비를 갖는다. 또한, 식각속도 감소율이 낮아 보다 안정적인 식각 공정을 제공하여 불량율을 획기적으로 줄일 수 있다. 또한, 고온에서도 안정하다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물을 이용한 식각 공정은 100 ℃이상에서 수행될 수 있으며, 구체적으로는 100 내지 500 ℃, 보다 구체적으로는 150 내지 300 ℃의 공정 온도에서 수행 될 수 있다. 상술한 바와 같이, 본 발명의 실리콘 질화막 식각 조성물은 고온의 식각 공정 중에도 조성비를 유지할 수 있고, 안정적으로 식각을 수행할 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 상기 실리콘 질화막 식각 조성물 총 중량에 대하여, 인산 60 내지 95 중량%; 상기 4급 암모늄 실리케이트 0.01 내지 5.00중량%, 상기 화학식1로 표시되는 실리콘 화합물 0.01 내지 5.00중량%; 및 잔량의 물;을 포함하는 것일 수 있다.
석출물 발생이 현저히 감소하고, 고온의 반도체 식각 공정 중 식각 조성물이 우수한 안정성을 가져 식각속도 및 식각 선택비의 변화가 적은 측면에서, 구체적으로 상기 실리콘 질화막 식각 조성물은 인산 60 내지 90 중량%; 상기 4급 암모늄 실리케이트 0.05 내지 3.00중량%, 상기 화학식1로 표시되는 실리콘 화합물 0.10 내지 3.00중량%; 및 잔량의 물;을 포함하는 것일 수 있으며, 보다 구체적으로 인산 75 내지 90 중량%; 상기 4급 암모늄 실리케이트 0.10 내지 2.00중량%, 상기 화학식1로 표시되는 실리콘 화합물 0.50 내지 2.00중량%; 및 잔량의 물;을 포함하는 것일 수 있으며, 가장 구체적으로 인산 80 내지 90 중량%; 상기 4급 암모늄 실리케이트 0.1 내지 1.5중량%, 상기 화학식1로 표시되는 실리콘 화합물 0.8 내지 1.5중량%; 및 잔량의 물;을 포함하는 것일 수 있다.
상술된 범위를 만족하는 실리콘 질화막 식각 조성물을 식각 공정에 사용 시 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택성이 뛰어나고, 반복적인 식각 공정 후에도 초기의 식각속도 및 식각 선택성을 유지할 수 있을뿐만 아니라, 식각 공정 중 불용성 물질을 생성하지 않아 안정적으로 식각 공정을 수행할 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 상술된 중량% 범위를 만족함과 동시에 제1실리콘 화합물인 4급 암모늄 실리케이트 및 제2 실리콘 화합물인 하기 화학식1로 표시되는 실리콘 화합물을 0.01 내지 3:1의 중량비로 혼합하여 사용할 수 있다.
일 예로, 상기 화학식1로 표시되는 실리콘 화합물 100중량부 기준, 상기 4급 암모늄 실리케이트는 1 내지 300중량부로 혼합되어 사용될 수 있다.
일 예로, 상기 화학식1로 표시되는 실리콘 화합물 100중량부 기준, 상기 4급 암모늄 실리케이트는 5 내지 200중량부로 혼합되어 사용될 수 있다.
일 예로, 상기 화학식1로 표시되는 실리콘 화합물 100중량부 기준, 상기 4급 암모늄 실리케이트는 10 내지 100중량부로 혼합되어 사용될 수 있다.
또한, 본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 무기산, 이의 유도체 또는 이들의 조합을 더 포함하는 것일 수 있다.
일 예로, 상기 무기산은 인산, 폴리인산, 아인산, 설폰산(예, 황산), 염산, 불산 등의 무기산 또는 상기 무기산의 유도체에서 선택되는 하나 또는 둘 이상의 혼합물이 혼합되어 생성되는 것일 수 있다.
일 예로, 상기 폴리인산은 2분자 이상의 인산이 축합한　폴리인산일 수 있으며, 이의 비한정적인 일예로, 피로인산기 또는 트리폴리인산기 등을 들 수 있다.
일 예로, 상기 무기산의 유도체는 트리메틸 포스페이트, 트리에틸 포스페이트, 디메틸메틸포스포네이트,　디에틸포스파이트, 디메틸포스포네이트, 트리메틸포스파이트, 디에틸아민 포스페이트, 메탄술폰산, p-톨루엔술폰산, 벤젠술폰산, 아미노메틸술폰산 및 술파믹산 등에서 선택되는 것일 수 있다.
일 예로, 상기 무기산, 이의 유도체 또는 이들의 조합은 상기 실리콘 질화막 식각 조성물 총 중량에 대하여, 0.05 내지 1 중량%로 포함될 수 있으며, 구체적으로는 0.1 내지 1중량%, 보다 구체적으로는 0.3 내지 0.8중량%로 포함될 수 있다.
또한, 본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 알코올계 용매를 더 포함하는 것일 수 있다. 상기 알코올계 용매 첨가 시, 실리콘 질화막 식각 조성물의 점도를 조절할 수 있으며, 반도체 제조 공정의 고온에서도 안정한 효과를 얻을 수 있다. 또한 상기 실리콘 질화막 식각 조성물을 여러번 사용시에도 실리콘 질화막에 대한 식각속도 변화율이 낮아 공정효율이 좋다.
일 예로, 상기 알코올계 용매는 메탄올, 에탄올, 프로판올, 이소프로판올, 부탄올, 이소부탄올, t-부탄올, 펜탄올, 헥산올, 헵탄올, 옥탄올, 에틸렌글리콜, 프로필렌글리콜 및 테트라히드로퍼퓨릴알코올(THFA) 등으로 이루어지는 군에서 선택되는 어느 하나 또는 둘 이상의 혼합물일 수 있다.
일 예로, 상기 알코올계 용매는 실리콘 질화막 식각 조성물 총 중량에 대하여 0.05 내지 10 중량%로 포함될 수 있으며, 구체적으로는 0.05 내지 5 중량%, 보다 구체적으로는 0.05 내지 3 중량%로 포함될 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 포함되는 물은 특별히 한정되는 것은 아니나, 구체적으로는 탈이온수일 수 있으며, 보다 구체적으로는 반도체 공정용 탈이온수로서, 비저항 값이 18㏁·㎝ 이상인 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 실리콘 산화막 대비 실리콘 질화막에 대하여 고선택비를 가지며, 실리콘 질화막에 대한 식각속도가 현저하다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 실리콘 질화막/산화막 식각 선택비(ESiNx/ESiO2)가 500 이상일 수 있다.
일 예로, 상기 식각 선택비(ESiNx/ESiO2)는 700 이상일 수 있다.
일 예로, 상기 식각 선택비(ESiNx/ESiO2)는 900 이상일 수 있다.
본 발명에 따른 일 예로, 상기 실리콘 질화막 식각 조성물은 실리콘 질화막에 대한 식각속도가 20 내지 500 Å/min이며, 실리콘 산화막에 대한 식각속도가 0 내지 0.5 Å/min인 것일 수 있다.
일 예로, 상기 실리콘 질화막 식각 조성물은 실리콘 질화막에 대한 식각속도가 40 내지 500 Å/min이며, 실리콘 산화막에 대한 식각속도가 0 내지 0.4 Å/min인 것일 수 있다.
일 예로, 상기 실리콘 질화막 식각 조성물은 실리콘 질화막에 대한 식각속도가 60 내지 450 Å/min이며, 실리콘 산화막에 대한 식각속도가 0.05 내지 0.35 Å/min인 것일 수 있다.
일 예로, 상기 실리콘 질화막 식각 조성물은 식각 공정 온도가 향상됨에 따라 실리콘 질화막에 대한 식각속도가 극도로 향상될 수 있다.
일 예로, 식각 공정 온도가 230 ℃인 경우, 160 ℃인 경우 대비 600%이상 향상된 실리콘 질화막에 대한 식각속도의 구현이 가능하다.
또한 본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 반복적인 식각 공정 후의 실리콘 질화막의 식각속도 감소율이 하기 관계식1을 만족하는 것일 수 있다.
[관계식1]
△ERDSiNx ≤ 1%
상기 관계식1에서, △ERDSiNx는 실리콘 질화막에 대한 초기 식각속도 대비 식각속도 감소율이다.
상기 실리콘 질화막 식각 조성물은 우수한 안정성으로, 반도체 제조 공정의 고온에서도 안정한 효과를 얻을 수 있다. 또한 상기 실리콘 질화막 식각 조성물을 여러번 사용시에도 실리콘 질화막에 대한 식각속도 변화율이 낮아 공정효율이 좋다.
일 예로, 상기 실리콘 질화막 식각 조성물에 있어서 배치 횟수 증가에 따른 상기 실리콘 질화막의 식각속도 감소율(△ERDSiNx)은 구체적으로 0 내지 0.9%일 수 있으며, 보다 구체적으로 0.01 내지 0.85%일 수 있으며, 가장 구체적으로 0.1 내지 0.8%일 수 있다.
이하, 본 발명에 따른 실리콘 질화막 식각 조성물을 이용한 방법을 구체적으로 설명한다.
본 발명의 일 실시예에 따른 방법의 일 양태는 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각하는 방법일 수 있다.
또 다른 일 양태는 실리콘 질화막을 선택적으로 식각하는 식각 공정을 포함하는 반도체 소자의 제조 방법일 수 있다.
상기 실리콘 질화막은 SiN막, SiON막 및 도핑된 SiN막(doped SiN layer) 등 다양한 실리콘 질화막일 수 있다. 이러한 실리콘 질화막을 포함하는 개념으로서, 구체적인 일 예로, 게이트 전극 등의 형성 시 절연막으로 주로 사용되는 막질을 의미하는 것일 수있다. 하지만 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각하기 위한 목적을 가지는 기술분야라면 제한되지 않고 사용될 수 있다.
또한, 상기 실리콘 산화막은 당업계에서 통상적으로 사용되는 실리콘 산화막이라면 제한되지 않으며, 일 예로, SOD(Spin On Dielectric)막, HDP(High Density Plasma)막, 열산화막(thermal oxide), BPSG(Borophosphate Silicate Glass)막, PSG(Phospho Silicate Glass)막, BSG(Boro Silicate Glass)막, PSZ(Polysilazane)막, FSG(Fluorinated Silicate Glass)막, LP-TEOS(Low Pressure Tetra Ethyl Ortho Silicate)막, PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막, HTO(High Temperature Oxide)막, MTO(Medium Temperature Oxide)막, USG(Undopped Silicate Glass)막, SOG(Spin On Glass)막, APL(Advanced Planarization Layer)막, ALD(Atomic Layer Deposition)막, PE-산화막(Plasma Enhanced oxide) 및 O3-TEOS(O3-Tetra Ethyl Ortho Silicate) 등에서 이루어진 군으로부터 선택되는 적어도 하나 이상의 막일 수 있다. 하지만 이는 구체적인 일 예일 뿐, 이에 제한되는 것은 아니다.
본 발명에 따른 일 실시예에 따른 실리콘 질화막 식각 조성물을 이용한 식각 방법 및 이를 포함하는 반도체 소자의 제조방법은 상기 언급된 실리콘 질화막과 실리콘 산화막이 혼재하는 경우, 실리콘 산화막에 대하여 실리콘 질화막을 선택적으로 식각할 수 있고, 식각속도가 빠르며, 식각 후 석출물이 발생하지 않아 반도체 소자를 제조하는데 있어 불량 문제를 최소화 할 수 있다.
또한 본 발명에 따른 실리콘 질화막 식각 조성물은 고온 안정성을 가짐으로써, 고온으로 가열된 인산이 실리콘 산화막을 식각하는 문제를 효과적으로 억제한다. 따라서, 실리콘 산화막의 식각에 의한 석출물이 발생하지 않아 기판 불량을 막을 수 있으며, 실리콘 질화막을 선택적으로 식각하여 우수한 반도체 소자 특성을 구현할 수 있다.
전술한 실리콘 질화막 식각 조성물을 이용한, 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각하는 방법은 당업계에서 통상적으로 사용되는 처리 방법에 따라 수행될 수 있다. 비한정적인 일 예로, 기판을 식각 조성물 용액에 침지하는 방법 또는 분사(spray)방법 등에 따라 수행될 수 있다.
일 예로, 상기 방법은 100 ℃이상의 공정 온도에서 수행될 수 있으며, 구체적으로는 100 내지 500 ℃, 보다 구체적으로는 100 내지 300 ℃의 공정 온도에서 수행 될 수 있다.
상기 방법은 기판 상에 형성되는 실리콘 산화막, 실리콘 질화막 및 포토레지스트 막 등이 혼재하는 경우, 실리콘 산화막에 대하여 실리콘 질화막을 선택적으로 빠르게 식각하고, 석출물의 발생을 억제하는데 유리할 수 있다. 이에, 본 발명에 따르면 유효 산화막 높이를 유효하게 조절할 수 있다.
상기 기판은 다양한 물질이 사용될 수 있으며, 예를 들어 실리콘, 석영, 유리, 실리콘 웨이퍼, 고분자, 금속 및 금속 산화물 등이 사용될 수 있으나, 이에 한정되지 않는다. 상기 고분자 기판의 일 예로, 폴리에틸렌테레프탈레이트(polyethylene terephthalate), 폴리카보네이트(Polycarbonate), 폴리이미드(polyimide), 폴리에틸렌나프탈레이트(polyethylene naphthalate), 환상올레핀 폴리머(cycloolefin polymer) 등과 같은 필름 기판이 사용될 수 있으나, 이에 한정되지 않는다.
상기 실리콘 산화막, 실리콘 질화막 및 포토레지스트 막은 각각 단일막, 이중막 또는 다중막(다층막)으로 형성될 수 있으며, 이중막 또는 다중막일 경우 그 적층 순서가 제한되는 것은 아니다.
전술한 실리콘 질화막 식각 조성물을 이용한, 실리콘 질화막을 선택적으로 식각하는 식각 공정을 포함하는 반도체 소자의 제조 방법 역시 당업계에서 통상적으로 사용되는 방법에 따라 수행될 수 있다.
상기 반도체 소자의 제조 방법에 따르면, 실리콘 질화막과 실리콘 산화막이 교대로 적층되거나 혼재되어 있는 반도체 소자에서, 실리콘 질화막에 대한 선택적 식각이 가능하며, 실리콘 산화막의 손상을 효과적으로 억제함으로써, 식각에 의한 실리콘 산화막의 손상을 최소화할 수 있어 반도체 소자 제조공정의 안정성, 효율 및 신뢰성을 크게 향상시킬 수 있다. 이때 상기 반도체 소자의 종류는 본 발명에서 특별히 한정되지 않는다.
따라서, 본 발명에 따른 식각방법은 실리콘 질화막을 실리콘 산화막 대비 선택적으로 제거 가능하며, 처리 시간이 증가함에도 불구하고 식각속도 및 식각 선택비를 일정하게 유지할 수 있어, 실리콘 질화막의 선택적 식각이 필요한 공정에 효율적으로 적용될 수 있다. 특히, 본 발명에 따른 식각방법은 석출물의 발생이 억제되고 실리콘 산화막을 효과적으로 보호하는데 탁월한 효과가 있어 공정의 안정성 및 신뢰성을 확보할 수 있다.
이하 실시예 및 비교예를 바탕으로 본 발명을 더욱 상세히 설명한다. 다만 하기 실시예 및 비교예는 본 발명을 더욱 상세히 설명하기 위한 하나의 예시일 뿐, 본 발명이 하기 실시예 및 비교예에 의해 제한되는 것은 아니다. 발명에서 달리 언급하지 않는 한 온도는 모두 ℃단위를 의미하고, 다른 언급이 없는 한 조성물의 사용량은 중량%의 단위를 의미한다.
(평가방법)
1) 식각속도 측정
구체적으로, 화학기상증착법으로 반도체 제조 공정과 동일하게 증착하여 실리콘 질화막(SiN막) 웨이퍼 및 실리콘 산화막 웨이퍼를 각각 준비하였다. 상기 실리콘 산화막 웨이퍼로는 LP Nitride(두께 5,000Å) 막과 실리콘 산화막 웨이퍼로는 PE-TEOS(두께 300Å) 막을 사용하였다.
박막 두께 측정 장비인 엘립소미터(Ellipsometer, J.A WOOLLAM社, M-2000U)를 이용하여 조성물의 식각 전의 두께를 측정하였다. 석영 재질의 배쓰(bath)내에서 160 ~ 230 ℃의 식각 온도로 유지되는 하기 실시예 및 비교예의 조성물 각각에 웨이퍼를 30 분간 침지하여 식각 공정을 진행하였다. 식각이 완료된 후에 초순수로 세정한 후 건조 장치를 이용하여 잔여 식각액 및 수분을 완전히 건조시켜 식각속도를 측정하였다.
식각속도는 엘립소미터를 이용하여 식각 전의 두께와 식각 후의 두께의 차이를 식각 시간(분)으로 나누어 산출하고, 이로부터 산출된 식각 선택비를 하기 표2에 도시하였다.
2) 식각속도 감소율 측정
상기 식각속도 측정방법으로 조성물의 질화막 식각속도를 측정하였다.
이러한 식각 프로세스를 1 배치로 하여 실리콘 질화막 식각 조성물의 교환이 없이 이를 반복 사용하는 방법으로 10 배치를 수행하여 식각속도 감소율(△ERDSiNx)을 측정하였다. 상기 식각속도 감소율(△ERDSiNx(%))은 하기 식 1로 계산하였다. 이때, 하기 초기 식각속도는 1 회 식각 공정시 식각속도이다.
[식 1]
△ERDSiNx = [1 - {(n 회 이상 식각 공정을 반복 수행 시 식각속도) / (초기 식각속도)}]Х100
그 결과는, 하기 표3에 도시하였다.
3) 석출물 발생 여부 측정
하기 실시예 및 비교예의 조성물을 이용하여 식각된 실리콘 산화막의 표면을 전자 주사 현미경(SEM)으로 측정하여 석출물의 발생 여부(O:발생/X:미발생)를 확인하였다.
그 결과는, 하기 표3에 도시하였다.
4) 실리콘 산화막의　이상성장　발생 수준(Å) 측정
박막 두께 측정 장비인 엘립소미터(Ellipsometer, J.A WOOLLAM社, M-2000U)를 이용하여, 식각 전의 실리콘 산화막 두께와 식각 후의 실리콘 산화막 두께의 차이를 측정하였다. 이때, 식각 전·후 실리콘 산화막의 두께 차이를　이상성장　두께로 평가하였다.
그 결과는, 하기 표3에 도시하였다.
(실시예1 내지 5 및 비교예1 내지 3)
하기 표1에 기재된 조성비로 혼합한 후 상온에서 5분간 500rpm의 속도로 교반하여 실리콘 질화막 식각 조성물을 제조하였다. 물의 함량은 조성물 총 중량이 100 중량%가 되도록 하는 잔량으로 하여 300g의 실리콘 질화막 식각 조성물을 제조하였다.
Figure 112020100107061-pat00007
Figure 112020100107061-pat00008
Figure 112020100107061-pat00009
상기 표2 및 표3에 도시한 바와 같이, 본 발명에 따른 실리콘 질화막 식각 조성물 각각의 경우, 식각 공정의 초기 식각 선택비가 900 이상으로 모두 우수하였다. 특히, 테트라메틸암모늄 실리케이트 또는 테트라에틸암모늄 실리케이트 등 탄소수가 작은 4급 암모늄 실리케이트를 포함하는 실리콘 질화막 식각 조성물의 경우, 식각 공정의 초기 식각 선택비가 1282 내지 1608로 현저하게 높은 식각 선택비를 구현할 수 있음을 확인하였다. 또한, 보다 높은 공정 온도 하에서 수행되는 식각 공정시, 보다 현저한 실리콘 질화막에 대한 식각속도의 구현이 가능함을 확인하였다.
또한, 식각 공정을 반복 수행하여 실리콘 질화막 식각 조성물을 여러 번 재사용함에도 불구하고, 실리콘 질화막에 대한 식각속도의 감소율이 현저하게 낮음을 확인하였다. 나아가, 본 발명에 따른 실리콘 질화막 식각 조성물 모든 경우, 식각 공정을 반복 수행함에도 석출물이 발생하지 않았고, 실리콘 산화막의 이상성장이 발생하지 않았다.
반면, 비교예1과 비교예3의 실리콘 질화막 식각 조성물은 식각 공정의 초기 식각 선택비가 36이하로 본 발명의 실시예 대비 현저하게 낮았고, 비교예2의 경우 초기 실리콘 질화막에 대한 선택비가 우수하였으나 배치횟수가 증가할수록 이에 대한 식각속도 감소율이 증가함에 따라 식각이 안정적으로 이루어지지 않았다. 또한, 식각 공정을 반복 수행하는 경우 모든 비교예에서 석출물이 발생하였고, 실리콘 산화막에 대한 식각속도가 증가함과 동시에 재흡착되어 실리콘 산화막의 두께가 증가하는 이상성장이 발생하였다.
요컨대, 본 발명에 따르면, 우수한 식각 선택비로 실리콘 질화막을 선택적으로 식각 가능하게 함은 물론, 여러 번 사용 시에도 식각속도 감소율이 낮아 초기의 식각능을 유지함으로써 생산 효율을 현저하게 높일 수 있다. 또한 식각 공정시 실리콘 산화막의 막질 손상을 최소화함과 동시에 석출물의 생성을 효과적으로 억제할 수 있어 고품질의 반도체 소자를 제공할 수 있다.
상기 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명백할 것이다.

Claims (14)

  1. 인산, 4급 암모늄 실리케이트, 하기 화학식1로 표시되는 실리콘 화합물 및 잔량의 물을 포함하는 실리콘 질화막 식각 조성물:
    [화학식1]
    Figure 112021102207188-pat00010

    상기 화학식1에서,
    R1은 C1-20 아미노알킬이고, 상기 알킬의 -CH2-는 -NR'- 또는 -O-로 대체될 수 있고, 상기 R'는 수소 또는 C1-7 알킬이고;
    R2 내지 R4는 각각 독립적으로 수소, 할로겐, 아미노, 시아노, 하이드록시, C1-20 알콕시, C1-20 알킬, C1-20 아미노알킬 또는
    Figure 112021102207188-pat00011
    이고, 상기 R11 내지 R14는 각각 독립적으로 수소, C1-20 알킬 또는 C1-20 하이드록시알킬이고;
    L1은 C1-20알킬렌이고, 상기 알킬렌의 -CH2-는 -O-, -NR"- 또는 이들의 조합으로 대체될 수 있고, 상기 R"는 수소 또는 C1-7 알킬이고;
    a는 0 내지 10에서 선택되는 정수이고;
    b는 1 내지3에서 선택되는 정수이다.
  2. 제1항에 있어서,
    상기 화학식1에서,
    상기 R1은 C1-7 아미노알킬이고, 상기 알킬의 -CH2-는 -NR'-로 대체될 수 있고, 상기 R'는 수소 또는 C1-3 알킬인, 실리콘 질화막 식각 조성물.
  3. 제 2항에 있어서,
    상기 화학식1에서,
    상기 R2 내지 R4는 각각 독립적으로 수소, 할로겐, 아미노, 하이드록시, C1-7 알콕시, C1-7 알킬, C1-7 아미노알킬 또는
    Figure 112020100107061-pat00012
    이고, 상기 R11 내지 R14는 각각 독립적으로 수소, C1-7 알킬 또는 C1-7 하이드록시알킬이고;
    상기 L1은 C1-7 알킬렌이고, 상기 알킬렌의 -CH2-는 -O-로 대체될 수 있는 것인, 실리콘 질화막 식각 조성물.
  4. 제 1항에 있어서,
    상기 화학식1에서,
    상기 R1은 C1-7 아미노알킬이고, 상기 알킬의 -CH2-는 -NR'-로 대체될 수 있고, 상기 R'는 수소 또는 메틸이고;
    상기 R2 내지 R4는 각각 독립적으로 수소, 할로겐, 하이드록시 또는 C1-7 알콕시이고;
    상기 L1은 -O- 이고;
    상기 a는 0 또는 1의 정수인, 실리콘 질화막 식각 조성물.
  5. 제 1항에 있어서,
    상기 4급 암모늄 실리케이트는,
    테트라메틸암모늄 실리케이트, 테트라에틸암모늄 실리케이트, 테트라프로필암모늄 실리케이트 및 테트라부틸암모늄 실리케이트에서 선택되는 것인, 실리콘 질화막 식각 조성물.
  6. 제 1항에 있어서,
    상기 실리콘 질화막 식각 조성물 총 중량에 대하여,
    상기 인산 60 내지 95중량%, 상기 4급 암모늄 실리케이트 0.01 내지 5.00중량%, 상기 화학식1로 표시되는 실리콘 화합물 0.01 내지 5.00중량% 및 잔량의 물을 포함하는 실리콘 질화막 식각 조성물.
  7. 제 6항에 있어서,
    상기 실리콘 질화막 식각 조성물은,
    상기 화학식1로 표시되는 실리콘 화합물 100중량부 기준,
    상기 4급 암모늄 실리케이트를 1 내지 300중량부로 포함하는 것인, 실리콘 질화막 식각 조성물.
  8. 제 1항에 있어서,
    무기산, 이의 유도체 또는 이들의 조합을 더 포함하는, 실리콘 질화막 식각 조성물.
  9. 제 1항에 있어서,
    알코올계 용매를 더 포함하는, 실리콘 질화막 식각 조성물.
  10. 제 1항에 있어서,
    상기 실리콘 질화막 식각 조성물의 실리콘 질화막/산화막 식각 선택비(ESiNx/ESiO2)는 500 이상인, 실리콘 질화막 식각 조성물.
  11. 제 10항에 있어서,
    상기 실리콘 질화막 식각 조성물의 실리콘 질화막에 대한 식각속도는 20 내지 500 Å/min이며, 실리콘 산화막에 대한 식각속도는 0 내지 0.5 Å/min인, 실리콘 질화막 식각 조성물.
  12. 제 11항에 있어서,
    반복적인 식각 공정 후의 실리콘 질화막의 식각속도 감소율은 하기 관계식1을 만족하는 것인, 실리콘 질화막 식각 조성물:
    [관계식1]
    △ERDSiNx ≤ 1%
    상기 관계식 1에서,
    △ERDSiNx는 실리콘 질화막에 대한 초기 식각속도 대비 식각속도 감소율이다.
  13. 제 1항의 실리콘 질화막 식각 조성물을 이용하여 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각하는 방법.
  14. 제 1항의 실리콘 질화막 식각 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법.
KR1020200121551A 2020-09-21 2020-09-21 실리콘 질화막 식각 조성물 및 이를 이용한 방법 KR102345842B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200121551A KR102345842B1 (ko) 2020-09-21 2020-09-21 실리콘 질화막 식각 조성물 및 이를 이용한 방법
CN202110988880.8A CN114250075A (zh) 2020-09-21 2021-08-26 氮化硅膜蚀刻组合物和使用其的蚀刻方法
US17/446,414 US11939505B2 (en) 2020-09-21 2021-08-30 Silicon nitride film etching composition and etching method using the same
TW110132722A TW202225381A (zh) 2020-09-21 2021-09-03 氮化矽膜蝕刻組合物、使用其的蝕刻方法及半導體器件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200121551A KR102345842B1 (ko) 2020-09-21 2020-09-21 실리콘 질화막 식각 조성물 및 이를 이용한 방법

Publications (1)

Publication Number Publication Date
KR102345842B1 true KR102345842B1 (ko) 2021-12-31

Family

ID=79177466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200121551A KR102345842B1 (ko) 2020-09-21 2020-09-21 실리콘 질화막 식각 조성물 및 이를 이용한 방법

Country Status (4)

Country Link
US (1) US11939505B2 (ko)
KR (1) KR102345842B1 (ko)
CN (1) CN114250075A (ko)
TW (1) TW202225381A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130016797A (ko) * 2011-08-09 2013-02-19 램테크놀러지 주식회사 고기능성 질화막 식각 조성물 및 그에 따른 식각방법
JP2018182312A (ja) * 2017-04-06 2018-11-15 株式会社デーアンドエス シリコン窒化膜エッチング用組成物
KR102005963B1 (ko) * 2018-05-26 2019-07-31 에스케이이노베이션 주식회사 식각액 조성물 및 실란화합물
KR20200039801A (ko) * 2017-09-06 2020-04-16 엔테그리스, 아이엔씨. 질화 규소를 포함하는 기판을 에칭하는 조성물 및 방법
KR20200071644A (ko) * 2018-12-11 2020-06-19 주식회사 케이씨텍 반도체용 고선택비 식각액

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107345137A (zh) * 2016-05-04 2017-11-14 Oci有限公司 能够抑制颗粒出现的蚀刻溶液
KR102240668B1 (ko) * 2018-06-15 2021-04-15 주식회사 이엔에프테크놀로지 폴리실록산계 화합물을 포함하는 조성물 및 이를 포함하는 식각 조성물
KR102258316B1 (ko) * 2018-06-25 2021-06-01 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
JP7438211B2 (ja) * 2018-11-15 2024-02-26 インテグリス・インコーポレーテッド 窒化ケイ素エッチング組成物及び方法
KR102260743B1 (ko) * 2019-04-30 2021-06-07 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130016797A (ko) * 2011-08-09 2013-02-19 램테크놀러지 주식회사 고기능성 질화막 식각 조성물 및 그에 따른 식각방법
JP2018182312A (ja) * 2017-04-06 2018-11-15 株式会社デーアンドエス シリコン窒化膜エッチング用組成物
KR20200039801A (ko) * 2017-09-06 2020-04-16 엔테그리스, 아이엔씨. 질화 규소를 포함하는 기판을 에칭하는 조성물 및 방법
KR102005963B1 (ko) * 2018-05-26 2019-07-31 에스케이이노베이션 주식회사 식각액 조성물 및 실란화합물
KR20200071644A (ko) * 2018-12-11 2020-06-19 주식회사 케이씨텍 반도체용 고선택비 식각액

Also Published As

Publication number Publication date
TW202225381A (zh) 2022-07-01
US11939505B2 (en) 2024-03-26
US20220089952A1 (en) 2022-03-24
CN114250075A (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
KR102258307B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 방법
KR102258316B1 (ko) 실리콘 질화막 식각 조성물
KR102273127B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 방법
KR20160010302A (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102534841B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102345211B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 방법
US10982144B2 (en) Silicon nitride layer etching composition and etching method using the same
KR102250433B1 (ko) 폴리실록산계 화합물 및 이를 포함하는 실리콘 질화막 식각 조성물
US10920142B2 (en) Polysiloxane-based compound, silicon nitride layer etching composition including the same
KR102345842B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 방법
KR102464161B1 (ko) 실리콘 질화막 식각 조성물
KR102441238B1 (ko) 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법
KR102260743B1 (ko) 실리콘 질화막 식각 조성물
KR102325905B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법
KR102240668B1 (ko) 폴리실록산계 화합물을 포함하는 조성물 및 이를 포함하는 식각 조성물
KR102335965B1 (ko) 실리콘 질화막 식각 조성물
KR102339685B1 (ko) 실리콘 질화막 식각 조성물
US20220359220A1 (en) Etching Composition for Silicon Nitride Layer and Etching Method Using the Same
KR102457243B1 (ko) 실리콘 질화막 식각 조성물
KR20230068312A (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법
KR102378930B1 (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
KR20210028447A (ko) 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법

Legal Events

Date Code Title Description
GRNT Written decision to grant