KR102345211B1 - 실리콘 질화막 식각 조성물 및 이를 이용한 방법 - Google Patents

실리콘 질화막 식각 조성물 및 이를 이용한 방법 Download PDF

Info

Publication number
KR102345211B1
KR102345211B1 KR1020200121512A KR20200121512A KR102345211B1 KR 102345211 B1 KR102345211 B1 KR 102345211B1 KR 1020200121512 A KR1020200121512 A KR 1020200121512A KR 20200121512 A KR20200121512 A KR 20200121512A KR 102345211 B1 KR102345211 B1 KR 102345211B1
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride layer
etching
etching composition
alkyl
Prior art date
Application number
KR1020200121512A
Other languages
English (en)
Inventor
김동현
박현우
홍성준
이명호
송명근
김훈식
고재중
이명의
황준혁
Original Assignee
주식회사 이엔에프테크놀로지
주식회사 제이케이머티리얼즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이엔에프테크놀로지, 주식회사 제이케이머티리얼즈 filed Critical 주식회사 이엔에프테크놀로지
Priority to KR1020200121512A priority Critical patent/KR102345211B1/ko
Priority to CN202111002181.8A priority patent/CN114250076A/zh
Priority to US17/446,408 priority patent/US11987740B2/en
Priority to TW110132770A priority patent/TW202219249A/zh
Application granted granted Critical
Publication of KR102345211B1 publication Critical patent/KR102345211B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08KUse of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00Use of inorganic substances as compounding ingredients
    • C08K3/32Phosphorus-containing compounds
    • C08K2003/329Phosphorus containing acids

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 실리콘 질화막 식각 조성물, 이를 이용한 실리콘 질화막의 식각 방법 및 반도체 소자의 제조방법에 관한 것으로, 구체적으로 본 발명에 따르면 실리콘 산화막 대비 실리콘 질화막을 고선택적으로 식각할 수 있으며, 고온의 식각 공정 및 반도체 제조 공정에 적용 시 석출물을 발생시키지 않음은 물론 실리콘 산화막의 두께가 오히려 증가하는 이상성장을 발생시키지 않아, 불량 및 신뢰성 저하를 최소화할 수 있다.

Description

실리콘 질화막 식각 조성물 및 이를 이용한 방법{SILICON NITRIDE LAYER ETCHING COMPOSITION AND ETCHING METHOD USING THE SAME}
본 발명은 실리콘 질화막 식각 조성물, 이를 이용한 실리콘 질화막의 식각 방법 및 반도체 소자의 제조방법에 관한 것이다.
실리콘 산화막(SiO2) 및 실리콘 질화막(SiNx)은 반도체 제조 공정에서 사용되는 대표적인 절연막이다. 이중 실리콘 질화막은 반도체 디바이스에서 캡 층, 스페이서 층 또는 하드 마스크 층으로서 이용된다. 실리콘 산화막 및 실리콘 질화막은 단독으로 사용되거나 혹은 한 층 이상의 실리콘 산화막 및 한 층 이상의 실리콘 질화막이 교대로 적층되어 사용되기도 한다.
실리콘 질화막의 식각에는 160 ℃내외의 고온에서 고순도의 인산 및 탈이온수로 이루어진 인산 수용액이 사용된다. 그러나, 상기 인산 수용액은 실리콘 산화막 대비 실리콘 질화막 식각 선택비가 30 이하로 낮은 편이어서, 실리콘 질화막과 실리콘 산화막의 적층 구조에는 적용이 어려운 문제가 있다. 또한, 인산을 포함하는 실리콘 질화막 식각 조성물은 고온에서 지속적으로 수분의 증발에 의한 농축이 진행되어 질화막과 산화막의 식각율에 영향을 미치기 때문에 순수(Deionized Water)를 지속적으로 공급해야 한다. 그러나, 공급하는 순수의 양이 약간만 변하여도 실리콘 질화막의 제거 시 불량을 야기할 수 있다.
상기 문제점의 해결 및 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비의 향상을 위해 규산을 인산에 용해시킨 실리콘 질화막 식각 조성물이 사용될 수 있다. 그러나, 상기 실리콘 질화막 식각 조성물은 식각 진행 시 석출물이 발생하고, 실리콘 산화막의 두께가 오히려 증가하는 이상성장(anomalous growth) 문제로 공정에 적용하기에 어려운 문제가 있다.
그 외에도 규소에 직접 결합된 산소 원자를 포함하는 규소 화합물을 이용하여 식각 선택비를 제어하는 방법이 사용될 수 있지만, 실리콘 산화막 대비 실리콘 질화막의 식각 선택비가 높지 않고 석출물이 발생할 수 있어, 석출물의 발생 없이 실리콘 질화막을 높은 선택비로 식각할 수 있는 식각 조성물의 개발이 필요하다.
본 발명의 목적은 실리콘 질화막에 대해 높은 식각 선택비를 가지는 실리콘 질화막 식각 조성물을 제공하는 것이다.
본 발명의 또 다른 목적은 식각 처리 시간이 증가하거나 반복 사용됨에도, 실리콘 질화막에 대한 식각속도 및 식각 선택비의 변화가 적은 안정된 실리콘 질화막 식각 조성물을 제공하는 것이다.
본 발명의 또 다른 목적은 식각 진행 시 석출물이 발생하지 않는 실리콘 질화막 식각 조성물을 제공하는 것이다.
본 발명의 또 다른 목적은 실리콘 질화막 식각 조성물을 이용하여 실리콘 질화막을 식각하는 방법 및 반도체 소자의 제조방법을 제공하는 것이다.
상술된 과제를 해결하기 위하여, 본 발명에서는 인산, 실세스퀴옥산 및 잔량의 물을 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어서, 상기 실세스퀴옥산은 하기 화학식1로 표시되는 화합물일 수 있다.
[화학식1]
(R1SiO3/2)n
[상기 화학식1에서,
n은 6, 8, 10 또는 12의 정수이고;
R1은 각각 독립적으로 수소, 할로겐, 시아노, 니트로, 하이드록시, C1-20 알킬, C1-C20 알콕시, C3-C20 시클로알킬, C3-C20 헤테로시클로알킬, C3-C20 헤테로아릴, C6-C20 아릴, C1-20 아미노알킬 또는
Figure 112020100074075-pat00001
이고, 상기 R11 내지 R14는 각각 독립적으로 수소, C1-20 알킬 또는 C1-20 하이드록시알킬이다.]
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어서, 상기 화학식1로 표시되는 화합물은 상기 n이 6 또는 8의 정수이고, 상기 R1은 각각 독립적으로 C1-20 알킬, C1-20 아미노알킬 또는
Figure 112020100074075-pat00002
이고, 상기 R11 내지 R14는 각각 독립적으로 수소 또는 C1-20 알킬인 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어서, 상기 화학식1로 표시되는 화합물은 상기 R1이 각각 독립적으로 C1-7 알킬, C1-7 아미노알킬 또는
Figure 112020100074075-pat00003
이고, 상기 R11 내지 R14는 각각 독립적으로 수소 또는 C1-7 알킬인 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어서, 상기 화학식1로 표시되는 화합물은 상기 R1중 적어도 하나가
Figure 112020100074075-pat00004
이고, 나머지는 각각 독립적으로 C1-7 알킬, C1-7 아미노알킬 또는
Figure 112020100074075-pat00005
이고, 상기 R11 내지 R14는 각각 독립적으로 수소 또는 C1-7 알킬인 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어서, 상기 실리콘 질화막 식각 조성물은 총 중량에 대하여, 상기 인산 60 내지 95중량%, 상기 실세스퀴옥산 0.01 내지 5.00중량% 및 잔량의 물을 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어서, 알코올계 용매를 더 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어서, 무기산, 이의 유도체 또는 이들의 조합을 더 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어서, 암모늄계 화합물을 더 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어, 실리콘 질화막/산화막 식각 선택비는 500 이상인 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어서, 실리콘 질화막에 대한 식각속도는 20 내지 500 Å/min이며, 실리콘 산화막에 대한 식각속도는 0 내지 0.5 Å/min인 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어, 반복적인 식각 공정 후의 실리콘 질화막의 식각속도 감소율이 하기 관계식1을 만족하는 것일 수 있다.
[관계식 1]
△ERDSiNx ≤ 1%
[상기 관계식 1에서,
△ERDSiNx는 실리콘 질화막에 대한 초기 식각속도 대비 식각속도 감소율이다.]
또한, 본 발명에서는 상술된 실리콘 질화막 식각 조성물을 이용하여 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각하는 방법이 제공된다.
또한, 본 발명에서는 상술된 실리콘 질화막 식각 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법이 제공된다.
본 발명에 따른 실리콘 질화막 식각 조성물은 실리콘 산화막 대비 실리콘 질화막을 고선택적으로 식각할 수 있으며, 실리콘 산화막에 대한 식각속도를 억제하여 유효 산화막 높이(Effective Field Oxide Height, EFK)를 유효하게 조절할 수 있다.
또한, 본 발명에 따른 실리콘 질화막 식각 조성물은 식각 처리 시간이 증가하거나 반복 사용됨에도, 실리콘 질화막에 대한 식각속도 및 식각 선택비의 변화가 적은 효과가 있어, 궁극적으로 실리콘 질화막을 선택적으로 식각하기 위한 반도체 제조공정에서의 생산성을 향상시킬 수 있다. 또한, 고온 식각 진행 시 석출물을 발생시키지 않음은 물론 실리콘 산화막의 두께가 오히려 증가하는 이상성장을 발생시키지 않는다.
또한, 본 발명에 따른 실리콘 질화막 식각 조성물은 보관 안정성이 우수하고, 장기간의 사용 또는 보관 중에도 불구하고 실리콘 질화막에 대한 일정한 식각속도 및 식각 선택비를 유지할 수 있다.
또한, 본 발명에 따른 실리콘 질화막 식각 조성물은 식각 공정 및 반도체 제조 공정에 사용될 시, 석출물의 발생이 억제되는 탁월한 효과가 있다.
이하, 본 발명에 따른 실리콘 질화막 식각 조성물에 대하여 상세히 설명한다. 이때, 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다.
본 명세서에서 사용되는 단수 형태는 문맥에서 특별한 지시가 없는 한 복수 형태도 포함하는 것으로 의도할 수 있다.
또한, 본 명세서에서 특별한 언급 없이 사용된 단위는 중량을 기준으로 하며, 일 예로 % 또는 비의 단위는 중량% 또는 중량비를 의미하고, 중량%는 달리 정의되지 않는 한 전체 조성물 중 어느 하나의 성분이 조성물 내에서 차지하는 중량%를 의미한다.
또한, 본 명세서에서 사용되는 수치 범위는 하한치와 상한치와 그 범위 내에서의 모든 값, 정의되는 범위의 형태와 폭에서 논리적으로 유도되는 증분, 이중 한정된 모든 값 및 서로 다른 형태로 한정된 수치 범위의 상한 및 하한의 모든 가능한 조합을 포함한다. 본 발명의 명세서에서 특별한 정의가 없는 한 실험 오차 또는 값의 반올림으로 인해 발생할 가능성이 있는 수치범위 외의 값 역시 정의된 수치범위에 포함된다.
본 명세서의 용어, "포함한다"는 "구비한다", "함유한다", "가진다" 또는 "특징으로 한다" 등의 표현과 등가의 의미를 가지는 개방형 기재이며, 추가로 열거되어 있지 않은 요소, 재료 또는 공정을 배제하지 않는다.
본 명세서의 용어, "실세스퀴옥산(Silsesquioxane)"은 Si-O-Si결합으로 이루어진 실록산의 구조를 포함하는 화합물로, 트리알콕시실란, 테트라알콕시실란 또는 트리할로실란, 규산(Silicic acid), 실리카(Silica) 등을 이용한 가수분해-중합법을 통해 생성되는 것일 수 있다.
본 명세서의 용어, "식각 선택비(ESiNx/ESiO2)"는 실리콘 산화막의 식각속도(ESiO2) 대비 실리콘 질화막의 식각속도(ESiNx)의 비를 의미한다. 또한, 실리콘 산화막의 식각속도가 거의 0에 가까워지거나 식각 선택비의 수치가 큰 경우, 실리콘 질화막을 선택적으로 식각할 수 있음을 의미한다.
본 명세서의 용어, "식각 선택비의 변화"는 동일한 실리콘 질화막 식각 조성물을 이용하여 2회 이상 식각 공정을 반복 수행하는 경우, 초기 식각 선택비 대비 식각 선택비의 차이에 대한 절대값을 의미한다.
본 명세서의 용어, "식각속도 감소율(Etch rate drift, △ERD)"는 동일한 실리콘 질화막 식각 조성물을 이용하여 2회 이상 식각 공정을 반복 수행하는 경우, 초기 식각속도 대비 식각속도의 변화율을 의미한다. 일반적으로 식각 공정을 반복 수행함에 따라 식각능, 즉 식각속도가 감소되는 경향을 보임에 따라 감소율이라 정의하며, 변화율 역시 동일한 의미로 해석됨은 물론이다. 구체적으로, 상기 식각속도 감소율은 하기 식1로부터 유도될 수 있다.
[식 1]
△ERD = [1 - {(n 회 이상 식각 공정을 반복 수행 시 식각속도) / (초기 식각속도)}]Х100
본 명세서의 용어, "알킬", "알콕시" 또는 알킬을 포함하는 치환체는 직쇄 또는 분지쇄 형태를 모두 포함한다.
본 명세서의 용어, "시클로알킬"은 3 내지 10개의 탄소수의 완전히 포화 또는 부분적으로 불포화된 탄화수소 고리로부터 유도된 1가 기를 의미한다.
본 명세서의 용어, "헤테로시클로알킬"은 B, N, O, S, Se, -P(=O)-, -C(=O)-, Si 및 P 등으로부터 선택된 하나이상의 원자 또는 관능기를 포함하는 일환상 또는 다환상 비방향족 고리로부터 유도된 1가의 시클로알킬기를 의미한다.
본 명세서의 용어, "아릴"은 방향족 탄화수소 고리로부터 유도된 1가 기를 의미한다.
본 명세서의 용어, "헤테로아릴"은 방향족 고리로부터 유도된 1가 기를 의미하며, B, N, O, S, Se, -P(=O)-, -C(=O)-, Si 및 P 등으로부터 선택된 하나이상의 원자 또는 관능기를 포함하는 일환상 또는 다환상 방향족 고리로부터 유도된 1가의 아릴기일 수 있다.
본 명세서의 용어, "할로겐" 또는 "할로"는 불소, 염소, 브롬 또는 요오드 원자를 의미한다.
본 명세서의 용어, "아미노알킬"은 아미노기(*-NR'R")를 포함하는 알킬기를 의미한다. 이때, 상기 R' 및 R"는 각각 독립적으로 수소 또는 C1-20 알킬이다.
본 명세서의 용어, "하이드록시알킬"는 하이드록시기(*-OH)를 포함하는 알킬기 를 의미한다.
알려진 바와 같이, 실리콘 질화막 및 실리콘 산화막은 반도체 제조 공정에서 사용되는 대표적인 절연막이다. 실리콘 질화막은 주로 화학기상증착(Chemical vapor deposition, CVD) 공정을 통해 실리콘 산화막, 폴리 실리콘막, 실리콘 웨이퍼 등의 표면 위에 박막으로 적층할 수 있으며 이렇게 형성된 실리콘 질화막은 식각공정을 통해서 제거할 수 있다.
종래의 습식 식각은 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비가 낮고 식각액을 여러번 사용 시 식각 선택비가 변화하는 문제점을 가지고 있었다. 또한 식각 과정 중 석출물이 발생하고 실리콘 산화막의 두께가 증가하는 문제가 있었다.
이에, 본 발명자는 상술된 문제점을 해결하고, 보다 향상된 식각 선택비를 가지는 실리콘 질화막 식각 조성물에 대한 연구를 심화하였다. 그 결과, 실세스퀴옥산을 첨가제로 하는 인산계 식각액 조성물로 처리시, 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비가 현저하게 향상됨은 물론 석출물의 발생이 억제되고 실리콘 산화막을 포함한 주변에 존재하는 다른 막의 이상성장을 줄이는 데 탁월한 효과를 나타냄을 확인하였다.
또한, 본 발명에 따른 실리콘 질화막 식각 조성물은 실리콘 산화막 대비 실리콘 질화막에 대한 고선택성을 나타내며, 150 ℃이상의 고온 식각시에도 높은 안정성을 나타냄에 따라 처리 시간 및 처리 횟수가 증가함에도 불구하고, 실리콘 질화막에 대한 식각속도 및 식각 선택비를 오랫동안 유지할 수 있음을 발견하고 본 발명을 완성하였다.
이하, 본 발명에 따른 실리콘 질화막 식각 조성물을 구체적으로 설명한다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 실리콘 산화막 대비 실리콘 질화막에 대한 고선택비를 갖는 식각 조성물로, 인산, 실세스퀴옥산 및 잔량의 물을 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 있어서, 상기 실세스퀴옥산은 하기 화학식1로 표시되는 화합물일 수 있다.
[화학식1]
(R1SiO3/2)n
[상기 화학식1에서,
n은 6, 8, 10 또는 12의 정수이고;
R1은 각각 독립적으로 수소, 할로겐, 시아노, 니트로, 하이드록시, C1-20 알킬, C1-C20 알콕시, C3-C20 시클로알킬, C3-C20 헤테로시클로알킬, C3-C20 헤테로아릴, C6-C20 아릴, C1-20 아미노알킬 또는
Figure 112020100074075-pat00006
이고, 상기 R11 내지 R14는 각각 독립적으로 수소, C1-20 알킬 또는 C1-20 하이드록시알킬이다.]
상기 실세스퀴옥산은 상기 화학식1로 표시되는 화합물에서 선택되는 하나 또는 둘이상의 혼합물일 수 있다.
구체적으로, 본 발명의 실리콘 질화막 식각 조성물은 실리콘 산화막을 패시베이션하여 실리콘 질화막 식각 공정 중 실리콘 산화막의 부식 및 손상을 억제한다. 나아가, 본 발명의 실리콘 질화막 식각 조성물은 실리콘 산화막의 표면으로 이동된 후 흡착되어, 실리콘 산화막 표면을 보호함과 동시에 실리콘 산화막의 이상성장을 효과적으로 억제할 수 있다.
또한, 본 발명의 실리콘 질화막 식각 조성물은 인산을 높은 함량으로 포함함에도 불구하고 인산의 안정도를 높여 실리콘 질화막에 대한 고선택비를 안정적으로 유지할 수 있고, 고온의 식각 공정 중에도 유리한 이점을 제공할 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은, 상기 화학식1에서 상기 n이 6 또는 8의 정수이고, 상기 R1은 각각 독립적으로 C1-20 알킬, C1-20 아미노알킬 또는
Figure 112020100074075-pat00007
이고, 상기 R11 내지 R14는 각각 독립적으로 수소 또는 C1-20 알킬인 실세스퀴옥산을 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은, 상기 화학식1에서 상기 R1이 각각 독립적으로 C1-7 알킬, C1-7 아미노알킬 또는
Figure 112020100074075-pat00008
이고, 상기 R11 내지 R14는 각각 독립적으로 수소 또는 C1-7 알킬인 실세스퀴옥산을 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은, 상기 화학식1에서 상기 R1중 적어도 하나가
Figure 112020100074075-pat00009
이고, 나머지는 각각 독립적으로 C1-7 알킬, C1-7 아미노알킬 또는
Figure 112020100074075-pat00010
이고, 상기 R11 내지 R14는 각각 독립적으로 수소 또는 C1-7 알킬인 실세스퀴옥산을 포함하는 것일 수 있다.
일 예로, 상기 화학식1에서 상기 R1이 C1-7 아미노알킬인 경우, 상기 아미노는 아미노기(*-NR'R")를 포함하며, 상기 R' 및 R"는 각각 독립적으로 수소 또는 C1-7 알킬인 것일 수 있다.
일 예로, 상기 C1-7 알킬은 *-C1-7 알킬-NR'R"로 표시되는 것일 수 있으며, 상기 R' 및 R"는 각각 독립적으로 수소 또는 C1-7 알킬인 것일 수 있다.
일 예로, 상기 화학식1의 실세스퀴옥산은 하기 화학식2 및 화학식3으로 표시되는 화합물에서 선택되는 하나이상을 포함하는 것일 수 있다.
[화학식2]
Figure 112020100074075-pat00011
[화학식3]
Figure 112020100074075-pat00012
[상기 화학식2 및 화학식3에서,
R1중 적어도 하나는
Figure 112020100074075-pat00013
이고, 나머지는 각각 독립적으로 C1-7 알킬, C1-7 아미노알킬 또는
Figure 112020100074075-pat00014
이고, 상기 R11 내지 R14는 각각 독립적으로 수소 또는 C1-7 알킬이다.]
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은, 상기 화학식1에서 상기 n이 6 또는 8의 정수이고, 상기 R1은 적어도 하나의
Figure 112020100074075-pat00015
과 적어도 하나의 C1-3 알킬 또는 C1-3 아미노알킬을 포함하는 것인 실세스튀옥산을 포함하는 것일 수 있다. 이때, 상기 R11 내지 R14는 각각 독립적으로 수소 또는 C1-3 알킬일 수 있다.
일 예로, 상기 화학식1에서 상기 R1이 C1-3 아미노알킬인 경우, 상기 아미노는 아미노기(*-NR'R")를 포함하며, 상기 R' 및 R"는 각각 독립적으로 수소 또는 C1-7 알킬인 것일 수 있다.
일 예로, 상기 화학식1의 실세스퀴옥산은 하기 구조를 갖는 것일 수 있다.
Figure 112020100074075-pat00016
Figure 112020100074075-pat00017
Figure 112020100074075-pat00018
Figure 112020100074075-pat00019
Figure 112020100074075-pat00020
Figure 112020100074075-pat00021
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은, 상기 화학식1에서 상기 n이 6 또는 8의 정수이고, 상기 R1은 적어도 하나의
Figure 112020100074075-pat00022
과 적어도 하나의 C1-3 아미노알킬로 이루어진 실세스튀옥산을 포함하는 것일 수 있다. 이때, 상기 R11 내지 R14는 각각 독립적으로 수소 또는 C1-3 알킬일 수 있다. 이와 같은 구조적 특징을 만족하는 경우, 실리콘 질화막에 대한 식각 선택비에 현저함을 보인다.
일 예로, 상기 화학식1에서 상기 R11 내지 R14는 각각 독립적으로 수소, 메틸, 에틸 또는 n-프로필인 것일 수 있다.
일 예로, 상기 실세스퀴옥산은 상온에서 액체인 것일 수 있다.
일 예로, 상기 실세스퀴옥산의 분자량은 500 내지 8,000의 범위인 것일 수 있다.
본 발명의 실리콘 질화막 식각 조성물에 있어서, 상기 실세스퀴옥산은 가수분해-중합법을 통해 생성된 것일 수 있다. 허나, 이의 중합법에 한정되지 않으며, 상기 가수분해-중합법은 통상의 방법을 통해 수행될 수 있음은 물론이다.
일 예로, 상기 가수분해-중합법은 수용액 중에서 테트라암모늄 하이드록사이드와 트리알콕시(알킬)실란 또는 트리알콕시(아미노알킬)실란을 반응시키는 단계를 포함하는 것일 수 있다. 이때, 상기 테트라암모늄 하이드록사이드와 트리알콕시(알킬)실란 또는 트리알콕시(아미노알킬)실란은 1:0.1 내지1:10 몰비로 투입되고, 상기 단계는 상온 내지 80 ℃ 온도범위에서 수행되는 것일 수 있다.
일 예로, 상기 가수분해-중합법은 수용액 중에서 테트라알킬암모늄 하이드록사이드와 테트라알콕시실란을 반응시킨 후, 트리알콕시실란을 추가 투입하여 반응시키는 단계;를 포함하는 것일 수 있다. 이때, 상기 테트라알킬암모늄 하이드록사이드와 테트라알콕시실란은 1:0.1 내지1:10 몰비로 투입되고, 상기 트리알콕시실란은 상기 테트라알콕시실란 1몰 기준으로 0.1 내지 20몰범위로 추가 투입될 수 있으며, 상기 단계는 상온 내지 80 ℃ 온도범위에서 수행되는 것일 수 있다.
일 예로, 상기 테트라알킬암모늄 하이드록사이드는 테트라메틸암모늄하이드록사이드, 테트라에틸암모늄하이드록사이드, 테트라프로필암모늄하이드록사이드, 테트라부틸암모늄하이드록사이드, 테트라헥실암모늄하이드록사이드, 테트라옥틸암모늄하이드록사이드, 벤질트리에틸암모늄하이드록사이드, 디에틸디메틸암모늄하이드록사이드, 헥사데실트리메틸암모늄하이드록사이드 및 메틸트리부틸암모늄하이드록사이드 등에서 선택되는 것일 수 있다.
일 예로, 상기 테트라알콕시실란은 하기 화학식A로 표시되는 것일 수 있다.
[화학식A]
Si(ORa)4
[상기 화학식A에서,
Ra는 수소 또는 C1-3 알킬이다.]
일 예로, 상기 트리알콕시실란은 하기 화학식B로 표시되는 것일 수 있다.
[화학식B]
Si(ORa)3(Rb)
[상기 화학식B에서,
Ra는 각각 독립적으로 수소 또는 C1-3 알킬이고;
Rb는 C1-20 알킬(space) 또는 C1-20 아미노알킬 이다.]
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 실리콘 질화막에 대한 고식각 선택비를 갖는다. 또한, 고온안정성이 높아 반복 사용 시에도 식각속도 감소율이 낮아 보다 안정적인 식각 공정을 제공할 수 있어 불량률을 획기적으로 줄일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물을 이용한 식각 공정은 100 ℃이상에서 수행될 수 있으며, 구체적으로는 100 내지 500 ℃, 보다 구체적으로는 150 내지 300 ℃의 공정 온도에서 수행될 수 있다. 상술한 바와 같이, 본 발명의 실리콘 질화막 식각 조성물은 고온의 식각 공정 중에도 초기의 조성비를 유지할 수 있고, 식각속도 및 식각 선택비의 변화가 작을 뿐만 아니라 불용성 석출물도 발생시키지 않아 안정적으로 식각공정을 수행할 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 상기 실리콘 질화막 식각 조성물 총 중량에 대하여, 인산 60 내지 95 중량%; 상기 실세스퀴옥산 0.01 내지 5.00 중량%; 및 잔량의 물;을 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 인산 60 내지 90 중량%; 상기 실세스퀴옥산 0.05 내지 3.00 중량%; 및 잔량의 물;을 포함하는 것일 수 있으며, 보다 구체적으로 인산 75 내지 90 중량%; 상기 실세스퀴옥산 0.10 내지 2.00 중량%; 및 잔량의 물;을 포함하는 것일 수 있으며, 가장 구체적으로 인산 80 내지 90 중량%; 상기 실세스퀴옥산 0.10 내지 1.50 중량%; 및 잔량의 물;을 포함하는 것일 수 있다.
상술된 범위를 만족하는 실리콘 질화막 식각 조성물을 식각 공정에 사용시 실리콘 질화막을 높은 식각 선택성으로 식각할 수 있는 효과를 나타내며, 반복적인 식각 공정 후에도 실리콘 질화막에 대한 뛰어난 식각속도 및 높은 식각 선택성을 유지할 수 있고, 식각 공정 중 불리함이 없어 바람직할 수 있다.
또한, 본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 알코올계 용매를 더 포함하는 것일 수 있다. 상기 알코올계 용매 첨가 시, 실리콘 질화막 식각 조성물의 점도를 조절할 수 있으며, 반도체 제조 공정의 고온에서도 안정한 효과를 얻을 수 있다. 또한 상기 실리콘 질화막 식각 조성물을 여러번 사용시에도 실리콘 질화막에 대한 식각속도 변화율이 낮아 공정효율이 좋다.
일 예로, 상기 알코올계 용매는 메탄올, 에탄올, 프로판올, 이소프로판올, 부탄올, 이소부탄올, t-부탄올, 펜탄올, 헥산올, 헵탄올, 옥탄올, 에틸렌글리콜, 프로필렌글리콜 및 테트라하이드로퍼퓨릴알코올(THFA) 등으로 이루어지는 군에서 선택되는 어느 하나 또는 둘 이상의 혼합물일 수 있다.
일 예로, 상기 알코올계 용매는 실리콘 질화막 식각 조성물 총 중량에 대하여 0.05 내지 10 중량%로 포함될 수 있으며, 구체적으로는 0.05 내지 5 중량%, 보다 구체적으로는 0.05 내지 3 중량%로 포함될 수 있다.
또한, 본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 무기산, 이의 유도체 또는 이들의 조합을 더 포함하는 것일 수 있다.
일 예로, 상기 무기산은 인산, 폴리인산, 아인산, 설폰산(예, 황산) 등의 무기산 또는 상기 무기산의 유도체에서 선택되는 하나 또는 둘 이상의 혼합물이 혼합되어 생성되는 것일 수 있다.
일 예로, 상기 폴리인산은 2분자 이상의 인산이 축합한 폴리인산일 수 있으며, 이의 비한정적인 일예로, 피로인산기 또는 트리폴리인산기 등을 들 수 있다.
일 예로, 상기 무기산의 유도체는 트리메틸 포스페이트, 트리에틸 포스페이트, 디메틸메틸포스포네이트, 디에틸포스파이트, 디메틸포스포네이트, 트리메틸포스파이트, 디에틸아민 포스페이트, 메탄술폰산, p-톨루엔술폰산, 벤젠술폰산, 아미노메틸술폰산 및 술파믹산 등에서 선택되는 것일 수 있다.
일 예로, 상기 무기산, 이의 유도체 또는 이들의 조합은 상기 실리콘 질화막 식각 조성물 총 중량에 대하여, 0.05 내지 1 중량%로 포함될 수 있으며, 구체적으로는 0.1 내지 1중량%, 보다 구체적으로는 0.3 내지 0.8중량%로 포함될 수 있다.
또한, 본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 암모늄계 화합물을 더 포함하는 것일 수 있다. 상기 암모늄계 화합물을 첨가 시, 장기간 사용 시에도 식각속도의 저하 및 선택비의 변화가 적으며, 식각속도를 일정하게 유지할 수 있다.
일 예로, 상기 암모늄계 화합물은 암모니아수, 암모늄클로라이드, 암모늄아세트산, 암모늄인산염, 암모늄과옥시이황산염, 암모늄황산염 및 암모늄불산염 등으로 이루어지는 군에서 선택되는 어느 하나 또는 둘 이상의 혼합물일 수 있으나, 이에 제한되는 것은 아니다.
일 예로, 상기 암모늄계 화합물은 상기 실리콘 질화막 식각 조성물 총 중량에 대하여, 0.05 내지 1 중량%로 포함될 수 있으며, 구체적으로는 0.1 내지 1중량%, 보다 구체적으로는 0.3 내지 0.8중량%로 포함될 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물에 포함되는 물은 특별히 한정되는 것은 아니나, 구체적으로는 탈이온수일 수 있으며, 보다 구체적으로는 반도체 공정용 탈이온수로서, 비저항 값이 18㏁·㎝ 이상인 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 실리콘 산화막 대비 실리콘 질화막에 대하여 고선택비를 가지며, 실리콘 질화막에 대한 식각속도가 현저하다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 실리콘 질화막/산화막 식각 선택비(ESiNx/ESiO2)가 500 이상일 수 있다.
일 예로, 상기 식각 선택비(ESiNx/ESiO2)는 700 이상일 수 있다.
일 예로, 상기 식각 선택비(ESiNx/ESiO2)는 1,000 이상일 수 있다.
본 발명에 따른 일 예로, 상기 실리콘 질화막 식각 조성물은 실리콘 질화막에 대한 식각속도가 20 내지 500 Å/min이며, 실리콘 산화막에 대한 식각속도가 0 내지 0.5 Å/min인 것일 수 있다.
일 예로, 상기 실리콘 질화막 식각 조성물은 실리콘 질화막에 대한 식각속도가 40 내지 500 Å/min이며, 실리콘 산화막에 대한 식각속도가 0 내지 0.4 Å/min인 것일 수 있다.
일 예로, 상기 실리콘 질화막 식각 조성물은 실리콘 질화막에 대한 식각속도가 60 내지 450 Å/min이며, 실리콘 산화막에 대한 식각속도가 0.05 내지 0.35 Å/min인 것일 수 있다.
또한 본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물은 반복적인 식각 공정 후의 실리콘 질화막의 식각속도 감소율이 하기 관계식1을 만족하는 것일 수 있다.
[관계식1]
△ERDSiNx ≤ 1%
상기 관계식1에서, △ERDSiNx는 실리콘 질화막에 대한 초기 식각속도 대비 식각속도 감소율이다.
상기 실리콘 질화막 식각 조성물은 우수한 안정성으로, 반도체 제조 공정의 고온에서도 안정한 효과를 얻을 수 있다. 또한 상기 실리콘 질화막 식각 조성물을 여러번 사용시에도 실리콘 질화막에 대한 식각속도 변화율이 낮아 공정효율이 좋다.
일 예로, 상기 실리콘 질화막 식각 조성물에 있어서 상기 실세스퀴옥산의 함량이 0.1중량%일 경우 배치 횟수 증가에 따른 상기 실리콘 질화막의 식각속도 감소율(△ERDSiNx)은 구체적으로 0 내지 0.8%일 수 있으며, 보다 구체적으로 0.01 내지 0.5%일 수 있으며, 가장 구체적으로 0.01 내지 0.1%일 수 있다.
이하, 본 발명에 따른 실리콘 질화막 식각 조성물을 이용한 방법을 구체적으로 설명한다.
본 발명의 일 실시예에 따른 방법의 일 양태는 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각하는 방법일 수 있다.
또 다른 일 양태는 실리콘 질화막을 선택적으로 식각하는 식각 공정을 포함하는 반도체 소자의 제조 방법일 수 있다.
상기 실리콘 질화막은 SiN막, SiON막 및 도핑된 SiN막(doped SiN layer) 등 다양한 실리콘 질화막일 수 있다. 이러한 실리콘 질화막을 포함하는 개념으로서, 구체적인 일 예로, 게이트 전극 등의 형성 시 절연막으로 주로 사용되는 막질을 의미하는 것일 수있다. 하지만 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각하기 위한 목적을 가지는 기술분야라면 제한되지 않고 사용될 수 있다.
또한, 상기 실리콘 산화막은 당업계에서 통상적으로 사용되는 실리콘 산화막이라면 제한되지 않으며, 일 예로, SOD(Spin On Dielectric)막, HDP(High Density Plasma)막, 열산화막(thermal oxide), BPSG(Borophosphate Silicate Glass)막, PSG(Phospho Silicate Glass)막, BSG(Boro Silicate Glass)막, PSZ(Polysilazane)막, FSG(Fluorinated Silicate Glass)막, LP-TEOS(Low Pressure Tetra Ethyl Ortho Silicate)막, PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막, HTO(High Temperature Oxide)막, MTO(Medium Temperature Oxide)막, USG(Undopped Silicate Glass)막, SOG(Spin On Glass)막, APL(Advanced Planarization Layer)막, ALD(Atomic Layer Deposition)막, PE-산화막(Plasma Enhanced oxide) 및 O3-TEOS(O3-Tetra Ethyl Ortho Silicate) 등에서 이루어진 군으로부터 선택되는 적어도 하나 이상의 막일 수 있다. 하지만 이는 구체적인 일 예일 뿐, 이에 제한되는 것은 아니다.
본 발명에 따른 일 실시예에 따른 실리콘 질화막 식각 조성물을 이용한 식각 방법 및 이를 포함하는 반도체 소자의 제조방법은 상기 언급된 실리콘 질화막과 실리콘 산화막이 혼재하는 경우, 실리콘 산화막에 대하여 실리콘 질화막만을 선택적으로 식각할 수 있고, 식각속도가 빠르며, 식각 후 석출물이 발생하지 않아 반도체 소자를 제조하는데 있어 불량 문제를 최소화할 수 있다.
또한 본 발명에 따른 실리콘 질화막 식각 조성물은 고온 안정성을 가짐으로써, 고온으로 가열된 인산이 실리콘 산화막을 식각하는 문제를 효과적으로 억제한다. 따라서, 실리콘 산화막의 식각에 의한 석출물이 발생하지 않아 기판 불량을 막을 수 있으며, 실리콘 질화막을 선택적으로 식각하여 우수한 반도체 소자 특성을 구현할 수 있다.
전술한 실리콘 질화막 식각 조성물을 이용한, 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각하는 방법은 당업계에서 통상적으로 사용되는 처리 방법에 따라 수행될 수 있다. 비한정적인 일 예로, 기판을 식각 조성물 용액에 침지하는 방법 또는 분사(spray)방법 등에 따라 수행될 수 있다.
일 예로, 상기 방법은 100 ℃이상의 공정 온도에서 수행될 수 있으며, 구체적으로는 100 내지 500 ℃, 보다 구체적으로는 100 내지 300 ℃의 공정 온도에서 수행될 수 있다.
상기 방법은 기판 상에 형성되는 실리콘 산화막, 실리콘 질화막 및 포토레지스트 막 등이 혼재하는 경우, 실리콘 산화막에 대하여 실리콘 질화막만을 선택적으로 빠르게 식각하고, 석출물의 발생을 억제하는데 유리할 수 있다. 이에, 본 발명에 따르면 유효 산화막 높이를 유효하게 조절할 수 있다.
상기 기판은 다양한 물질이 사용될 수 있으며, 예를 들어 실리콘, 석영, 유리, 실리콘 웨이퍼, 고분자, 금속 및 금속 산화물 등이 사용될 수 있으나, 이에 한정되지 않는다. 상기 고분자 기판의 일 예로, 폴리에틸렌테레프탈레이트(polyethylene terephthalate), 폴리카보네이트(Polycarbonate), 폴리이미드(polyimide), 폴리에틸렌나프탈레이트(polyethylene naphthalate), 환상올레핀 폴리머(cycloolefin polymer) 등과 같은 필름 기판이 사용될 수 있으나, 이에 한정되지 않는다.
상기 실리콘 산화막, 실리콘 질화막 및 포토레지스트 막은 각각 단일막, 이중막 또는 다중막(다층막)으로 형성될 수 있으며, 이중막 또는 다중막일 경우 그 적층 순서가 제한되는 것은 아니다.
전술한 실리콘 질화막 식각 조성물을 이용한, 실리콘 질화막을 선택적으로 식각하는 식각 공정을 포함하는 반도체 소자의 제조 방법 역시 당업계에서 통상적으로 사용되는 방법에 따라 수행될 수 있다.
상기 반도체 소자의 제조 방법에 따르면, 실리콘 질화막과 실리콘 산화막이 교대로 적층되거나 혼재되어 있는 반도체 소자에서, 실리콘 질화막에 대한 선택적 식각이 가능하며, 실리콘 산화막의 손상을 효과적으로 억제함으로써, 식각에 의한 실리콘 산화막의 손상을 최소화할 수 있어 반도체 소자 제조공정의 안정성, 효율 및 신뢰성을 크게 향상시킬 수 있다. 이때 상기 반도체 소자의 종류는 본 발명에서 특별히 한정되지 않는다.
따라서, 본 발명에 따른 식각방법은 실리콘 산화막 위에 적층되어 있는 실리콘 질화막을 선택적으로 제거할 수 있으며, 처리 시간이 증가함에도 불구하고 식각속도 및 식각 선택비를 일정하게 유지할 수 있어, 실리콘 질화막의 선택적 식각이 필요한 공정에 효율적으로 적용될 수 있다. 특히, 본 발명에 따른 식각방법은 석출물의 발생이 억제되고 실리콘 산화막을 효과적으로 보호하는데 탁월한 효과가 있어 공정의 안정성 및 신뢰성을 확보할 수 있다.
이하 실시예 및 비교예를 바탕으로 본 발명을 더욱 상세히 설명한다. 다만 하기 실시예 및 비교예는 본 발명을 더욱 상세히 설명하기 위한 하나의 예시일 뿐, 본 발명이 하기 실시예 및 비교예에 의해 제한되는 것은 아니다. 발명에서 달리 언급하지 않는 한 온도는 모두 ℃단위를 의미하고, 다른 언급이 없는 한 조성물의 사용량은 중량%의 단위를 의미한다.
(평가방법)
1) 식각속도 측정
구체적으로, 화학기상증착법으로 반도체 제조 공정과 동일하게 증착하여 실리콘 질화막(SiN막) 웨이퍼 및 실리콘 산화막 웨이퍼를 각각 준비하였다. 상기 실리콘 산화막 웨이퍼로는 LP Nitride(두께 5,000Å) 막과 실리콘 산화막 웨이퍼로는 PE-TEOS(두께 300Å) 막을 사용하였다.
박막 두께 측정 장비인 엘립소미터(Ellipsometer, J.A WOOLLAM社, M-2000U)를 이용하여 조성물의 식각 전의 두께를 측정하였다. 석영 재질의 배쓰(bath)내에서 160~230 ℃의 식각 온도로 유지되는 하기 실시예 및 비교예의 조성물 각각에 웨이퍼를 30 분간 침지하여 식각 공정을 진행하였다. 식각이 완료된 후에 초순수로 세정한 후 건조 장치를 이용하여 잔여 식각액 및 수분을 완전히 건조시켜 식각속도를 측정하였다.
식각속도는 엘립소미터를 이용하여 식각 전의 두께와 식각 후의 두께의 차이를 식각 시간(분)으로 나누어 산출하고, 이로부터 산출된 식각 선택비를 하기 표2에 도시하였다.
2) 식각속도 감소율 측정
상기 식각속도 측정방법으로 조성물의 질화막 식각속도를 측정하였다.
이러한 식각 프로세스를 1 배치로 하여 실리콘 질화막 식각 조성물의 교환이 없이 이를 반복 사용하는 방법으로 10 배치를 수행하여 식각속도 감소율(△ERDSiNx)을 측정하였다. 상기 식각속도 감소율(△ERDSiNx(%))은 하기 식 1로 계산하였다. 이때, 하기 초기 식각속도는 1 회 식각 공정시 식각속도이다.
[식 1]
△ERDSiNx = [1 - {(n 회 이상 식각 공정을 반복 수행 시 식각속도) / (초기 식각속도)}]Х100
그 결과는, 하기 표3에 도시하였다.
3) 석출물 발생 여부 측정
하기 실시예 및 비교예의 조성물을 이용하여 식각된 실리콘 산화막의 표면을 전자 주사 현미경(SEM)으로 측정하여 석출물의 발생 여부(O:발생/X:미발생)를 확인하였다.
그 결과는, 하기 표3에 도시하였다.
4) 산화막 이상성장 발생 수준(Å) 측정
박막 두께 측정 장비인 엘립소미터(Ellipsometer, J.A WOOLLAM社, M-2000U)를 이용하여 식각 전의 두께와 하기 실시예 및 비교예의 조성물을 이용한 식각 후의 산화막 두께의 차이를 측정하였다. 이때, 식각 전·후 박막의 두께 차이를 이상성장 두께로 평가하였다.
그 결과는, 하기 표3에 도시하였다.
5)구조확인
하기 제조예의 생성물의 구조 및 조성은 1H-NMR, 13C-NMR및 29Si-NMR분석을 통하여 확인하였다. 또한, 경험적 잠재성 구조개선 모델링(empirical potential structure refinement (EPSR) modelling)을 통해 생성물의 입체구조를 예측하였다. 또한, XPS 스펙트럼을 통해 생성물의 원소분석을 하였다(Chem. Eur. J. 2014, 20, 15966 - 15974; Dalton Trans., 2008, 36-39; Phys. Chem. Chem. Phys., 2019, 21, 6732―6742 참고).
(제조예1)
냉각관 및 교반기를 구비한 500 mL 3구 플라스크에 물 100 g을 투입하고, 테트라에틸 규산염(tetraethyl orthosilicate) 200 g및 20% 테트라메틸암모늄 하이드록사이드(tetramethylammonium hydroxide) 수용액 437.5 g(몰 테트라에틸 규산염 /몰 테트라메틸암모늄 하이드록사이드 = 1)을 투입 후 70 ℃에서 3시간동안 교반하였다. 이후 (N,N-디에틸-3-아미노프로필)트리에톡시실란((N,N-diethyl-3-aminopropyl)triethoxysilane)을 테트라에틸 규산염(tetraethyl orthosilicate)과 1:1 몰비가 되도록 투입하고, 30 ℃에서 12시간동안 교반한 후 60 ℃에서 진공 펌프를 이용하여 저비점 물질들을 제거하여 생성물을 회수하였다.
Figure 112020100074075-pat00023
상기 구조에서, 상기 R1은 *-O-N+(CH3)4, *-OH 또는 *-(CH2)3N(CH2CH3)2이며, 그 몰비는 1:1:2이다.
(제조예2)
냉각관 및 교반기를 구비한 500 mL 3구 플라스크에 물 100 g을 투입하고, 테트라에틸 규산염(tetraethyl orthosilicate) 200 g및 20% 테트라에틸 규산염(tetraethylorthosilicate) 수용액 707 g(몰 테트라에틸 규산염/몰 테트라에틸암모늄 하이드록사이드 = 1)을 투입 후 70 ℃에서 3시간동안 교반하였다. 이후 (N,N-디에틸-3-아미노프로필)트리에톡시실란((N,N-diethyl-3-aminopropyl)triethoxysilane)을 테트라에틸 규산염(tetraethyl orthosilicate)과 1:2 몰비가 되도록 투입하고, 30 ℃에서 12시간동안 교반한 후 60 ℃에서 진공 펌프를 이용하여 저비점 물질들을 제거하여 생성물을 회수하였다.
상기 제조예1에 도시한 구조에서, 상기 R1은 *-O-N+(CH3)4, *-OH 또는 *-(CH2)3N(CH2CH3)2 이며, 그 몰비는 1:1:4이다.
(제조예3)
냉각관 및 교반기를 구비한 500 mL 3구 플라스크에 물 100 g을 투입하고, 트리메톡시(프로필)실란(trimethoxy(propyl)silane) 157.7 g 및 20% 테트라메틸암모늄 하이드록사이드(tetramethylammonium hydroxide) 수용액 437.5 g(몰 트리메톡시(프로필)실란/몰 테트라메틸암모늄 하이드록사이드 = 1)을 투입 후 30 ℃에서 12시간 동안 교반한 후 60 ℃에서 진공 펌프를 이용하여 저비점 물질들을 제거하여 생성물을 회수하였다.
상기 제조예1에 도시한 구조에서, 상기 R1은 *-O-N+(CH3)4 또는 *-OH 이며, 그 몰비는 1:1이다.
(제조예4)
냉각관 및 교반기를 구비한 500 mL 3구 플라스크에 물 100 g을 투입하고, 테트라에틸 규산염(tetraethyl orthosilicate) 200 g 및 20% 테트라프로필 암모늄하이드록사이드(tetrapropylammonium hydroxide) 976 g(몰 테트라에틸 규산염/몰 테트라메틸암모늄 하이드록사이드 = 1)을 투입 후 70 ℃에서 3시간동안 교반하였다. 이후 (N,N-디에틸-3-아미노프로필)트리에톡시실란((N,N-diethyl-3-aminopropyl)triethoxysilane)을 테트라에틸 규산염(tetraethyl orthosilicate)과 1:2 몰비가 되도록 투입하고, 30 ℃에서 12시간동안 교반한 후 60 ℃에서 진공 펌프를 이용하여 저비점 물질들을 제거하여 생성물을 회수하였다.
상기 제조예1에 도시한 구조에서, 상기 R1은 *-O-N+(CH3)4, *-OH 또는 *-(CH2)3N(CH2CH3)2이며, 그 몰비는 1:1:4이다.
(실시예1 내지 실시예 6 및 비교예1 내지 비교예4)
하기 표1에 기재된 조성비로 혼합한 후 상온에서 5분간 500 rpm의 속도로 교반하여 실리콘 질화막 식각 조성물을 제조하였다. 물의 함량은 조성물 총 중량이 100 중량%가 되도록 하는 잔량으로 하여 300 g의 실리콘 질화막 식각 조성물을 제조하였다.
Figure 112020100074075-pat00024
Figure 112020100074075-pat00025
Figure 112020100074075-pat00026
상기 표2 및 표3에 도시한 바와 같이, 본 발명에 따른 실리콘 질화막 식각 조성물 각각의 경우, 식각 공정의 초기 식각 선택비가 700 이상으로 모두 우수하였다. 특히, 아미노프로필기(관능기)를 포함하는 실세스퀴옥산을 포함하는 실리콘 질화막 식각 조성물의 경우, 식각 공정의 초기 식각 선택비가 1070 내지 1515으로 현저하게 높은 식각 선택비를 구현할 수 있음을 확인하였다.
또한, 식각 공정을 반복 수행하여 실리콘 질화막 식각 조성물을 여러 번 재사용함에도 불구하고, 실리콘 질화막에 대한 식각속도의 감소율이 현저하게 낮음을 확인하였다. 특히, 본 발명에 따른 실리콘 질화막 식각 조성물 모든 경우, 식각 공정을 반복 수행함에도 석출물이 발생하지 않았고, 실리콘 산화막의 이상성장이 발생하지 않았다.
반면, 비교예1, 비교예3 및 비교예4의 실리콘 질화막 식각 조성물은 식각 공정의 초기 식각 선택비가 35미만으로 본 발명의 실시예 대비 현저하게 낮았다. 또한, 식각 공정을 반복 수행하는 경우 모든 비교예에서 석출물이 발생하였고, 실리콘 산화막의 이상성장이 발생하였다. 또한, 모든 비교예의 실리콘 질화막 식각 조성물은 식각 공정을 반복 수행함에 따른 실리콘 질화막에 대한 식각속도 감소율이 3%이상으로 현저하였다.
요컨대, 본 발명에 따르면, 우수한 식각 선택비로 실리콘 질화막을 선택적으로 식각 가능하게 함은 물론, 여러 번 사용 시에도 식각속도 감소율이 낮아 초기의 식각능을 유지함으로써 생산 효율을 현저하게 높일 수 있다. 또한 식각 공정시 실리콘 산화막의 막질 손상을 최소화함과 동시에 석출물의 생성을 효과적으로 억제할 수 있어 고품질의 반도체 소자를 제공할 수 있다.
상기 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명백할 것이다.

Claims (14)

  1. 인산, 하기 화학식1로 표시되는 실세스퀴옥산 및 잔량의 물을 포함하는 실리콘 질화막 식각 조성물:
    [화학식1]
    (R1SiO3/2)n
    상기 화학식1에서,
    n은 6, 8, 10 또는 12의 정수이고;
    R1은 각각 독립적으로 하이드록시, C1-20 알킬, C1-C20 알콕시, C1-20 아미노알킬 또는
    Figure 112021102129147-pat00032
    이고, 상기 R11 내지 R14는 각각 독립적으로 수소 또는 C1-20 알킬이다.
  2. 삭제
  3. 제 1항에 있어서,
    상기 화학식1에서,
    상기 n은 6 또는 8의 정수이고, 상기 R1은 각각 독립적으로 C1-20 알킬, C1-20 아미노알킬 또는
    Figure 112021102129147-pat00028
    이고, 상기 R11 내지 R14는 각각 독립적으로 수소 또는 C1-20 알킬인, 실리콘 질화막 식각 조성물.
  4. 제 1항에 있어서,
    상기 화학식1에서,
    상기 R1은 각각 독립적으로 C1-7 알킬, C1-7 아미노알킬 또는
    Figure 112021102129147-pat00029
    이고, 상기 R11 내지 R14는 각각 독립적으로 수소 또는 C1-7 알킬인, 실리콘 질화막 식각 조성물.
  5. 제 1항에 있어서,
    상기 화학식1에서,
    상기 R1중 적어도 하나는
    Figure 112021102129147-pat00030
    이고, 나머지는 각각 독립적으로 C1-7 알킬, C1-7 아미노알킬 또는
    Figure 112021102129147-pat00031
    이고, 상기 R11 내지 R14는 각각 독립적으로 수소 또는 C1-7 알킬인, 실리콘 질화막 식각 조성물.
  6. 제 1항에 있어서,
    상기 실리콘 질화막 식각 조성물 총 중량에 대하여,
    상기 인산 60 내지 95중량%, 상기 실세스퀴옥산 0.01 내지 5.00중량% 및 잔량의 물을 포함하는, 실리콘 질화막 식각 조성물.
  7. 제 1항에 있어서,
    알코올계 용매를 더 포함하는, 실리콘 질화막 식각 조성물.
  8. 제 1항에 있어서,
    무기산, 이의 유도체 또는 이들의 조합을 더 포함하는, 실리콘 질화막 식각 조성물.
  9. 제 1항에 있어서,
    암모늄계 화합물을 더 포함하는, 실리콘 질화막 식각 조성물.
  10. 제 1항에 있어서,
    상기 실리콘 질화막 식각 조성물의 실리콘 질화막/산화막 식각 선택비(ESiNx/ESiO2)는 500 이상인, 실리콘 질화막 식각 조성물.
  11. 제 10항에 있어서,
    상기 실리콘 질화막 식각 조성물의 실리콘 질화막에 대한 식각속도는 20 내지 500 Å/min이며, 실리콘 산화막에 대한 식각속도는 0 내지 0.5 Å/min인, 실리콘 질화막 식각 조성물.
  12. 제 11항에 있어서,
    반복적인 식각 공정 후의 실리콘 질화막의 식각속도 감소율은 하기 관계식1을 만족하는 것인, 실리콘 질화막 식각 조성물:
    [관계식1]
    △ERDSiNx 1%
    상기 관계식 1에서,
    △ERDSiNx는 실리콘 질화막에 대한 초기 식각속도 대비 식각속도 감소율이다.
  13. 제 1항의 실리콘 질화막 식각 조성물을 이용하여 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각하는 방법.
  14. 제 1항의 실리콘 질화막 식각 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법.
KR1020200121512A 2020-09-21 2020-09-21 실리콘 질화막 식각 조성물 및 이를 이용한 방법 KR102345211B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200121512A KR102345211B1 (ko) 2020-09-21 2020-09-21 실리콘 질화막 식각 조성물 및 이를 이용한 방법
CN202111002181.8A CN114250076A (zh) 2020-09-21 2021-08-30 氮化硅膜蚀刻组合物以及利用该组合物的蚀刻方法
US17/446,408 US11987740B2 (en) 2020-09-21 2021-08-30 Silicon nitride film etching composition and etching method using the same
TW110132770A TW202219249A (zh) 2020-09-21 2021-09-03 氮化矽膜蝕刻組合物、使用其的蝕刻方法及半導體器件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200121512A KR102345211B1 (ko) 2020-09-21 2020-09-21 실리콘 질화막 식각 조성물 및 이를 이용한 방법

Publications (1)

Publication Number Publication Date
KR102345211B1 true KR102345211B1 (ko) 2022-01-03

Family

ID=79348355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200121512A KR102345211B1 (ko) 2020-09-21 2020-09-21 실리콘 질화막 식각 조성물 및 이를 이용한 방법

Country Status (4)

Country Link
US (1) US11987740B2 (ko)
KR (1) KR102345211B1 (ko)
CN (1) CN114250076A (ko)
TW (1) TW202219249A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114395395A (zh) * 2022-01-27 2022-04-26 广东粤港澳大湾区黄埔材料研究院 具有高选择比的氮化硅蚀刻液及其制备方法和应用

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114989827B (zh) * 2022-08-04 2022-11-01 广东粤港澳大湾区黄埔材料研究院 含硅氧烷类化合物的氮化硅蚀刻液及其制备方法和应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100091974A (ko) * 2007-11-13 2010-08-19 사켐,인코포레이티드 손상 없이 반도체를 습식 세척하기 위한 높은 네거티브 제타 전위 다면체 실세스퀴옥산 조성물과 방법
KR20130071095A (ko) * 2011-12-20 2013-06-28 동우 화인켐 주식회사 액정 표시장치용 어레이 기판 제조방법
KR20180109745A (ko) * 2017-03-28 2018-10-08 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
KR20190142077A (ko) * 2018-06-15 2019-12-26 주식회사 이엔에프테크놀로지 폴리실록산계 화합물 및 이를 포함하는 실리콘 질화막 식각 조성물
KR20200026716A (ko) * 2018-09-03 2020-03-11 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물 및 이를 이용한 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW492989B (en) * 1993-03-19 2002-07-01 Dow Corning Stabilization of hydrogen silsesquioxane resin solutions
EP2354201A3 (en) * 2008-07-29 2012-09-26 E. I. du Pont de Nemours and Company Use of a surface active adhesion promoting agent
TWI433341B (zh) * 2010-12-29 2014-04-01 Au Optronics Corp 太陽電池的製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100091974A (ko) * 2007-11-13 2010-08-19 사켐,인코포레이티드 손상 없이 반도체를 습식 세척하기 위한 높은 네거티브 제타 전위 다면체 실세스퀴옥산 조성물과 방법
KR20130071095A (ko) * 2011-12-20 2013-06-28 동우 화인켐 주식회사 액정 표시장치용 어레이 기판 제조방법
KR20180109745A (ko) * 2017-03-28 2018-10-08 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
KR20190142077A (ko) * 2018-06-15 2019-12-26 주식회사 이엔에프테크놀로지 폴리실록산계 화합물 및 이를 포함하는 실리콘 질화막 식각 조성물
KR20200026716A (ko) * 2018-09-03 2020-03-11 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물 및 이를 이용한 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114395395A (zh) * 2022-01-27 2022-04-26 广东粤港澳大湾区黄埔材料研究院 具有高选择比的氮化硅蚀刻液及其制备方法和应用

Also Published As

Publication number Publication date
CN114250076A (zh) 2022-03-29
US11987740B2 (en) 2024-05-21
US20220089951A1 (en) 2022-03-24
TW202219249A (zh) 2022-05-16

Similar Documents

Publication Publication Date Title
KR102273127B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 방법
KR102470905B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102258307B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 방법
KR102545803B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102258316B1 (ko) 실리콘 질화막 식각 조성물
CN117568038A (zh) 蚀刻用组合物和使用该蚀刻用组合物制造半导体器件的方法
KR102689081B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102345211B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 방법
US10982144B2 (en) Silicon nitride layer etching composition and etching method using the same
US10920142B2 (en) Polysiloxane-based compound, silicon nitride layer etching composition including the same
KR102599378B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102250433B1 (ko) 폴리실록산계 화합물 및 이를 포함하는 실리콘 질화막 식각 조성물
KR102464161B1 (ko) 실리콘 질화막 식각 조성물
KR102240668B1 (ko) 폴리실록산계 화합물을 포함하는 조성물 및 이를 포함하는 식각 조성물
KR102345842B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 방법
KR102335965B1 (ko) 실리콘 질화막 식각 조성물
KR102260743B1 (ko) 실리콘 질화막 식각 조성물

Legal Events

Date Code Title Description
GRNT Written decision to grant