KR102441238B1 - 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법 - Google Patents

실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법 Download PDF

Info

Publication number
KR102441238B1
KR102441238B1 KR1020170117547A KR20170117547A KR102441238B1 KR 102441238 B1 KR102441238 B1 KR 102441238B1 KR 1020170117547 A KR1020170117547 A KR 1020170117547A KR 20170117547 A KR20170117547 A KR 20170117547A KR 102441238 B1 KR102441238 B1 KR 102441238B1
Authority
KR
South Korea
Prior art keywords
etching
carbon atoms
carbons
silicon
silicon nitride
Prior art date
Application number
KR1020170117547A
Other languages
English (en)
Other versions
KR20190030299A (ko
Inventor
김동현
박현우
이명호
송명근
Original Assignee
주식회사 이엔에프테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이엔에프테크놀로지 filed Critical 주식회사 이엔에프테크놀로지
Priority to KR1020170117547A priority Critical patent/KR102441238B1/ko
Publication of KR20190030299A publication Critical patent/KR20190030299A/ko
Application granted granted Critical
Publication of KR102441238B1 publication Critical patent/KR102441238B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Silicon Compounds (AREA)

Abstract

본 발명은 실리콘 산화막에 대한 식각율을 최소화하고, 실리콘 질화막을 고선택적으로 식각할 수 있으며, 장기간 사용하여도 실리콘 질화막에 대한 식각 속도의 변화 및 파티클 문제를 유발하지 않는 선택적 실리콘 질화막 식각용 식각 조성물 및 이를 이용한 식각 방법에 관한 것이다.

Description

실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법{ETCHING COMPOSITION FOR SILICON NITRIDE FILM AND ETCHING METHOD USING THE SAME}
본 발명은 실리콘 산화막과 실리콘 질화막을 식각함에 있어서, 실리콘 질화막을 실리콘 산화막 대비 고선택적으로 식각 가능하며, 장기간의 사용에도 실리콘 질화막에 대한 식각 선택비에 영향을 주지 않고, 식각 속도를 일정하게 유지할 뿐 아니라 파티클 문제를 유발하지 않는 습식용 식각 조성물 및 이를 이용한 식각 방법에 관한 것이다.
실리콘 산화막(SiO2) 및 실리콘 질화막(SiNx)은 반도체 제조공정에서 사용되는 대표적인 절연막이다. 이들은 단독으로 사용되거나 혹은 1층 이상의 실리콘 산화막 및 1층 이상의 실리콘 질화막이 교대로 적층되어 사용되기도 한다. 또한 상기 실리콘 산화막 및 실리콘 질화막은 금속 배선과 같은 도전성 패턴을 형성하기 위한 하드마스크(Hard mask)로서도 사용된다.
종래 실리콘 질화막의 습식 식각 공정은 일반적으로 160℃ 내외의 고온에서 인산과 탈이온수의 혼합물을 이용하고 있으나, 고온의 식각 공정에서 인산으로 인한 실리콘 산화막의 식각을 방지하기 위한 목적으로 규소계 첨가제들을 첨가한 식각 조성물이 제안되었다.
그러나, 인산과 규산이나 규산염을 포함하는 식각 조성물을 이용하여 실리콘 질화막을 식각하는 경우, 규산이나 규산염은 기판에 영향을 미칠 수 있는 파티클을 유발하여 오히려 반도체 제조공정에 적합하지 못한 문제점이 있다.
이외에도 규소원자에 직접 결합된 산소원자를 포함하는 규소 화합물을 이용하여 식각 선택비를 제어하는 방법이 알려져 있지만 원활한 반도체 제조공정을 위해서는 이보다 높은 선택비가 요구된다. 또한, 통상의 산소원자를 포함하는 규소 화합물은 물과 접촉 시 고분자의 실록산 화합물(Si-O-Si)이 형성되는 등 웨이퍼 표면에 부유되는 문제가 있고, 이에 따른 규소 화합물의 손실로 인한 실리콘 질화막 및 실리콘 산화막에 대한 식각 속도를 균일하게 유지할 수 없는 등의 문제를 유발할 수 있다(인용문헌 1 내지 3).
이상 살펴본 바와 같이, 종래 식각 조성물에 포함되는 규소계 첨가제들의 안정성 문제로 인하여 파티클이 유발되어 반도체 제조공정에 많은 문제들을 야기시키고 있다.
따라서, 식각 조성물의 안정성이 보장되며, 실리콘 산화막에 데미지를 주지 않으면서 실리콘 질화막을 선택적으로 식각할 수 있는 실리콘 질화막에 대한 고선택비 식각 조성물의 개발이 여전히 필요하다.
한국공개특허공보 제2013-0042273호 한국공개특허공보 제2014-0079267호 한국등록특허공보 제1539375호
본 발명의 목적은 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각 할 수 있는 식각 조성물을 제공하는 것이다.
본 발명의 또 다른 목적은 처리 매수가 증가하여도 실리콘 질화막에 대한 식각 속도 및 식각 선택비의 변화가 없는 안정된 식각 조성물을 제공하는 것이다.
본 발명의 또 다른 목적은 반도체 제조 공정시, 실리콘 산화막을 포함하는 주변에 존재하고 있는 다른 막에 대한 데미지를 최소화하고, 반도체 소자 특성에 영향을 미치는 파티클 발생 등의 문제점을 유발하지 않는 실리콘 질화막용 식각 조성물 및 이를 이용한 식각 방법을 제공하는 것이다.
본 발명은 상술된 과제를 해결하기 위하여, 인산, 규소원자와 질소원자의 결합(Si-N 결합)을 포함하는 규소계 화합물 및 물을 포함하는 식각 조성물을 제공한다. 이때, 상기 식각 조성물은 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각하는 습식용 식각 조성물이다.
본 발명의 일 실시예에 따른 식각 조성물은 규소원자에 하나 이상의 질소원자가 직접 결합된 Si-N 결합을 포함하거나 Si-N-Si 결합을 포함하는 규소계 화합물을 포함하는 것을 특징으로 한다.
본 발명은 인산, 규소원자와 질소원자의 결합을 포함하는 규소계 화합물 및 물을 포함하는 식각 조성물을 이용하여 실리콘 산화막 대비 실리콘 질화막을 고선택적으로 식각할 수 있는 식각 방법 및 상기 식각 방법을 포함하는 반도체 소자의 제조 방법을 제공한다.
본 발명에 따른 식각 조성물은 실리콘 질화막을 실리콘 산화막 대비 선택적으로 제거할 수 있으며, 실리콘 산화막의 데미지를 최소화하고, 파티클 발생을 효과적으로 방지하여, 식각 공정에서 원치 않는 손상을 방지할 수 있다.
또한 본 발명에 따른 식각 조성물은 보관 안정성이 우수하고, 장기간의 사용 또는 보관 중에도 불구하고 실리콘 질화막 및 실리콘 산화막에 대한 식각 속도의 변화를 최소화하고, 궁극적으로 실리콘 질화막에 대한 안정적인 식각을 가능케하여 반도체 제조공정에서의 생산성을 향상시킬 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 이하 본 발명에 따른 실리콘 질화막에 대한 선택적 식각을 위한 식각 조성물 및 이를 이용한 식각 방법에 관하여 상세히 설명하기로 한다.
본 발명의 용어, "식각 선택비(ESiNx / ESiO2)"는 실리콘 산화막의 식각 속도(ESiO2) 대비 실리콘 질화막의 식각 속도(ESiNx)의 비를 의미한다. 또한, 실리콘 산화막의 식각 속도가 거의 0에 가까워지거나 식각 선택비의 수치가 큰 경우, 실리콘 질화막을 선택적으로 식각할 수 있음을 의미한다.
본 발명의 용어, "식각 선택비의 변화"은 동일한 식각 조성물을 이용하여 2회 이상 식각 공정을 반복 수행하는 경우, 초기 식각 선택비 대비 식각 선택비의 차이에 대한 절대값을 의미한다.
본 발명의 용어, "식각 속도 감소율(Etch rate drift, △ERD)"은 동일한 식각 조성물을 이용하여 2회 이상 식각 공정을 반복 수행하는 경우, 초기 식각 속도 대비 식각 속도의 변화율을 의미한다. 일반적으로 식각 공정을 반복 수행함에 따라 식각능, 즉 식각 속도가 감소되는 경향을 보임에 따라 감소율이라 정의하며, 변화율 역시 동일한 의미로 해석됨은 물론이다.
본 발명의 용어, "알킬", "알콕시"는 직쇄 또는 분쇄 형태의 탄화수소로부터 유도된 기능기를 의미한다. 또한, 본 발명에 따른 알킬 및 알콕시를 포함하는 치환기는 탄소수 1 내지 7의 단쇄인 것이 우선되며, 좋게는 메틸, 에틸, 프로필 및 부틸 등에서 선택되는 단쇄의 알킬; 및 메톡시, 에톡시, 프로필옥시, 및 부톡시 등에서 선택되는 단쇄의 알콕시;등 일 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 용어, "알케닐"은 이중결합을 하나 이상 포함하는 직쇄 또는 분쇄형태의 탄화수소로부터 유도된 기능기를 의미하며, 탄소수 1 내지 7의 단쇄인 알케닐이 우선되나, 이에 한정되는 것은 아니다.
본 발명의 용어, "시클로알킬"은 3 내지 6개의 탄소 원자의 완전히 포화 및 부분적으로 불포화된 탄화수소 고리로부터 유도된 기능기를 의미하며, 본 발명의 용어, "아릴"은 방향족 탄화수소로부터 유도된 기능기를 의미하며, 단일 또는 융합고리계를 포함하며, 다수개의 아릴이 단일결합으로 연결되어 있는 형태까지 포함한다. 일 예로 페닐, 나프틸, 비페닐, 터페닐, 안트릴, 인데닐, 플루오레닐, 페난트릴, 트라이페닐레닐, 피렌일, 페릴렌일, 크라이세닐, 나프타세닐, 플루오란텐일 등을 포함하지만, 이에 한정되는 것은 아니다.
본 발명의 용어, "알킬아미노"는 "*-N(Ra)(Rb)"로 표시될 수 있으며, 상기 Ra 및 Rb는 각각 독립적으로 수소 또는 탄소수 1 내지 20의 알킬일 수 있으며, Ra 및 Rb의 하나 이상은 알킬인 것을 의미하며, 상기 알킬은 상술된 정의를 따른다.
본 발명의 용어, "알킬카르보닐"은 "*-C(=O)Rc"로 표시되는 기능기를 의미하며, 상기 Rc는 탄소수 1 내지 20의 알킬인 것을 의미하며, 상기 알킬은 상술된 정의를 따른다.
본 발명의 용어, "알킬카르보닐옥시"는 "*-O-C(=O)Rd"로 표시되는 기능기를 의미하며, 상기 Rd는 탄소수 1 내지 20의 알킬인 것을 의미하며, 상기 알킬은 상술된 정의를 따른다.
본 발명은 인산, 규소원자와 질소원자의 결합(Si-N 결합)을 포함하는 규소계 화합물 및 물을 포함하는 식각 조성물을 제공한다. 이때, 상기 규소계 화합물은 실리콘 산화물의 식각을 억제할 수 있는 성분이며, 상술한 Si-N 결합을 가지는 것을 특징으로 한다. 이러한 구조적 특징을 가지는 규소계 화합물은 고온의 식각 반응 공정 중 물에 의해서 가수분해되어 실리콘 질화막에 대한 식각 선택비에 시너지를 부여함과 동시에 실리콘 질화막 및 실리콘 산화막 각각에 대한 식각 속도의 변화를 최소화함으로써, 식각 조성물의 안정성을 높인다.
더욱이, 고온의 식각 반응 공정 중 분해된 규소계 화합물은 식각 공정 중 야기되는 반응 부산물의 생성을 효과적으로 억제하여, 파티클 발생을 효과적으로 방지한다.
본 발명에 따르면 상술한 바와 같은 효과에 있어, 통상의 규소원자를 포함하는 화합물 및 질소원자를 포함하는 화합물 각각 또는 이들의 혼합물을 포함하는 식각 조성물 대비 현저함을 보일 뿐 아니라 보다 적은 사용량으로도 동등 이상의 효과를 발현한다는 점에서 큰 의미를 갖는다.
본 발명의 일 실시예에 따른 식각 조성물은 규소원자에 하나 이상의 질소원자가 직접 결합된 Si-N 결합을 포함하거나 Si-N-Si 결합을 포함하는 규소계 화합물을 포함한다.
본 발명의 일 실시예에 따른 식각 조성물의 규소계 화합물은 규소원자에 1 내지 4개의 질소원자가 직접 결합된 Si-N 결합을 포함하는 규소계 화합물일 수 있으며, 구체적으로는 하기 화학식 1로 표시되는 것일 수 있다.
[화학식 1]
Figure 112017089239711-pat00001
[상기 화학식 1에서,
R1 내지 R3은 각각 독립적으로 수소, 할로겐, 하이드록시, 탄소수 1 내지 20의 알콕시, 탄소수 1 내지 20의 알킬, 탄소수 2 내지 20의 알케닐, 탄소수 3 내지 20의 시클로알킬, 탄소수 6 내지 20의 아릴, 탄소수 1 내지 20의 알킬아미노, 탄소수 1 내지 20의 알킬카르보닐 또는 탄소수 1 내지 20의 알킬카르보닐옥시이고;
R4 및 R5는 각각 독립적으로 수소, 탄소수 1 내지 20의 알킬, 탄소수 2 내지 20의 알케닐, 탄소수 3 내지 20의 시클로알킬, 탄소수 6 내지 20의 아릴, 탄소수 1 내지 20의 알킬카르보닐 또는 탄소수 1 내지 20의 알킬카르보닐옥시이고;
m은 1 내지 10의 정수이고, 상기 m이 2 이상의 정수일 경우, 각 반복의 규소원자에 결합된 R1 및 R3는 서로 동일하거나 상이할 수 있다]
본 발명의 일 실시예에 따른 식각 조성물의 규소계 화합물은 Si-N-Si 결합을 포함하는 규소계 화합물일 수 있으며, 구체적으로는 하기 화학식 2 또는 3으로 표시되는 것일 수 있다.
[화학식 2]
Figure 112017089239711-pat00002
[화학식 3]
Figure 112017089239711-pat00003
[상기 화학식 2 및 3에서,
R6, R7 및 R9는 각각 독립적으로 수소, 할로겐, 하이드록시, 탄소수 1 내지 20의 알콕시, 탄소수 1 내지 20의 알킬, 탄소수 2 내지 20의 알케닐, 탄소수 3 내지 20의 시클로알킬, 탄소수 6 내지 20의 아릴, 탄소수 1 내지 20의 알킬아미노, 탄소수 1 내지 20의 알킬카르보닐 또는 탄소수 1 내지 20의 알킬카르보닐옥시이고;
R8는 수소, 탄소수 1 내지 20의 알킬, 탄소수 2 내지 20의 알케닐, 탄소수 3 내지 20의 시클로알킬, 탄소수 6 내지 20의 아릴, 탄소수 1 내지 20의 알킬카르보닐 또는 탄소수 1 내지 20의 알킬카르보닐옥시이고;
p는 1 내지 10의 정수이고;
n은 2 내지 10의 정수이고, 상기 p 또는 n이 2 이상의 정수일 경우, 각 반복의 규소원자에 결합된 R6 및 R7과 질소원자에 결합된 R8은 서로 동일하거나 상이할 수 있으며, 상기 화학식 3은 선형 또는 고리형이다]
상기 화학식 3으로 표시되는 규소계 화합물에서 서로 다른 규소원자에 결합하고 있는 상기 R6, R7 및 R9는 서로 동일하거나 상이할 수 있음은 물론이며, 상기 화학식 3으로 표시되는 규소계 화합물은 Si-N-Si 결합을 가지는 화합물로, 예컨데 선형의 실라잔 화합물이거나 고리형의 실라잔 화합물일 수 있으며, 상기 선형의 실라잔 화합물은 말단이 수소 등으로 캡핑되어 있는 것일 수 있으며, 말단은 수소로 한정되지 않는다.
바람직하게, 본 발명의 일 실시예에 따른 식각 조성물의 상기 화학식 1 내지 3으로 표시되는 규소계 화합물은, 상기 R1 내지 R3, R6, R7 및 R9은 각각 독립적으로 수소, 하이드록시, 탄소수 1 내지 10의 알콕시, 탄소수 1 내지 10의 알킬, 탄소수 1 내지 10의 알킬아미노, 탄소수 1 내지 10의 알킬카르보닐 또는 탄소수 1 내지 10의 알킬카르보닐옥시이고; R4, R5 및 R8은 각각 독립적으로 수소, 탄소수 1 내지 10의 알킬, 탄소수 1 내지 10의 알킬카르보닐 또는 탄소수 1 내지 10의 알킬카르보닐옥시이고; m 및 p는 각각 독립적으로 1 내지 3의 정수이고; n은 2 내지 4의 정수인 것일 수 있다.
보다 바람직하게, 본 발명의 일 실시예에 따른 식각 조성물의 규소계 화합물은 하기 화학식 4 내지 6으로 표시되는 규소계 화합물로부터 선택되는 적어도 하나인 것일 수 있다.
[화학식 4]
Figure 112017089239711-pat00004
[화학식 5]
Figure 112017089239711-pat00005
[화학식 6]
Figure 112017089239711-pat00006
[상기 화학식 4 내지 6에서,
R11 내지 R19는 각각 독립적으로 수소, 하이드록시, 탄소수 1 내지 7의 알콕시, 탄소수 1 내지 7의 알킬, 탄소수 1 내지 10의 알킬아미노, 탄소수 1 내지 7의 알킬카르보닐 또는 탄소수 1 내지 7의 알킬카르보닐옥시이고;
R21 내지 R27은 각각 독립적으로 수소, 탄소수 1 내지 7의 알킬, 탄소수 1 내지 7의 알킬카르보닐 또는 탄소수 1 내지 7의 알킬카르보닐옥시이고;
n은 2 내지 4의 정수이고, 각 반복의 규소원자에 결합된 R18 및 R19와 질소원자에 결합된 R27은 서로 동일하거나 상이할 수 있다]
본 발명의 일 실시예에 따른 식각 조성물은 상술된 치환기를 갖는 규소계 화합물을 가짐에 따라 식각 공정 후 생성되는 Si(OH)4를 안정화하여, 반복적인 식각 공정을 수행함에도 불구하고 실리콘 질화막과 실리콘 산화막에 대한 식각 속도 및 식각 선택비(ESiNx / ESiO2)를 유지할 수 있다.
구체적으로, 본 발명의 일 실시예에 따른 식각 조성물은 실리콘 질화막과 실리콘 산화막이 혼재하거나 교대로 적층되어 있는 경우, 고온으로 가열된 인산에 의해 상기 실리콘 산화막이 식각되는 것을 효과적으로 방지하고,
고온의 식각 반응 공정 중 분해되어 실리콘 질화막에 대한 높은 식각 선택비를 부여한다. 특히, 실리콘 산화막에 대한 식각 속도 변화를 획기적으로 억제할 수 있다.
뿐만 아니라, 본 발명에 따른 상기 식각 조성물은 식각 공정 중에 발생된 반응 부산물들이 파티클 형태로 석출되는 현상을 효과적으로 억제함은 물론 통상의 산소원자를 포함하는 규소계 화합물인 실록산계 화합물, 알콕시실란계 화합물 등에서 유도될 수 있는 고분자 피막 형태의 반응 부산물을 야기하지 않는다.
본 발명의 일 실시예에 따른 식각 조성물은 상술된 바와 같은 Si-N 결합을 포함하는 규소계 화합물을 목적에 따라 다양한 사용량으로 사용할 수 있음이나, 바람직하게는 상기 식각 조성물 총 중량에 대하여 인산 60 내지 95 중량%, 상기 규소계 화합물 0.01 내지 3 중량% 및 잔량의 물을 포함할 수 있다. 상기 범위를 만족하는 경우, 식각 조성물의 안정성은 물론 실리콘 질화막에 대한 높은 식각 선택비를 구현할 수 있어 좋다.
본 발명의 일 실시예에 따른 식각 조성물에서 인산의 함량이 60 중량% 미만인 경우 실리콘 질화막에 대한 식각 속도가 저하되어 실리콘 질화막을 용이하게 식각 할 수 없고, 고온 식각을 위한 공정온도를 만족시킬 수 없어 바람직하기 않다.
본 발명의 일 실시예에 따른 식각 조성물은 보다 바람직하게 인산 70 내지 95 중량%, 상기 규소계 화합물 0.05 내지 1 중량% 및 잔량의 물을 포함할 수 있다. 이때, 상술된 범위를 만족하는 경우, 실리콘 산화막에 대한 식각 속도를 효과적으로 억제하여 실리콘 산화막 대비 실리콘 질화막의 식각 선택비를 효과적으로 향상시킬 수 있고, 파티클 발생을 방지할 수 있어 좋다.
본 발명의 일 실시예에 따른 식각 조성물은 특히 바람직하게, 인산 80 내지 90 중량%, 상기 규소계 화합물 0.05 내지 0.5 중량% 및 잔량의 물을 포함할 수 있다. 이때, 상술된 범위를 만족하는 경우, 보다 향상된 식각 선택비를 구현할 수 있고, 파티클 발생을 최소화 할 수 있어 좋다.
본 발명의 일 실시예에 따른 식각 조성물에 포함되는 인산은 조성물 내에 수소 이온을 제공하며, 고온의 공정 조건을 유지할 수 있게 하여 실리콘 질화막을 선택적으로 식각하는 역할을 한다.
또한 본 발명의 일 실시예에 따른 식각 조성물은 잔량의 물을 포함할 수 있으며, 상기 물은 특별히 한정되는 것은 아니며, 탈이온수인 것이 바람직하고, 보다 바람직하게는 반도체 공정용 탈이온수로서 비저항값이 18㏁·cm 이상인 것이 좋다.
일 구체예로, 본 발명의 일 실시예에 따른 식각 조성물은 실리콘 질화막에 대한 식각 속도가 50 내지 80 Å/min이며, 실리콘 산화막에 대한 식각 속도가 0 내지 0.25 Å/min인 것일 수 있으나 이에 한정되지 않는다.
일 구체예로, 본 발명의 일 실시예에 따른 식각 조성물은 실리콘 질화막에 대한 식각 속도가 바람직하게 55 내지 80 Å/min인 것일 수 있다.
일 구체예로, 본 발명의 일 실시예에 따른 식각 조성물은 실리콘 질화막에 대한 식각 속도가 60 내지 80 Å/min일 수 있다.
본 발명의 일 실시예에 따른 식각 조성물은 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비(ESiNx / ESiO2)가 200 이상일 수 있으며, 바람직하게 220 내지 800, 보다 바람직하게 240 내지 800일 수 있다. 특히, 본 발명에 따른 식각 조성물은 안정적으로 300 이상의 식각 선택비를 구현할 수 있다.
또한 본 발명의 일 실시예에 따른 식각 조성물은 반복적인 식각 공정 후에도 하기 관계식 1 및 2의 식각 속도 감소율을 만족하는 것 일 수 있다.
[관계식 1]
△ERDSiNx ≤ 3%
[관계식 2]
△ERDSiO2 ≤ 0.3%
[관계식 1 및 2에서,
△ERDSiNx은 실리콘 질화막에 대한 초기 식각 속도 대비 식각 속도 감소율이고;
△ERDSiO2은 실리콘 산화막에 대한 초기 식각 속도 대비 식각 속도 감소율이다.]
이때, 상기 식각 속도 감소율은 동일한 식각 조성물을 이용하여 동일한 식각 공정을 2회 이상 반복 수행하는 경우, 초기 식각 속도 대비 식각 속도의 변화율을 의미한다. 이때, 상기 식각 조성물을 이용한 식각은 157 ℃하에서 10분간 식각 대상 물질을 침지하는 조건에서 수행되는 것일 수 있다.
일 구체예로서, 본 발명의 일 실시예에 따른 식각 조성물은 반복적인 식각 공정 후에도 실리콘 산화막에 대한 식각 선택비의 변화가 3.0 이하로 매우 안정적인 식각 공정을 가능케 한다. 이때, 상기 반복적인 식각 공정은 처리 매수의 증가를 의미한다.
일 구체예로서, 본 발명의 일 실시예에 따른 식각 조성물은 반복적인 식각 공정 후에도 실리콘 산화막에 대한 식각 선택비의 변화가 0 내지 2.5 이하인 것일 수 있다.
일 구체예로서, 본 발명의 일 실시예에 따른 식각 조성물은 반복적인 식각 공정 후에도 실리콘 산화막에 대한 식각 선택비의 변화가 0 내지 2.0 이하일 수 있다.
요컨대, 본 발명의 일 실시예에 따른 식각 조성물에서 상기 인산은 주 에천트로 작용하며, 상술된 규소원자와 질소원자의 결합(Si-N)을 포함하는 규소계 화합물을 포함함에 따라 실리콘 산화막 대비 실리콘 질화막을 고선택적으로 식각 할 수 있음은 물론이고, 식각 조성물의 안정성을 현저하게 향상시킬 수 있다. 이에, 장기간의 사용에도 불구하고, 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비를 유지할 수 있어, 일정비율로 실리콘 질화막을 선택적으로 식각할 수 있다. 특히, 본 발명에 따르면 인산에 의한 실리콘 산화막 식각을 효과적으로 억제하고, 식각 속도의 변화를 최소화 할 수 있다.
더불어, 본 발명의 일 실시예에 따른 식각 조성물은 식각시 발생하는 식각 잔사(예컨대, 파티클)를 최소화하여, 식각 불량을 효과적으로 방지할 수 있다.
본 발명의 일 실시예에 따른 식각 조성물은 당업계에서 통상적으로 사용되는 임의의 첨가제를 더 포함할 수 있음은 물론이다. 상기 임의의 첨가제는 황산암모늄, 인산암모늄, 질산암모늄, 아세트산암모늄, 중탄산암모늄 및 염화암모늄 등에서 선택되는 암모늄계 화합물; 및 용매 등을 들 수 있으나 이에 한정되는 것은 아니다.
이때, 상기 임의의 첨가제는 조성물 총 중량에 대하여 각각 0.01 내지 10 중량%로 더 포함될 수 있으나 이에 한정되는 것은 아니다.
본 발명은 상기 식각 조성물을 이용하여 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각하는 방법을 제공한다. 이때, 상기 식각하는 방법은 당업계에서 통상적으로 사용되는 방법에 따라 수행될 수 있다.
일 구체예로서, 본 발명의 일 실시예에 따른 식각하는 방법은 기판 상에 실리콘 산화막을 증착하는 단계; 상기 실리콘 산화막 상에 실리콘 질화막을 증착하는 단계; 상기 실리콘 질화막 상에 포토레지스트 막을 형성한 후 패턴화하는 단계; 및 본 발명의 식각 조성물을 사용하여 상기 패턴화된 포토레지스트 막이 형성된 실리콘 질화막을 선택적으로 식각하는 단계;를 포함하는 것일 수 있다.
이때,상기 기판 상에 형성되는 실리콘 산화막, 실리콘 질화막, 포토레지스트 막 등은 각각 단일막, 이중막 또는 다중막(다층막)으로 형성될 수 있으며, 이중막 또는 다중막일 경우 그 적층 순서가 특별히 한정되지 않는다.
또한 상기 기판은 실리콘, 석영, 유리, 실리콘 웨이퍼, 고분자, 금속 및 금속 산화물 등을 사용할 수 있으며, 이에 한정되지 않는다. 상기 고분자 기판은 폴리에틸렌테레프탈레이트(polyethylene terephthalate), 폴리카보네이트(Polycarbonate), 폴리이미드(polyimide), 폴리에틸렌나프탈레이트(polyethylene naphthalate), 환상올레핀 폴리머(cycloolefin polymer) 등과 같은 필름 기판을 이용할 수 있으나, 이에 한정되지 않는다.
본 발명의 일 실시예에 따른 식각하는 방법은 상기 실리콘 질화막을 상기 실리콘 산화막 보다 빠르게 식각하여, 실리콘 질화막을 선택적으로 식각 할 수 있다. 또한 실리콘 산화막이 불필요하게 제거되거나 손상되는 것을 효과적으로 방지할 수 있다.
본 발명에서 실리콘 질화막이라 함은 SiN, SiON, doped SiN 막 등을 포함하는 개념으로서 게이트 전극 등의 형성 시 절연막으로 많이 사용되는 막질을 의미한다.
또한 본 발명에서 실리콘 산화막은 당업계에서 통상적으로 사용되는 실리콘 산화막이라면 제한되지 않으나, 일예로 SOD(Spin On Dielectric)막, HDP(High Density Plasma)막, 열산화막 (thermal oxide), BPSG(Borophosphate Silicate Glass)막, PSG(Phospho Silicate Glass)막, BSG(Boro Silicate Glass)막, PSZ(Polysilazane)막, FSG(Fluorinated Silicate Glass)막, LP-TEOS(Low Pressure Tetra Ethyl Ortho Silicate)막, PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막, HTO(High Temperature Oxide)막, MTO(Medium Temperature Oxide)막, USG(Undopped Silicate Glass)막, SOG(Spin On Glass)막, APL(Advanced Planarization Layer)막, ALD(Atomic Layer Deposition)막, PE-산화막(Plasma Enhanced oxide), O3-TEOS(O3-Tetra Ethyl Ortho Silicate)막 등을 들 수 있다.
이때, 상기 실리콘 산화막 또는 실리콘 질화막은 목적에 따라 다양한 두께로 형성될 수 있다. 예컨대, 상기 실리콘 산화막 또는 실리콘 질화막은 각각 독립적으로 100 내지 3,000Å의 두께로 형성될 수 있나 이에 한정되는 것은 아니다.
또한 본 발명에 따른 식각 조성물을 이용하여 실리콘 질화막을 선택적으로 식각하는 방법은 당업계에서 통상적으로 사용되는 방법에 따라 수행될 수 있으며, 일예로 침지시키는 방법, 분사(spray)하는 방법 등을 들 수 있다. 이때, 상기 식각하는 방법은 100 ℃ 이상의 공정 온도에서 수행될 수 있으며, 좋게는 100 내지 500 ℃, 보다 좋게는 100 내지 300 ℃의 공정 온도에서 수행 될 수 있으며, 적정 온도는 다른 공정과 기타 요인을 고려하여 필요에 따라 변경될 수 있음은 물론이다.
또한 본 발명은 상술된 식각하는 방법(공정)을 포함하는 반도체 소자의 제조 방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 소자의 제조방법에 따르면, 실리콘 산화막과 실리콘 질화막이 교대로 적층되거나 혼재되어 있는 경우 실리콘 질화막에 대한 선택적 식각이 가능하며, 실리콘 산화막의 손상을 효과적으로 억제함으로써, 식각에 의한 실리콘 산화막의 데미지를 최소화 한다.
또한 종래 식각 공정에서 문제가 되었던 잔사 발생을 효과적으로 방지하여, 공정의 안정성 및 신뢰성을 확보할 수 있다.
따라서, 본 발명에 따른 식각하는 방법은 실리콘 질화막을 실리콘 산화막 대비 선택적으로 제거 가능하며, 처리 시간이 증가함에도 불구하고 식각 속도 및 식각 선택비를 일정하게 유지할 수 있어, 실리콘 질화막의 선택적 식각이 필요한 공정에 효율적으로 적용될 수 있다.
이하, 실시예를 통하여 본 발명을 보다 상세히 설명한다. 그러나, 하기의 실시예는 본 발명을 더욱 구체적으로 설명하기 위한 것으로서, 본 발명의 범위가 하기의 실시예에 의하여 한정되는 것은 아니다. 하기의 실시예는 본 발명의 범위 내에서 당업자에 의해 적절히 수정, 변경될 수 있음은 물론이다.
또한, 본 발명에서 달리 언급하지 않는 한 온도는 모두 ℃ 단위이고, 사용된 조성물의 사용량은 중량%의 단위이다.
(평가방법)
1. 실리콘 질화막 및 실리콘 산화막의 식각량 및 식각 속도의 측정
하기 실시예 및 비교예에서 제조된 식각 조성물의 식각 성능을 알아보기 위하여 CVD 방법을 이용하여 반도체 제조 과정과 동일하게 증착하여 실리콘 질화막(SiN막) 웨이퍼 및 실리콘 산화막(Thermal oxide 또는 LP-TEOS) 웨이퍼를 각각 준비하였다.
식각을 시작하기 전, 박막 두께 측정 장비인 엘립소미터(Ellipsometer, J.A WOOLLAM社, M-2000U)를 이용하여 식각 전의 두께를 측정하였다. 석영 재질의 배쓰(bath)내에서 식각 온도 157℃로 유지되고 있는 각 실리콘 질화막용 식각 조성물(실시예 1 내지 6 및 비교예 1 내지 5)에 웨이퍼를 각 10분씩 담궈 식각 공정을 진행하였다. 식각이 완료된 후에 초순수로 세정한 후 건조 장치를 이용하여 잔여 식각액 및 수분을 완전히 건조시켰다. 또한 상기 방법을 1 배치로 하여 약액 교환없이 10배치를 수행하여 평가하였다.
이때, 식각 속도는 엘립소미터(Ellipsometer, J.A WOOLLAM社, M-2000U)를 이용하여 식각 전의 두께와 식각 후의 두께의 차이를 식각 시간(분)으로 나누어 산출하였으며, 초기 식각 속도(1배치) 대비 반복적인 식각 공정 후의 식각 속도 감소율을 계산하였으며, 식각 속도 및 식각 속도 감소율 등의 그 결과를 하기 표 2 및 3에 기재하였다.
2. 실리콘 산화막에 대한 실리콘 질화막의 선택적 식각 평가
실리콘 질화막의 식각 속도와 실리콘 산화막의 식각 속도의 비에 의해 식각 선택비(실리콘 질화막의 식각 속도/실리콘 산화막의 식각 속도)를 계산하여 하기 표 2에 기재하였다.
3. 파티클 발생 정도 평가
하기 실시예 및 비교예에서 식각된 실리콘 산화막의 표면을 전자 주사 현미경(SEM)으로 측정하여 파티클의 발생 여부를 검사하여 하기 표 2에 기재하였다.
(실시예 1 내지 6 및 비교예 1 내지 5)
하기 표 1에 기재된 조성비로 혼합한 후 상온에서 5분간 500rpm의 속도로 교반하여 실리콘 질화막 식각 조성물을 제조하였다. 물의 함량은 조성물 총 중량이 100 중량%가 되도록 하는 잔량으로 하였다.
Figure 112017089239711-pat00007
Figure 112017089239711-pat00008
Figure 112017089239711-pat00009
Figure 112017089239711-pat00010
상기 표 2에 도시한 바와 같이, 본 발명에 따른 식각 조성물은 실리콘 질화막에 대한 우수한 식각 속도를 나타냄은 물론 실리콘 산화막의 종류에 상관없이 이에 대한 낮은 식각 속도를 나타내었다. 결과적으로, 본 발명에 따르면 우수한 식각 선택비를 구현할 수 있음을 확인하였으며, 식각 공정 중 발생하는 파티클의 생성을 효과적으로 방지할 수 있음을 확인하였다.
또한 상기 표 3에 도시한 바와 같이, 본 발명에 따른 식각 조성물은 우수한 식각 속도 및 높은 식각 선택비뿐 아니라 식각 공정을 반복 수행하는 동안에도 이의 식각능(예컨대, 실리콘 질화막 및 실리콘 산화막에 대한 식각 속도 및 식각 선택비 등)의 변화를 거의 보이지 않음을 알 수 있다. 특히, 실리콘 산화막에 대한 식각 속도 감소율에 탁월함을 보임을 확인 할 수 있었다.
그러나 비교예 1의 경우, 실리콘 질화막에 대한 선택비가 낮음은 물론 파티클이 발생하여 실리콘 질화막을 선택적으로 식각하는데 부적합하였으며, 비교예 2의 경우 역시 파티클이 발생되어 부적합하였다. 또한 비교예 3 및 4의 경우, 파티클이 발생되지는 않았으나 선택적인 실리콘 질화막을 식각함에 있어 목적하는 식각 선택비(300 이상)의 달성이 어려웠으며, 특히 비교예 4의 경우 실리콘 산화막의 종류에 따라 식각 속도의 큰 편차를 보임은 물론 실리콘 산화막에 대한 식각 속도 감소율이 높아 안정적으로 실리콘 질화막을 식각하는데 부적합하였다.
더불어, 비교예 5의 경우, 실리콘 질화막 및 실리콘 산화막에 대한 식각 속도의 변화를 거의 보이지 않았으나, 실리콘 산화막에 대한 식각 속도가 높아 목적하는 실리콘 질화막에 대한 선택비의 구현이 어려웠다. 이와 같은 결과는 소정의 규소계 화합물, 즉 규소원자와 질소원자의 결합(Si-N)을 포함하는 규소계 화합물만이 상술된 효과에 있어 시너지를 나타낼 수 있음을 시사한다 할 것이다.
요컨대, 본 발명에 따른 식각 조성물은 Si-N 결합을 포함하는 소정의 규소계 화합물을 인산과 조합함에 따라 식각 조성물의 안정성 향상은 물론 실리콘 질화막을 고선택적으로 식각할 수 있고, 장기간의 사용에도 불구하고, 초기의 식각능을 유지함으로써 생산 효율을 현저하게 높일 수 있다. 또한 식각 공정시 실리콘 산화막의 막질 손상을 최소화함과 동시에 파티클 발생을 효과적으로 방지할 수 있어, 고품질의 반도체 소자를 제공할 수 있다.
상기 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명백할 것이다.

Claims (9)

  1. 인산; 하기 화학식 1 내지 3으로 표시되는 화합물로부터 선택되는 적어도 하나의 규소계 화합물; 및 물;을 포함하며, 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각하기 위한 식각 조성물.
    [화학식 1]
    Figure 112022034140112-pat00014

    [화학식 2]
    Figure 112022034140112-pat00015

    [화학식 3]
    Figure 112022034140112-pat00016

    [상기 화학식 1 내지 3에서,
    R1 내지 R3은 각각 독립적으로 할로겐, 하이드록시, 탄소수 1 내지 20의 알콕시, 탄소수 1 내지 20의 알킬, 탄소수 2 내지 20의 알케닐, 탄소수 3 내지 20의 시클로알킬, 탄소수 6 내지 20의 아릴, 탄소수 1 내지 20의 알킬아미노, 탄소수 1 내지 20의 알킬카르보닐 또는 탄소수 1 내지 20의 알킬카르보닐옥시이고;
    R6, R7 및 R9은 각각 독립적으로 수소, 할로겐, 하이드록시, 탄소수 1 내지 20의 알콕시, 탄소수 1 내지 20의 알킬, 탄소수 2 내지 20의 알케닐, 탄소수 3 내지 20의 시클로알킬, 탄소수 6 내지 20의 아릴, 탄소수 1 내지 20의 알킬아미노, 탄소수 1 내지 20의 알킬카르보닐 또는 탄소수 1 내지 20의 알킬카르보닐옥시이고;
    R4, R5 및 R8은 각각 독립적으로 수소, 탄소수 1 내지 20의 알킬, 탄소수 2 내지 20의 알케닐, 탄소수 3 내지 20의 시클로알킬, 탄소수 6 내지 20의 아릴, 탄소수 1 내지 20의 알킬카르보닐 또는 탄소수 1 내지 20의 알킬카르보닐옥시이고;
    m 및 p는 각각 독립적으로 1 내지 10의 정수이고;
    n은 2 내지 10의 정수이고;
    상기 화학식 3은 선형 또는 고리형이다]
  2. 삭제
  3. 제 1항에 있어서,
    상기 R1 내지 R3, R6, R7 및 R9은 각각 독립적으로 수소, 하이드록시, 탄소수 1 내지 10의 알콕시, 탄소수 1 내지 10의 알킬, 탄소수 1 내지 10의 알킬아미노, 탄소수 1 내지 10의 알킬카르보닐 또는 탄소수 1 내지 10의 알킬카르보닐옥시이고; R4, R5 및 R8은 각각 독립적으로 수소, 탄소수 1 내지 10의 알킬, 탄소수 1 내지 10의 알킬카르보닐 또는 탄소수 1 내지 10의 알킬카르보닐옥시이고; m 및 p는 각각 독립적으로 1 내지 3의 정수이고; n은 2 내지 4의 정수인 식각 조성물.
  4. 제 1항에 있어서,
    상기 식각 조성물 총 중량에 대하여 인산 60 내지 95 중량%, 상기 규소계 화합물 0.01 내지 3 중량% 및 잔량의 물을 포함하는 것인 식각 조성물.
  5. 제 1항에 있어서,
    상기 식각 조성물의 실리콘 질화막에 대한 식각 속도는 50 내지 80 Å/min이며, 실리콘 산화막에 대한 식각 속도는 0 내지 0.25 Å/min인 식각 조성물.
  6. 제 1항에 있어서,
    반복적인 식각 공정 후의 식각 속도 감소율은 하기 관계식 1 및 2를 만족하는 것인 식각 조성물.
    [관계식 1]
    △ERDSiNx ≤ 3%
    [관계식 2]
    △ERDSiO2 ≤ 0.3%
    [상기 관계식 1 및 2에서,
    △ERDSiNx은 실리콘 질화막에 대한 초기 식각 속도 대비 식각 속도 감소율이고;
    △ERDSiO2은 실리콘 산화막에 대한 초기 식각 속도 대비 식각 속도 감소율이다]
  7. 제 1항에 있어서,
    반복적인 식각 공정 후에도 식각 선택비의 변화가 3.0 이하인 식각 조성물.
  8. 제 1항 및 제 3항 내지 제 7항에서 선택되는 어느 한 항의 식각 조성물을 이용하여 실리콘 산화막 대비 실리콘 질화막을 선택적으로 식각하는 방법.
  9. 제 1항 및 제 3항 내지 제 7항에서 선택되는 어느 한 항의 식각 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법.
KR1020170117547A 2017-09-14 2017-09-14 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법 KR102441238B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170117547A KR102441238B1 (ko) 2017-09-14 2017-09-14 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170117547A KR102441238B1 (ko) 2017-09-14 2017-09-14 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법

Publications (2)

Publication Number Publication Date
KR20190030299A KR20190030299A (ko) 2019-03-22
KR102441238B1 true KR102441238B1 (ko) 2022-09-08

Family

ID=65949390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170117547A KR102441238B1 (ko) 2017-09-14 2017-09-14 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법

Country Status (1)

Country Link
KR (1) KR102441238B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102309755B1 (ko) * 2019-03-25 2021-10-06 에스케이머티리얼즈 주식회사 질화티타늄막 및 텅스텐막 적층체 식각용 조성물 및 이를 이용한 반도체 소자의 식각방법
US20220298182A1 (en) * 2019-09-30 2022-09-22 Versum Materials Us, Llc Etching Composition And Method For Selectively Removing Silicon Nitride During Manufacture Of A Semiconductor Device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016161289A1 (en) 2015-04-01 2016-10-06 Air Products And Chemicals, Inc. Composition for treating surface of substrate, method and device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5611884B2 (ja) * 2011-04-14 2014-10-22 東京エレクトロン株式会社 エッチング方法、エッチング装置および記憶媒体
KR101782329B1 (ko) 2011-10-18 2017-09-28 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
KR102365046B1 (ko) 2012-12-18 2022-02-21 솔브레인 주식회사 식각 조성물, 식각 방법 및 반도체 소자
KR101539375B1 (ko) 2014-07-17 2015-07-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102443370B1 (ko) * 2015-11-20 2022-09-15 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물
KR102545800B1 (ko) * 2015-12-04 2023-06-20 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016161289A1 (en) 2015-04-01 2016-10-06 Air Products And Chemicals, Inc. Composition for treating surface of substrate, method and device

Also Published As

Publication number Publication date
KR20190030299A (ko) 2019-03-22

Similar Documents

Publication Publication Date Title
KR102545802B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
JP6161274B2 (ja) エッチング組成物及びこれを利用した半導体素子の製造方法
TWI788577B (zh) 氮化矽層蝕刻組合物
TWI389250B (zh) 矽石質膜之製法及附有由它製造的矽石質膜之基板
KR101624378B1 (ko) 에칭액 및 그것을 사용한 트렌치·아이솔레이션 구조의 형성 방법
KR102629574B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102484988B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102602860B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102441238B1 (ko) 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법
TW202315927A (zh) 氮化矽膜蝕刻組合物、使用其的蝕刻方法及半導體器件的製造方法
KR102464161B1 (ko) 실리콘 질화막 식각 조성물
JPH04346427A (ja) ドライエッチング方法
KR102250433B1 (ko) 폴리실록산계 화합물 및 이를 포함하는 실리콘 질화막 식각 조성물
KR102325905B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법
KR102260743B1 (ko) 실리콘 질화막 식각 조성물
KR102629576B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102240668B1 (ko) 폴리실록산계 화합물을 포함하는 조성물 및 이를 포함하는 식각 조성물
KR102339685B1 (ko) 실리콘 질화막 식각 조성물
KR102345842B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 방법
KR102389567B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법
KR102457243B1 (ko) 실리콘 질화막 식각 조성물
KR20190099832A (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
TWI838445B (zh) 化學機械拋光液及其應用
TWI837418B (zh) 蝕刻組合物、使用彼蝕刻半導體元件之絕緣膜的方法、以及製備半導體元件的方法
KR20230068312A (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant