TWI788577B - 氮化矽層蝕刻組合物 - Google Patents

氮化矽層蝕刻組合物 Download PDF

Info

Publication number
TWI788577B
TWI788577B TW108121676A TW108121676A TWI788577B TW I788577 B TWI788577 B TW I788577B TW 108121676 A TW108121676 A TW 108121676A TW 108121676 A TW108121676 A TW 108121676A TW I788577 B TWI788577 B TW I788577B
Authority
TW
Taiwan
Prior art keywords
silicon nitride
nitride layer
silicon
alkyl
etching composition
Prior art date
Application number
TW108121676A
Other languages
English (en)
Other versions
TW202000994A (zh
Inventor
金東鉉
朴賢宇
李斗元
曺長佑
李明鎬
宋明根
Original Assignee
南韓商易案愛富科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商易案愛富科技有限公司 filed Critical 南韓商易案愛富科技有限公司
Publication of TW202000994A publication Critical patent/TW202000994A/zh
Application granted granted Critical
Publication of TWI788577B publication Critical patent/TWI788577B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種氮化矽層蝕刻組合物,更具體而言,提供一種在蝕刻組合物中包含二種不同矽系化合物的氮化矽層蝕刻組合物,當該氮化矽層蝕刻組合物用於蝕刻製程及半導體製程時,該氮化矽層蝕刻組合物能夠相對於氧化矽層以顯著蝕刻選擇比選擇性地蝕刻氮化矽層,且提供如下卓越的效果:抑制析出物之生成以及減少周圍其他層(包含氧化矽層)之異常生長。

Description

氮化矽層蝕刻組合物
本發明涉及一種氮化矽層蝕刻組合物,更具體而言,涉及一種在蝕刻組合物中包含二種不同矽系化合物的氮化矽層蝕刻組合物,該氮化矽層蝕刻組合物能夠以與氧化矽層相比更高的選擇比來蝕刻氮化矽層,以及涉及利用該氮化矽層蝕刻組合物蝕刻氮化矽層的方法、抑制氧化矽層之異常生長的方法、及半導體元件的製造方法。
氧化矽層(SiO2 )及氮化矽層(SiNx )是在半導體製程中所使用的代表性絕緣層。其中,氮化矽層在半導體元件中用作蓋層(cap layer)、間隔物層或硬光罩層。氧化矽層及氮化矽層係單獨使用,或者以一或更多層的氧化矽層與一或更多層的氮化矽層交替層疊而使用。
氮化矽層是在160℃左右的高溫下利用高純度的磷酸及去離子水的混合物來蝕刻。但是,高純度的磷酸存在氮化矽層相對於氧化矽層之蝕刻選擇比降低的問題,且因此難以將高純度的磷酸應用於氮化矽層與氧化矽層之層疊的結構。此外,由於包含磷酸的氮化矽層蝕刻組合物在高溫下持續藉由水分蒸發而濃縮,使得對氮化層及氧化層的蝕刻率造成影響,因此需要持續供給去離子水。但是存在如下問題:即使所供給的純水的量僅發生微小變化也會在去除氮化矽層時導致不良,且磷酸本身為強酸且為腐蝕性,因此不易操作。
為了解決上述問題,以及為了提高氮化矽層相對於氧化矽層的蝕刻選擇比,可使用將矽酸溶解於磷酸而形成的氮化矽層蝕刻組合物。但是該氮化矽層蝕刻組合物存在如下問題:在進行蝕刻時產生析出物,以及異常生長使得氧化矽層厚度反而增加的問題,因此難以將該氮化矽層蝕刻組合物應用於製程中。
除此以外,可使用藉由含有直接結合至矽之氧原子的矽化合物來控制蝕刻選擇比的方法。但氮化矽層相對於氧化矽層的蝕刻選擇比不高,且蝕刻氮化矽層時所產生的矽酸仍然會誘發異常生長,從而在後製程中導致諸多問題。
本發明之一實施態樣旨在提供一種氮化矽層蝕刻組合物,其包含磷酸、二種不同矽系化合物及水,使得對氮化矽層具有高蝕刻選擇比。
本發明之另一實施態樣旨在提供一種氮化矽層蝕刻組合物,其中即使蝕刻處理時間增加或重複使用該蝕刻組合物,對氮化矽層的蝕刻速率變化與蝕刻選擇比變化也很小。
本發明之又一實施態樣旨在提供一種氮化矽層蝕刻組合物,其在進行蝕刻時不產生析出物,且不造成氧化矽層的異常生長。
本發明之又一實施態樣旨在提供利用氮化矽層蝕刻組合物蝕刻氮化矽層的方法、以及半導體元件的製造方法。
本發明之又一實施態樣旨在提供利用氮化矽層蝕刻組合物抑制氧化矽層之異常生長的方法。
在一普遍性方案中,提供一種氮化矽層蝕刻組合物,其包含:磷酸、下列化學式1的第一矽系化合物、下列化學式2的第二矽系化合物、及水。[01] [化學式1][02]
Figure 02_image001
[03] [化學式2][04]
Figure 02_image003
[05] 在化學式1及2中,[06] R1 至R6 各自獨立選自氫、鹵素、羥基、(C1-C10)烷氧基、(C1-C10)烷基、及(C2-C10)烯基;[07] R'為經取代或未經取代的胺基(C1-C10)烷基,該烷基的-CH2 -可被-N(R11 )-或-O-取代,且R11 為氫、(C1-C10)烷基、或胺基(C1-C10)烷基;[08] R''係選自經取代或未經取代的-L1 -SO3 H、-L2 -OP(=O)(OH)2 、-L3 -P(=O)(OR12 )(OR13 )、-L4 -OP(=O)(OH)(R14 )、-L5 -P(=O)(OR15 )R16 、及其鹽,其中L1 至L5 各自獨立為(C1-C10) 伸烷基或(C3-C10) 伸環烷基,且R12 至R16 各自獨立為氫或(C1-C10)烷基;以及[09] 上述取代係被選自鹵素、羥基、氰基、硝基、(C1-C10)烷基、(C1-C10)烷氧基、(C3-C10)環烷基、(C3-C10)雜環烷基、(C3-C12)雜芳基、及(C6-C12)芳基中的一或更多者取代,其中該雜環烷基或雜芳基包含選自B、N、O、S、P(=O)、Si及P中的一或更多者。
在化學式1及2中,R1 至R6 可各自獨立選自鹵素、羥基、(C1-C7)烷氧基、(C1-C7)烷基、及(C2-C7)烯基,且R1 至R3 中的至少一個取代基及R4 至R6 中的至少一個取代基為羥基或(C1-C7)烷氧基;R'可為-L11 -(A-L12 )a -NR21 R22 ,其中L11 及L12 可各自獨立為(C1-C7)伸烷基,R21 及R22 可各自獨立為氫、(C1-C7)烷基、或胺基(C1-C7)烷基, A可為-N(R11 )-或-O-,R11 可為氫、(C1-C7)烷基、或胺基(C1-C7)烷基,a可為0至6的整數,且當a為2或大於2的整數時,各個結構單元可彼此不同;以及R''可選自-L1 -SO3 H、-L2 -OP(=O)(OH)2 、-L3 -P(=O)(OR12 )(OR13 )、-L4 -OP(=O)(OH)(R14 )、-L5 -P(=O)(OR15 )R16 、及其鹽,其中L1 至L5 可各自獨立為(C1-C7) 伸烷基或(C3-C7) 伸環烷基,且R12 至R16 可各自獨立為氫或(C1-C7)烷基。
在化學式1及2中,R1 至R6 可各自獨立為羥基或(C1-C7)烷氧基;R'可為-L11 -NR21 R22 ,其中L11 可為(C1-C7)伸烷基,且R21 及R22 可各自獨立為氫或(C1-C7)烷基;R''可選自-L1 -SO3 H、-L2 -OP(=O)(OH)2 、-L3 -P(=O)(OR12 )(OR13 )、-L4 -OP(=O)(OH)(R14 )、-L5 -P(=O)(OR15 )R16 、及其鹽,其中L1 至L5 可各自獨立為(C1-C7) 伸烷基或(C3-C7) 伸環烷基,且R12 至R16 可各自獨立為氫或(C1-C7)烷基。
在化學式1及2中,R1 至R6 可各自獨立為羥基或(C1-C7)烷氧基;R'可為-L11 -(N(R11 )-L12 )a -NR21 R22 ,其中L11 及L12 可各自獨立為(C1-C7)伸烷基,R21 及R22 可各自獨立為氫或(C1-C7)烷基,R11 可為氫、(C1-C7)烷基,且a可為1至3的整數;以及R''可選自-L1 -SO3 H、-L2 -OP(=O)(OH)2 、-L3 -P(=O)(OR12 )(OR13 )、-L4 -OP(=O)(OH)(R14 )、-L5 -P(=O)(OR15 )R16 、及其鹽,其中L1 至L5 可各自獨立為(C1-C7) 伸烷基或(C3-C7) 伸環烷基,且R12 至R16 可各自獨立為氫或(C1-C7)烷基。
上述氮化矽層蝕刻組合物可包含選自下列化學式3至5之化合物的至少一者的第一矽系化合物。[10] [化學式3][11]
Figure 02_image005
[12] [化學式4][13]
Figure 02_image007
[14] [化學式5][15]
Figure 02_image009
[16] 在化學式3至5中,[17] R31 至R33 各自獨立為羥基或(C1-C3)烷氧基;[18] R41 、R42 、R44 及R45 各自獨立為氫或(C1-C3)烷基;[19] R43 為(C1-C3)烷基;[20] a、d及e各自獨立為1至5的整數;以及[21] c及b各自獨立為2至4的整數。
上述氮化矽層蝕刻組合物可包含選自下列化學式6之化合物的至少一者的第二矽系化合物。[22] [化學式6][23]
Figure 02_image011
[24] 在化學式6中,[25] R34 至R36 各自獨立為羥基或(C1-C3)烷氧基;[26] R''係選自-L1 -SO3 H、-L2 -OP(=O)(OH)2 、-L3 -P(=O)(OR12 )(OR13 )、-L4 -OP(=O)(OH)(R14 )、-L5 -P(=O)(OR15 )R16 、及其鹽,其中L1 至L5 各自獨立為(C1-C7)伸烷基,且R12 至R16 各自獨立為氫或(C1-C3)烷基;以及[27] f為1至5的整數。
上述第一矽系化合物與上述第二矽系化合物的取代基R':R''的莫耳比可為1:0.01至1:1。
相對於上述氮化矽層蝕刻組合物的總重量,上述氮化矽層蝕刻組合物可包含:磷酸60至95重量%;第一矽系化合物及第二矽系化合物合計共0.01至10重量%;以及餘量的水。
上述氮化矽層蝕刻組合物可以1:1至100:1的重量比包含上述第一矽系化合物及第二矽系化合物。
上述氮化矽層蝕刻組合物可進一步包含氟系化合物。
上述氮化矽層蝕刻組合物對於氮化矽層的蝕刻速率可為100至300Å/分鐘,且對於氧化矽層的蝕刻速率可為0至0.2Å/分鐘。
上述氮化矽層蝕刻組合物的氮化矽層/氧化矽層之蝕刻選擇比可為500或大於500。
重複進行蝕刻製程後,氮化矽層的蝕刻速率飄移(etch rate drift)可滿足下列關係式1。[28] [關係式1][29] △ERDSiNx ≤ 1%[30] 在關係式1中,[31] △ERDSiNx 為針對氮化矽層之相對於初始蝕刻速率的蝕刻速率飄移。
在另一普遍性方案中,提供一種相對於氮化矽層選擇性地蝕刻氮化矽層的方法,其係使用上述氮化矽層蝕刻組合物。
在又一普遍性方案中,提供一種抑制氧化矽層之異常生長的方法,其係使用上述氮化矽層蝕刻組合物。
在又另一普遍性方案中,提供一種半導體元件的製造方法,其包含:使用上述氮化矽層蝕刻組合物來進行蝕刻製程。
以下,藉由描述具體例示性實施態樣或實施例來更詳細說明本發明。但應理解,下文之具體例示性實施態樣或實施例僅為說明性地詳細說明本發明,本發明並不限於此且可以多種方式實現。
此外,只要沒有其他定義,所有技術術語及科學術語具有與本發明所屬領域之技術人員通常所理解的含義相同的含義。本發明中,說明中使用的術語僅為了有效地描述特定具體例示性實施態樣,而非旨在限制本發明。
此外,說明書及所附申請專利範圍中使用的單數形態只要在內文中沒有特別指示,則可意旨包含複數形態。
本說明書中的術語「蝕刻選擇比(ESiNx /ESiO2 )」是指,氮化矽層的蝕刻速率(ESiNx )與氧化矽的蝕刻速率(ESiO2 )之比。此外,在氧化矽層的蝕刻速率幾乎接近0的情況下或蝕刻選擇比的數值很大的情況下,意味著能夠選擇性地蝕刻氮化矽層。
本說明書中的術語「蝕刻選擇比的變化」是指,在利用相同的氮化矽層蝕刻組合物重複進行二次以上的蝕刻製程時,蝕刻選擇比相對於初始蝕刻選擇比的差異的絕對值。
本說明書中的術語「蝕刻速率飄移(etch rate drift,△ERD)」是指,在利用相同的氮化矽層蝕刻組合物重複進行二次以上的蝕刻製程時,蝕刻速率相對於初始蝕刻速率的變化率。一般而言,隨著重複進行蝕刻製程,蝕刻性能(即蝕刻速率)傾向降低,因此該飄移定義為減少率,變化率也被解釋為相同的含義。具體而言,蝕刻速率飄移可由下式1得出。[32] [式1][33] △ERD(%) = [1 - {(重複實施n次以上蝕刻製程時的蝕刻速率)/(初始蝕刻速率)}]×100
只要沒有其他定義,本說明書中使用的單位係以重量為基準,例如,百分比(%)的單位或比例的單位是指重量%或重量比,其中重量%係指整體組合物中的任一種成分在組合物中所占的重量百分比,除非另外定義。
本說明書中的術語「烷基」及「烷氧基」包括直鏈或支鏈形態。
本說明書中的術語「伸烷基」是指,從上述的烷基中去除一個氫的二價取代基。
本說明書中的術語「烯基」是指,衍生自包含一或更多雙鍵的直鏈或支鏈烴的單價取代基。
本說明書中的術語「胺基烷基」是指*-(伸烷基)-NH2
本說明書中的術語「環烷基」是指,具有3至30個碳原子的非芳香族單環式(monocyclic)或多環式(multicyclic)之環系,單環式環非限制性地包含環丙基、環丁基、環戊基、及環己基。多環式環烷基的實例可包含全氫萘基、全氫茚基等;以及橋聯多環式環烷基包含金剛烷基及降莰基等。
本說明書中的術語「伸環烷基」是指,從上述環烷基中去除一個氫的二價取代基。
本說明書中的術語「雜環烷基」是指,由碳原子與選自氮、磷、氧及硫等的1至5個雜原子所形成的經取代或未經取代的非芳香族3至15元環系取代基,其中雜環烷基可為稠合、橋聯或可包含螺環系的單環式、雙環式或三環式環系,且雜環烷基中的氮、磷、碳、氧或硫原子可視需要被氧化成各種氧化態。此外,氮原子可視需要被四級銨鹽化(quaternize)。
本說明書中的術語「芳基」是藉由去除一個氫而從芳香族烴去除一個氫而形成的取代基,包括各環上適宜地包含4至7個、較佳5或6個環原子的單環系或稠合環系,還包括多個芳基透過單鍵連接而成的形態。作為具體實例,包含苯基、萘基、聯苯基、蒽基、茚基(indenyl)、芴基等,但不限於此。
本說明書中的術語「雜芳基」是指,作為芳香族環骨架原子包含選自B、N、O、S、P(=O)、Si、及P等的1至4個雜原子、其餘芳香族環骨架原子為碳的芳基,是5至6元單環雜芳基及一或更多苯環縮合而成的多環式雜芳基,也可為部分飽和。此外,本說明書的雜芳基還包含透過過單鍵連接一或更多雜芳基的形態。
本說明書中的術語「鹵素」是指,氟原子、氯原子、溴原子、或碘原子等。
氮化矽層及氧化矽層是在半導體製程中使用的代表性絕緣層。半導體製程中,氮化矽層係與氧化矽層、多晶矽層及矽晶圓表面等接觸,主要藉由化學氣相沉積 (Chemical vapor deposition、CVD)製程而沉積,其藉由蝕刻而被去除。
傳統的濕式蝕刻存在如下問題:氮化矽層相對於氧化矽層的蝕刻選擇比下降,且當多次使用蝕刻液時蝕刻選擇性發生變化。此外,存在進行蝕刻時產生析出物且氧化矽層的厚度增加的問題。
因此,本發明人對氮化矽層蝕刻組合物進行了深入研究,該氮化矽層蝕刻組合物解決了上述問題且具有更加改善的蝕刻選擇比。結果,本發明人發現,以包含磷酸及二種不同矽系化合物的組合物處理氮化矽層時,氮化矽層相對於氧化矽層的蝕刻選擇比優異,異常生長減少。
此外,本發明人發現,根據本發明的氮化矽層蝕刻組合物顯示出氮化矽層相對於氧化矽層之卓越的蝕刻選擇性,且顯示出高穩定性,因此即使處理時間及處理次數增加,對於氮化矽層的蝕刻速率及蝕刻選擇比也維持一段長的時間,從而完成本發明。
以下,詳細說明根據本發明的氮化矽層蝕刻組合物。
根據本發明之一實施態樣的氮化矽層蝕刻組合物可包含磷酸、下列化學式1的第一矽系化合物、下列化學式2的第二矽系化合物、及水。[34] [化學式1][35]
Figure 02_image001
[36] [化學式2][37]
Figure 02_image003
化學式1及2中,[38] R1 至R6 各自獨立選自氫、鹵素、羥基、(C1-C10)烷氧基、(C1-C10)烷基、及(C2-C10)烯基;[39] R'為經取代或未經取代的胺基(C1-C10)烷基,該烷基的-CH2 -可被-N(R11 )-或-O-取代,且R11 為氫、(C1-C10)烷基、或胺基(C1-C10)烷基;[40] R''係選自經取代或未經取代的-L1 -SO3 H、-L2 -OP(=O)(OH)2 、-L3 -P(=O)(OR12 )(OR13 )、-L4 -OP(=O)(OH)(R14 )、-L5 -P(=O)(OR15 )R16 、及其鹽,其中L1 至L5 各自獨立為(C1-C10)伸烷基或(C3-C10)伸環烷基,且R12 至R16 各自獨立為氫或(C1-C10)烷基;以及[41] 上述取代係被選自鹵素、羥基、氰基、硝基、(C1-C10)烷基、(C1-C10)烷氧基、(C3-C10)環烷基、(C3-C10)雜環烷基、(C3-C12)雜芳基、及(C6-C12)芳基中的一或更多者取代,其中該雜環烷基或雜芳基包含選自B、N、O、S、P(=O)、Si及P中的一或更多者。
在化學式1的第一矽系化合物中,R1 至R3 可各自獨立選自鹵素、羥基、(C1-C7)烷氧基、(C1-C7)烷基、及(C2-C7)烯基,R1 至R3 中的至少一個取代基可為羥基或(C1-C7)烷氧基;R'可為-L11 -(A-L12 )a -NR21 R22 ,其中L11 及L12 可各自獨立為(C1-C7)伸烷基,R21 及R22 可各自獨立為氫、(C1-C7)烷基、或胺基(C1-C7)烷基,A可為-N(R11 )-或-O-,R11 可為氫、(C1-C7)烷基、或胺基(C1-C7)烷基,a可為0至6的整數,且當a為2或大於2的整數時,各個結構單元可彼此不同。
在化學式1的第一矽系化合物中,R1 至R3 可各自獨立為羥基或(C1-C7)烷氧基;且R'可為-L11 -NR21 R22 ,其中L11 可為(C1-C7)伸烷基,且R21 及R22 可各自獨立為氫或(C1-C7)烷基。
在化學式1的第一矽系化合物中,R1 至R3 可各自獨立為羥基或(C1-C7)烷氧基;R'可為-L11 -(N(R11 )-L12 )a -NR21 R22 ,其中L11 及L12 可各自獨立為(C1-C7)伸烷基,且R21 及R22 可各自獨立為氫或(C1-C7)烷基,且R11 可為氫、(C1-C7)烷基,且a可為1至3的整數。
具體而言,第一矽系化合物可為選自下列化學式3至5之化合物的至少一者。[42] [化學式3][43]
Figure 02_image005
[44] [化學式4][45]
Figure 02_image007
[46] [化學式5][47]
Figure 02_image009
化學式3至5中,[48] R31 至R33 各自獨立為羥基或(C1-C3)烷氧基;[49] R41 、R42 、R44 及R45 各自獨立為氫或(C1-C3)烷基;[50] R43 為(C1-C3)烷基;[51] a、d及e各自獨立為1至5的整數;以及[52] c及b各自獨立為2至4的整數。
更具體而言,第一矽系化合物可選自(3-胺基丙基)矽烷三醇、N-(2-胺基乙基)-(3-胺基丙基)三甲氧基矽烷、(3-三甲氧基矽基丙基)二伸乙基三胺、4-胺基-3,3-二甲基丁基三甲氧基矽烷、(N,N-二甲基-3-胺基丙基)三甲氧基矽烷等。
在化學式2的第二矽系化合物中,R4 至R6 可各自獨立選自鹵素、羥基、(C1-C7)烷氧基、(C1-C7)烷基、及(C2-C7)烯基,且R4 至R6 中的至少一個取代基可為羥基或(C1-C7)烷氧基;且R''可選自-L1 -SO3 H、-L2 -OP(=O)(OH)2 、-L3 -P(=O)(OR12 )(OR13 )、-L4 -OP(=O)(OH)(R14 )、-L5 -P(=O)(OR15 )R16 、及其鹽,其中L1 至L5 可各自獨立為(C1-C7)伸烷基或(C3-C7)伸環烷基,且R12 至R16 可各自獨立為氫或(C1-C7)烷基。
上述鹽可為鈉、鉀等鹼金屬的鹽,但只要是本領域中通常使用的鹽就沒有限制。
在化學式2的第二矽系化合物中,R4 至R6 可各自獨立為羥基或(C1-C7)烷氧基;且R''可選自-L1 -SO3 H、-L2 -OP(=O)(OH)2 、-L3 -P(=O)(OR12 )(OR13 )、-L4 -OP(=O)(OH)(R14 )、-L5 -P(=O)(OR15 )R16 、及其鹽,其中L1 至L5 可各自獨立為(C1-C7)伸烷基或(C3-C7)伸環烷基,且R12 至R16 可各自獨立為氫或(C1-C7)烷基。
具體而言,第二矽系化合物可為選自下列化學式6之化合物的至少一者。[53] [化學式6][54]
Figure 02_image011
[55] 化學式6中,[56] R34 至R36 各自獨立為羥基或(C1-C3)烷氧基;[57] R''係選自-L1 -SO3 H、-L2 -OP(=O)(OH)2 、-L3 -P(=O)(OR12 )(OR13 )、-L4 -OP(=O)(OH)(R14 )、-L5 -P(=O)(OR15 )R16 、及其鹽,其中L1 至L5 各自獨立為(C1-C7)伸烷基,且R12 至R16 各自獨立為氫或(C1-C3)烷基;以及[58] f為1至5的整數。
更具體而言,第二矽系化合物可選自3-(三羥基矽基)-1-丙磺酸(3-(trihydroxysilyl)-1-propanesulfonic acid)、3-(三羥基矽基)丙基甲基膦酸酯單鈉鹽(3-(trihydroxysilyl)propyl methylphosphonate monosodium salt)、二乙基磷醯乙基三乙氧基矽烷(diethylphosphatoethyltriethoxysilane)、[2-(三羥基矽基))乙基]膦酸( [2-(Trihydroxysiyl)ethyl]phosphonic acid)等。
在根據本發明之一實施態樣的氮化矽層蝕刻組合物中,以與第二矽系化合物的陰離子性基團相比更高的莫耳比包含第一矽系化合物的陽離子性基團,以使得具有優異的氮化矽層/氧化矽層之蝕刻選擇比以及有效抑制蝕刻製程中析出物的產生及異常生長。
例如,第一矽系化合物的陽離子性基團與第二矽系化合物的陰離子性基團的莫耳比可為1:0.01至1:1範圍,具體可為1:0.05至1:1,更具體可為1:0.1至1:1範圍。
此外,根據本發明之一實施態樣的氮化矽層蝕刻組合物中,相對於氮化矽層蝕刻組合物的總重量,可包含:磷酸60至95重量%;第一矽系化合物及第二矽系化合物合計共0.01至10重量%;以及餘量的水。
從析出物產生顯著減少、阻止氮化矽層以外的氧化矽層等之異常生長方面更加有效、使蝕刻組合物在高溫半導體蝕刻製程中具有優異的穩定性從而使蝕刻速率及蝕刻選擇比的變化小的方面考慮。具體而言,上述氮化矽層蝕刻組合物可包含:磷酸60至90重量%;第一矽系化合物及第二矽系化合物合計共0.05至10重量%;以及餘量的水,更具體而言,上述氮化矽層蝕刻組合物可包含:磷酸75至90重量%;第一矽系化合物及第二矽系化合物合計共0.05至5重量%;以及餘量的水。
即,在將滿足上述範圍的氮化矽層蝕刻組合物用於蝕刻製程時,由於能夠以高蝕刻選擇性蝕刻氮化矽層,即使在重複的蝕刻製程之後,也能夠維持對於氮化矽層的優越的蝕刻速率及高蝕刻選擇性,蝕刻製程中沒有缺點,因此為較佳。
從賦予上述顯著之效果的方面考慮,具體而言,上述氮化矽層蝕刻組合物中,與第二矽系化合物(b)相比可使用過量的第一矽系化合物(a)。
例如,上述氮化矽層蝕刻組合物可以1:1至100:1的重量比(a:b)包含上述第一矽系化合物(a)及第二矽系化合物(b)。
例如,重量比(a:b)可為1:1至70:1。
例如,重量比(a:b)可為1:1至50:1。
此外,根據本發明之一實態樣的氮化矽層蝕刻組合物可進一步包含氟系化合物。
當添加上述氟系化合物時,能夠提高氮化矽層的蝕刻速率。即使重複使用該氟系化合物,也能使氮化矽層的蝕刻速率及蝕刻選擇比的變化小。
上述氟系化合物可以為選自氟化氫、氟化銨、二氟化銨(Ammonium bifluoride)、及四氟硼酸等中的一者或二者以上的混合物。
例如,相對於上述氮化矽層蝕刻組合物的總重量,可包含0.001至2重量%的上述氟系化合物,具體而言,可包含0.005至1重量%的上述氟系化合物,更具體而言,可包含0.01至0.1重量%的上述氟系化合物。
此外,根據本發明之一實施態樣的氮化矽層蝕刻組合物可進一步包含醇系溶劑。因此,藉由調節氮化矽層蝕刻組合物的黏度,使得即使在高溫的半導體製程序下也能夠獲得穩定的效果。此外,即使多次使用上述氮化矽層蝕刻組合物,對於氮化矽層的蝕刻速率變化率也低,因此製程效率佳。
上述醇系溶劑可為甲醇、乙醇、丙醇、異丙醇、丁醇、異丁醇、三級丁醇、戊醇、己醇、庚醇、辛醇、及四氫呋喃甲醇(THFA)中的一者或二者以上的混合物。
例如,相對於氮化矽層蝕刻組合物的總重量,可包含0.05至10重量%的上述醇系溶劑,具體而言,可包含0.05至5重量%的上述醇系溶劑,更具體而言,可包含0.05至3重量%的上述醇系溶劑。
上述水沒有特別限定,具體而言,可為去離子水,更具體而言,可為電阻率值為18MΩ‧公分以上之半導體製程用的去離子水。
此外,根據本發明之一實施態樣的氮化矽層蝕刻組合物可進一步包含本領域中通常使用的任何添加劑。添加劑可包含選自表面活性劑、抗氧化劑、及防腐蝕劑等的任一者或二者以上,除上述添加劑之外還可使用各種其他的添加劑。
例如,添加劑相對於氮化矽層蝕刻組合物的總重量可分別使用0.01至2重量%,但不限於此。
根據本發明之一實施態樣的氮化矽層蝕刻組合物對於氮化矽層的蝕刻速率優異,且氮化矽層相對於氧化矽層的蝕刻選擇比優越。
例如,上述氮化矽層蝕刻組合物對於氮化矽層的蝕刻速率可為100至300Å/分鐘,對於氧化矽層的蝕刻速率可為0至0.2Å/分鐘。
例如,上述氮化矽層蝕刻組合物對於氮化矽層的蝕刻速率可為130至300Å/分鐘,對於氧化矽層的蝕刻速率可為0至0.15Å/分鐘。
例如,上述氮化矽層蝕刻組合物對於氮化矽層的蝕刻速率可為150至250Å/分鐘,對於氧化矽層的蝕刻速率可為0.05至0.1Å/分鐘。
例如,上述氮化矽層蝕刻組合物對於氮化矽層的蝕刻速率可為150至180Å/分鐘,對於氧化矽層的蝕刻速率可為0.05至0.1Å/分鐘。
例如,上述氮化矽層蝕刻組合物的氮化矽層/氧化矽層之蝕刻選擇比(ESiNx /ESiO2 ) 可為500以上。
例如,上述氮化矽層蝕刻組合物的氮化矽層/氧化矽層之蝕刻選擇比(ESiNx /ESiO2 ) 可為1,000至5,000範圍。
例如,上述氮化矽層蝕刻組合物的氮化矽層/氧化矽層之蝕刻選擇比(ESiNx /ESiO2 ) 可為1,500至3,500範圍。
此外,根據本發明之一實施態樣的氮化矽層蝕刻組合物在重複的蝕刻製程後,氮化矽層的蝕刻速率飄移可滿足下列關係式1。 [關係式1][59] △ERDSiNx ≤ 1%[60] 在關係式1中,[61] △ERDSiNx 為針對氮化矽層之相對於初始蝕刻速率的蝕刻速率飄移。
上述氮化矽層蝕刻組合物可具有優異的穩定性,使得即使在高溫的半導體製程下也具有穩定的效果。此外,即使在多次使用上述組合物時,對於氮化矽層的蝕刻速率變化率也低,因此製程效率佳。
例如,上述氮化矽層的蝕刻速率飄移(△ERDSiNx )可為0.01至0.95%。
例如,上述氮化矽層的蝕刻速率飄移(△ERDSiNx )可為0.1至0.9%。
以下,具體說明利用根據本發明之氮化矽層蝕刻組合物的方法。
根據本發明之一實施態樣的方法之一方案可為相對於氧化矽層選擇性地蝕刻氮化矽層的方法。
另一方案可為抑制氧化矽層之異常生長的方法。
另一方案可為一種半導體元件的製造方法,其包含選擇性地蝕刻氮化矽層的蝕刻製程。
上述氮化矽層可為SiN層、SiON層、及摻雜的SiN層(doped SiN layer)等多種氮化矽層。作為包含此氮化矽層的概念,具體而言,可例如形成柵極電極等時主要用作為絕緣層的層性質。但是,只要氮化矽層是用於以相對於氧化矽層選擇性地蝕刻氮化矽層為目的之技術領域,則可以沒有限制地使用。
此外,上述氧化矽層只要是本領域中通常使用的氧化矽層就沒有限制。例如氧化矽層可為選自由以下組成之群組中的至少一種層:旋塗式介電(Spin On Dielectric,SOD)層、高密度電漿(High Density Plasma,HDP)層、熱氧化層、硼磷矽酸鹽玻璃(Borophosphate Silicate Glass,BPSG)層、磷矽酸鹽玻璃(Phospho Silicate Glass,PSG)層、硼矽酸鹽玻璃(Boro Silicate Glass,BSG)層、聚矽氮烷(Polysilazane,PSZ)層、氟化矽酸鹽玻璃(Fluorinated Silicate Glass,FSG)層、低壓正矽酸四乙酯(Low Pressure Tetra Ethyl Ortho Silicate,LP-TEOS)層、電漿增強正矽酸四乙酯(Plasma Enhanced Tetra Ethyl Ortho Silicate,PETEOS)層、高溫氧化物(High Temperature Oxide,HTO)層、中溫氧化物(Medium Temperature Oxide,MTO)層、未摻雜的矽酸鹽玻璃(Undopped Silicate Glass,USG)層、旋塗玻璃(Spin On Glass,SOG)層、先進平坦化層(Advanced Planarization Layer,APL)層、原子層沉積(Atomic Layer Deposition,ALD)層、電漿體增強氧化物(Plasma Enhanced,PE- oxide)、及O3-正矽酸四乙酯(O3-Tetra Ethyl Ortho Silicate,O3-TEOS) 等。但這只是具體例,且本發明並不限於此。
在利用根據本發明之一實施態樣之氮化矽層蝕刻組合物的蝕刻方法以及包含其的半導體元件的製造方法中,在上述氮化矽層及氧化矽層混合時,能夠相對於氧化矽層僅選擇性地蝕刻氮化矽層,蝕刻速率快,且蝕刻後氮化矽層以外的層不會發生異常生長,因此在製造半導體元件時能夠使缺陷之問題最少化。
此外,根據本發明的氮化矽層蝕刻組合物具有高溫穩定性,從而有效抑制在高溫加熱時磷酸蝕刻氧化矽層的問題。因此,不會發生氧化矽層的異常生長,從而防止基板缺陷,且能夠選擇性地蝕刻氮化矽層,從而能夠實現優異的半導體元件特性。
利用上述的氮化矽層蝕刻組合物相對於氮化矽層選擇性地蝕刻氮化矽層的方法以及抑制氧化矽層之異常生長的方法可根據本領域中通常使用的方法進行。
例如,可根據浸漬方法、噴霧(spray)方法等進行。
例如,上述方法可在100℃以上的製程溫度下進行,具體而言,可在100至500℃、更具體而言,可在100至300℃的製程溫度下進行。
當形成於基板上的氧化矽層、氮化矽層及光阻層等混合時,上述方法可相對於氧化矽層僅選擇性地快速蝕刻氮化矽層,可抑制析出物的產生,且能夠減少氮化矽層以外之層的異常生長。
上述基板可使用各種材料形成,例如矽、石英、玻璃、矽晶圓、聚合物、金屬、及金屬氧化物等,但不限於此。作為聚合物基板的例子,可使用聚對苯二甲酸乙二醇酯、聚碳酸酯、聚醯亞胺、聚萘二甲酸乙二醇酯、環烯烴聚合物等的層基板,但基板並不限於此。
上述氧化矽層、氮化矽層及光阻層可各自以單一層、雙重層或多重層(多層的層)形成。在氧化矽層、氮化矽層及光阻層為雙重層或多重層的情況下,其層疊順序並不受限制。
利用包括上述氮化矽層蝕刻組合物選擇性地蝕刻氮化矽層的蝕刻製程的半導體元件的製造方法也可以根據本領域中通常使用的方法進行。
根據上述半導體元件的製造方法,在氮化矽層與氧化矽層交替層疊或者混合的半導體元件中,能夠選擇性地蝕刻該半導體元件中的氮化矽層,使得有效抑制氧化矽層的損傷,從而使由蝕刻導致的氧化矽層的損傷最小化,因此能夠大大提高半導體元件製程的穩定性、效率及可靠性。此處,上述半導體元件的種類在本發明中並沒有特別限定。
因此,根據本發明的方法能夠相對於氧化矽層選擇性地去除氮化矽層,即使處理時間增加,也能夠恆定地維持蝕刻速率及蝕刻選擇比,因此,根據本發明的方法能夠有效地應用於需要選擇性蝕刻氮化矽層的製程。尤其,根據本發明的方法在抑制析出物的生成以及減少周圍其他層(包含氧化矽層)的異常生長方面具有卓越的效果,因此能夠確保製程的穩定性及可靠性。
以下,基於實施例及比較例,更詳細說明本發明。但下列實施例及比較例只是用於更詳細說明本發明的實例,且因此本發明並不受下列實施例及比較例的限制。本發明中,只要沒有特別提及,則溫度單位均指℃,只要沒有特別提及,則組合物的使用量單位是指重量%。
(評價方法)
1) 蝕刻速率測定
具體而言,利用化學氣相沉積(Chemical vapor deposition,CVD)與半導體製程同樣地進行沉積,從而分別準備氮化矽層(SiN層)片及氧化矽層片。作為上述氧化矽層片,使用電漿增強正矽酸四乙酯 (Plasma Enhanced Tetra Ethyl Ortho Silicate,PETEOS)層。
利用橢偏儀(Ellipsometer,J.A WOOLLAM公司,M-2000U) 作為薄層厚度測定設備,測定組合物蝕刻前的厚度。將晶圓浸漬於在石英浴(quartz bath)內維持163 ℃之蝕刻溫度的組合物中,持續 10分鐘而進行蝕刻製程。蝕刻結束後,用超純水洗滌該組合物,然後利用乾燥裝置將剩餘蝕刻液及水分完全乾燥,並測定蝕刻速率。
利用橢偏儀(Ellipsometer,J.A WOOLLAM公司,M-2000U),將蝕刻前之厚度與蝕刻後之厚度的差異除以蝕刻時間(分鐘)而計算蝕刻速率。
2) 蝕刻速率飄移測定
藉由上述蝕刻速率測定方法,測定組合物的氮化層蝕刻速率。
藉由進行蝕刻10批次來測定蝕刻速率飄移(△ERDSiNx ),即,在不更換氮化矽層蝕刻組合物下,藉由此蝕刻過程(定義為1批次)重複進行10批次來測定。
蝕刻速率飄移(△ERDSiNx (%))係藉由下式1計算。此處,下列初始蝕刻速率為進行一次蝕刻製程時的蝕刻速率。 [式1] △ERD(%) = [1 - {(重複n次以上蝕刻製程時的蝕刻速率)/(初始蝕刻速率)}]×100
3)氧化層異常生長之發生程度(Å)的測定
利用橢偏儀(Ellipsometer,J.A WOOLLAM公司,M-2000U) 作為薄層厚度測定設備,測定組合物蝕刻前之厚度與蝕刻後之厚度的差異。此處,將蝕刻前後之薄層的厚度差異作為異常生長厚度而進行評價。
(實施例1至實施例9及比較例1至比較例8)
以下表1中記載的組成比混合各成分,然後在室溫下以500rpm的速率攪拌所製備之混合物5分鐘,從而製得氮化矽層蝕刻組合物。將水的含量設為餘量,使得組合物的總重量為100重量%。
(表1)
Figure 108121676-A0304-0001
(表2)
Figure 108121676-A0304-0002
(表3)
Figure 108121676-A0304-0003
如上表2及表3所示,在各個根據本發明的氮化矽層蝕刻組合物的情況下,蝕刻選擇比為1000以上,均優異。此外確認到,即使重複進行蝕刻製程而多次再利用氮化矽層蝕刻組合物,對於氮化矽層的蝕刻速率的減少率也為顯著低。尤其顯現,在所有根據本發明的氮化矽層蝕刻組合物的情況下,即使重複進行蝕刻製程,也完全不發生氮化矽層的異常生長。
具體而言可確認到,在根據本發明的氮化矽層蝕刻組合物中採用實施例2之第一矽系化合物的情況下,能夠實現顯著改善的蝕刻選擇比。
具體而言可確認到,在根據本發明的氮化矽層蝕刻組合物中同時包含第一矽系化合物及含磷(P)之第二矽系化合物的情況下,顯示出更加優異的氮化矽層蝕刻速率飄移。
另一方面,在各個比較例1至8的氮化矽層蝕刻組合物的情況下,蝕刻選擇比均小於500,顯著低於本發明之實施例。而且,在所有比較例中,在重複進行蝕刻製程時,無法抑制氮化矽層之異常生長的發生。
總之,根據本發明,不僅能夠以優異的蝕刻選擇比選擇性地蝕刻氮化矽層,而且即使在多次使用氮化矽層時蝕刻速率飄移也低,因此維持初始蝕刻效能,從而能夠顯著提高生產效率。此外,在使蝕刻製程中,能夠使氧化矽層的層性質損傷最小化,且能夠有效抑制氧化矽層的異常生長,從而提供高品質的半導體元件。
根據本發明的氮化矽層蝕刻組合物能夠相對於氧化矽層選擇性地蝕刻氮化矽層,且具有顯著優異的蝕刻選擇比。
此外,根據本發明的氮化矽層蝕刻組合物即使蝕刻處理時間增加或重複使用該層蝕刻組合物,對於氮化矽層的蝕刻速率及蝕刻選擇比的變化也很小,因此最終能夠改善用於選擇性地蝕刻氮化矽層的半導體製程中的生產率。
此外,根據本發明的氮化矽層蝕刻組合物具有優異的保存穩定性,且即使在長時間使用或保存該氮化矽層蝕刻組合物,對於氮化矽層的蝕刻速率及蝕刻選擇比也能夠維持恆定。
此外,當本發明的氮化矽層蝕刻組合物用於蝕刻製程及半導體製程時,對於抑制析出物的產生以及減少周圍其他層(包含氧化矽層)的異常生長係具有卓越的效果。
本發明所屬領域的技術人員將清楚理解,本發明並不限於上述實施例,在不脫離本發明之技術思想的範圍內可進行多種置換、變形和變更。
:無。
Figure 108121676-A0101-11-0002-1
:無。

Claims (16)

  1. 一種氮化矽層蝕刻組合物,其包含磷酸、下列化學式1的第一矽系化合物、下列化學式2的第二矽系化合物及水, [化學式1]
    Figure 03_image001
    [化學式2]
    Figure 03_image003
    化學式1及化學式2中, R1 至R6 各自獨立選自氫、鹵素、羥基、(C1-C10)烷氧基、(C1-C10)烷基、及(C2-C10)烯基; R'為經取代或未經取代的胺基(C1-C10)烷基,該烷基的-CH2 -能夠被-N(R11 )-或-O-取代,且R11 為氫、(C1-C10)烷基、或胺基(C1-C10)烷基; R''係選自經取代或未經取代的-L1 -SO3 H、-L2 -OP(=O)(OH)2 、-L3 -P(=O)(OR12 )(OR13 )、-L4 -OP(=O)(OH)(R14 )、-L5 -P(=O)(OR15 )R16 、及其鹽,其中L1 至L5 各自獨立為(C1-C10)伸烷基或(C3-C10) 伸環烷基,且R12 至R16 各自獨立為氫或(C1-C10)烷基;以及 所述取代係被選自鹵素、羥基、氰基、硝基、(C1-C10)烷基、(C1-C10)烷氧基、(C3-C10)環烷基、(C3-C10)雜環烷基、(C3-C12)雜芳基、及(C6-C12)芳基中的一或更多者取代,其中該雜環烷基或雜芳基包含選自B、N、O、S、P(=O)、Si及P中的一或更多者。
  2. 如請求項1所述的氮化矽層蝕刻組合物,其中,在該化學式1及該化學式2中, R1 至R6 各自獨立選自鹵素、羥基、(C1-C7)烷氧基、(C1-C7)烷基、及(C2-C7)烯基,且R1 至R3 中的至少一個取代基及R4 至R6 中的至少一個取代基為羥基或(C1-C7)烷氧基; R'為-L11 -(A-L12 )a -NR21 R22 ,其中L11 及L12 各自獨立為(C1-C7)伸烷基,R21 及R22 各自獨立為氫、(C1-C7)烷基、或胺基(C1-C7)烷基, A為-N(R11 )-或-O-,R11 為氫、(C1-C7)烷基、或胺基(C1-C7)烷基,a為0至6的整數,且當a為2或大於2的整數時,各個結構單元能夠彼此不同;以及 R''係選自-L1 -SO3 H、-L2 -OP(=O)(OH)2 、-L3 -P(=O)(OR12 )(OR13 )、-L4 -OP(=O)(OH)(R14 )、-L5 -P(=O)(OR15 )R16 、及其鹽,其中L1 至L5 各自獨立為(C1-C7)伸烷基或(C3-C7)伸環烷基,且R12 至R16 各自獨立為氫或(C1-C7)烷基。
  3. 如請求項1所述的氮化矽層蝕刻組合物,其中,在該化學式1及該化學式2中, R1 至R6 各自獨立為羥基或(C1-C7)烷氧基; R'為-L11 -NR21 R22 ,其中L11 為(C1-C7)伸烷基,且R21 及R22 各自獨立為氫或(C1-C7)烷基;以及 R''係選自-L1 -SO3 H、-L2 -OP(=O)(OH)2 、-L3 -P(=O)(OR12 )(OR13 )、-L4 -OP(=O)(OH)(R14 )、-L5 -P(=O)(OR15 )R16 、及其鹽,其中L1 至L5 各自獨立為(C1-C7)伸烷基或(C3-C7)伸環烷基,且R12 至R16 各自獨立為氫或(C1-C7)烷基。
  4. 如請求項1所述的氮化矽層蝕刻組合物,其中,在該化學式1及該化學式2中, R1 至R6 各自獨立為羥基或(C1-C7)烷氧基; R'為-L11 -(N(R11 )-L12 )a -NR21 R22 ,其中L11 及L12 各自獨立為(C1-C7)伸烷基,R21 及R22 各自獨立為氫或(C1-C7)烷基,R11 為氫、(C1-C7)烷基,且a為1至3的整數;以及 R''係選自-L1 -SO3 H、-L2 -OP(=O)(OH)2 、-L3 -P(=O)(OR12 )(OR13 )、-L4 -OP(=O)(OH)(R14 )、-L5 -P(=O)(OR15 )R16 、及其鹽,其中L1 至L5 各自獨立為(C1-C7)伸烷基或(C3-C7)伸環烷基,且R12 至R16 各自獨立為氫或(C1-C7)烷基。
  5. 如請求項1所述的氮化矽層蝕刻組合物,其中,該第一矽系化合物為選自下列化學式3至5之化合物的至少一者, [化學式3]
    Figure 03_image005
    [化學式4]
    Figure 03_image007
    [化學式5]
    Figure 03_image009
    化學式3至5中, R31 至R33 各自獨立為羥基或(C1-C3)烷氧基; R41 、R42 、R44 及R45 各自獨立為氫或(C1-C3)烷基; R43 為(C1-C3)烷基; a、d及e各自獨立為1至5的整數;以及 c及b各自獨立為2至4的整數。
  6. 如請求項1所述的氮化矽層蝕刻組合物,其中,該第二矽系化合物為選自下列化學式6之化合物的至少一者, [化學式6]
    Figure 03_image011
    化學式6中, R34 至R36 各自獨立為羥基或(C1-C3)烷氧基; R''係選自-L1 -SO3 H、-L2 -OP(=O)(OH)2 、-L3 -P(=O)(OR12 )(OR13 )、-L4 -OP(=O)(OH)(R14 )、-L5 -P(=O)(OR15 )R16 、及其鹽,其中L1 至L5 各自獨立為(C1-C7)伸烷基,且R12 至R16 各自獨立為氫或(C1-C3)烷基;以及 f為1至5的整數。
  7. 如請求項1所述的氮化矽層蝕刻組合物,其中,該第一矽系化合物與該第二矽系化合物的取代基R':R''的莫耳比為1:0.01至1:1。
  8. 如請求項1所述的氮化矽層蝕刻組合物,其中,相對於該氮化矽層蝕刻組合物的總重量,包含:磷酸60至95重量%;第一矽系化合物及第二矽系化合物合計共0.01至10重量%;以及餘量的水。
  9. 如請求項1所述的氮化矽層蝕刻組合物,其中,該氮化矽層蝕刻組合物係以1:1至100:1的重量比包含該第一矽系化合物及該第二矽系化合物。
  10. 如請求項1所述的氮化矽層蝕刻組合物,其中,該氮化矽層蝕刻組合物更包含氟系化合物。
  11. 如請求項1所述的氮化矽層蝕刻組合物,其中,該氮化矽層蝕刻組合物對於氮化矽層的蝕刻速率為100至300 Å/分鐘,且對於氧化矽層的蝕刻速率為0至0.2 Å/分鐘。
  12. 如請求項1所述的氮化矽層蝕刻組合物,其中,該氮化矽層蝕刻組合物的氮化矽層/氧化矽層之蝕刻選擇比為500或大於500。
  13. 如請求項1所述的氮化矽層蝕刻組合物,其中,重複進行蝕刻製程後,氮化矽層的蝕刻速率飄移係滿足下列關係式1, [關係式1] △ERDSiNx ≤ 1% 在關係式1中, △ERDSiNx 為針對氮化矽層之相對於初始蝕刻速率的蝕刻速率飄移。
  14. 一種相對於氧化矽層選擇性地蝕刻氮化矽層的方法,其係使用如請求項1至13中任一項所述的氮化矽層蝕刻組合物。
  15. 一種抑制氧化矽層之異常生長的方法,其係使用如請求項1至13中任一項所述的氮化矽層蝕刻組合物。
  16. 一種半導體元件的製造方法,其包含使用如請求項1至13中任一項所述的氮化矽層蝕刻組合物而進行的蝕刻製程。
TW108121676A 2018-06-25 2019-06-21 氮化矽層蝕刻組合物 TWI788577B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0072689 2018-06-25
KR1020180072689A KR102258316B1 (ko) 2018-06-25 2018-06-25 실리콘 질화막 식각 조성물

Publications (2)

Publication Number Publication Date
TW202000994A TW202000994A (zh) 2020-01-01
TWI788577B true TWI788577B (zh) 2023-01-01

Family

ID=68968469

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108121676A TWI788577B (zh) 2018-06-25 2019-06-21 氮化矽層蝕刻組合物

Country Status (4)

Country Link
US (1) US11149201B2 (zh)
KR (1) KR102258316B1 (zh)
CN (1) CN110628435B (zh)
TW (1) TWI788577B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11053440B2 (en) * 2018-11-15 2021-07-06 Entegris, Inc. Silicon nitride etching composition and method
TW202138532A (zh) * 2020-03-25 2021-10-16 日商福吉米股份有限公司 研磨用組合物、其製造方法、研磨方法及半導體基板的製造方法
CN116134588A (zh) * 2020-07-30 2023-05-16 恩特格里斯公司 用于选择性蚀刻氮化硅膜的组合物和方法
KR102345842B1 (ko) * 2020-09-21 2021-12-31 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물 및 이를 이용한 방법
KR20230030428A (ko) * 2021-08-25 2023-03-06 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법
CN115873599B (zh) * 2022-10-10 2024-05-17 湖北兴福电子材料股份有限公司 氮化硅/氧化硅的3d nand结构片的选择性蚀刻液

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130157427A1 (en) * 2011-12-16 2013-06-20 Soulbrain Co., Ltd. Etching composition and method for fabricating semiconductor device using the same
US20150348799A1 (en) * 2011-10-18 2015-12-03 Samsung Electronics Co., Ltd. Compositions for etching
CN105273718A (zh) * 2014-07-17 2016-01-27 秀博瑞殷株式公社 蚀刻用组合物
TW201734181A (zh) * 2015-12-04 2017-10-01 秀博瑞殷股份有限公司 蝕刻用組合物以及利用該組合物的半導體元件的製造方法
US20170321121A1 (en) * 2016-05-04 2017-11-09 Oci Company Ltd. Etching solution capable of suppressing particle appearance
TW201802231A (zh) * 2016-07-04 2018-01-16 Oci有限公司 氮化矽膜蝕刻溶液

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101782329B1 (ko) * 2011-10-18 2017-09-28 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
KR102365046B1 (ko) * 2012-12-18 2022-02-21 솔브레인 주식회사 식각 조성물, 식각 방법 및 반도체 소자
KR102415960B1 (ko) * 2016-02-05 2022-07-01 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법
KR102079043B1 (ko) * 2016-05-27 2020-02-20 오씨아이 주식회사 실리콘 질화막 식각 용액
KR101828437B1 (ko) * 2017-04-06 2018-03-29 주식회사 디엔에스 실리콘 질화막 식각용 조성물.

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150348799A1 (en) * 2011-10-18 2015-12-03 Samsung Electronics Co., Ltd. Compositions for etching
US20130157427A1 (en) * 2011-12-16 2013-06-20 Soulbrain Co., Ltd. Etching composition and method for fabricating semiconductor device using the same
CN105273718A (zh) * 2014-07-17 2016-01-27 秀博瑞殷株式公社 蚀刻用组合物
TW201734181A (zh) * 2015-12-04 2017-10-01 秀博瑞殷股份有限公司 蝕刻用組合物以及利用該組合物的半導體元件的製造方法
US20170321121A1 (en) * 2016-05-04 2017-11-09 Oci Company Ltd. Etching solution capable of suppressing particle appearance
TW201802231A (zh) * 2016-07-04 2018-01-16 Oci有限公司 氮化矽膜蝕刻溶液

Also Published As

Publication number Publication date
TW202000994A (zh) 2020-01-01
KR20200000640A (ko) 2020-01-03
CN110628435B (zh) 2022-04-05
CN110628435A (zh) 2019-12-31
US11149201B2 (en) 2021-10-19
KR102258316B1 (ko) 2021-06-01
US20190390110A1 (en) 2019-12-26

Similar Documents

Publication Publication Date Title
TWI788577B (zh) 氮化矽層蝕刻組合物
KR102258307B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 방법
KR102273127B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 방법
US10920142B2 (en) Polysiloxane-based compound, silicon nitride layer etching composition including the same
US10982144B2 (en) Silicon nitride layer etching composition and etching method using the same
TW202219249A (zh) 氮化矽膜蝕刻組合物、使用其的蝕刻方法及半導體器件的製造方法
KR102250433B1 (ko) 폴리실록산계 화합물 및 이를 포함하는 실리콘 질화막 식각 조성물
KR102464161B1 (ko) 실리콘 질화막 식각 조성물
KR102441238B1 (ko) 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법
KR102450687B1 (ko) 실리콘 질화막 식각 조성물
KR102335965B1 (ko) 실리콘 질화막 식각 조성물
KR102260743B1 (ko) 실리콘 질화막 식각 조성물
KR102240668B1 (ko) 폴리실록산계 화합물을 포함하는 조성물 및 이를 포함하는 식각 조성물
KR102345842B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 방법
KR102457243B1 (ko) 실리콘 질화막 식각 조성물
KR102258296B1 (ko) 실리콘 질화막 식각 조성물
KR102339685B1 (ko) 실리콘 질화막 식각 조성물
US20220359220A1 (en) Etching Composition for Silicon Nitride Layer and Etching Method Using the Same
TW202111093A (zh) 蝕刻組合物、使用彼蝕刻半導體元件之絕緣膜的方法、以及製備半導體元件的方法
JP2021034737A (ja) エッチング組成物、それを用いた絶縁膜のエッチング方法、及び半導体素子の製造方法
KR20230068312A (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법