CN114250075A - 氮化硅膜蚀刻组合物和使用其的蚀刻方法 - Google Patents

氮化硅膜蚀刻组合物和使用其的蚀刻方法 Download PDF

Info

Publication number
CN114250075A
CN114250075A CN202110988880.8A CN202110988880A CN114250075A CN 114250075 A CN114250075 A CN 114250075A CN 202110988880 A CN202110988880 A CN 202110988880A CN 114250075 A CN114250075 A CN 114250075A
Authority
CN
China
Prior art keywords
silicon nitride
nitride film
etching
etching composition
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110988880.8A
Other languages
English (en)
Inventor
金东铉
朴贤宇
洪性俊
李明镐
宋明根
金薰植
高在中
李鸣仪
黄俊赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ENF Technology CO Ltd
Original Assignee
ENF Technology CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ENF Technology CO Ltd filed Critical ENF Technology CO Ltd
Publication of CN114250075A publication Critical patent/CN114250075A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种氮化硅膜蚀刻组合物、使用该组合物蚀刻氮化硅膜的方法以及半导体器件的制造方法。具体地说，根据本发明，相对于氧化硅膜氮化硅膜可以以高选择比率稳定地被蚀刻，并且当该组合物应用于在高温下的蚀刻工艺和半导体制造工艺时，不仅不会产生析出物，而且不会发生氧化硅膜的厚度反而增加的异常生长，从而能够最小化缺陷和可靠性的降低。

Description

氮化硅膜蚀刻组合物和使用其的蚀刻方法
技术领域
以下公开内容涉及氮化硅膜(silicon nitride)蚀刻组合物、使用该组合物的氮化硅膜的蚀刻方法以及半导体器件的制造方法。
背景技术
氧化硅膜(SiO2)和氮化硅膜(SiNx)是半导体制造工艺中使用的代表性绝缘膜。其中，氧化硅膜用作半导体器件中的盖层、间隔层或硬掩模层。氮化硅膜和氮化硅膜可单独使用，或将一层以上的氧化硅膜和一层以上的氮化硅膜交替层压的方式来使用。
为了氮化硅膜的蚀刻，使用由高纯度磷酸和去离子水在约160℃的高温下形成的磷酸水溶液。然而，相比于氧化硅膜，磷酸水溶液对于氮化硅膜具有30 或更低的低蚀刻选择比率，因此难以将磷酸水溶液应用于氮化硅膜和氧化硅膜的层压结构。此外，由于包括磷酸的氮化硅膜蚀刻组合物在高温下通过水分蒸发持续浓缩，从而影响氮化物膜和氧化物膜的蚀刻比率，因此应持续供应纯水 (去离子水)。然而，即使在将要供应的纯水量稍微改变的情况下，在去除氮化硅膜时也可能导致缺陷。
为了解决该问题并提高相比氧化硅膜的对氮化硅膜蚀刻选择比率，可使用将硅酸溶解在磷酸中的氮化硅膜蚀刻组合物。然而，上述氮化硅膜蚀刻组合物在蚀刻期间产生析出物，并且发生氧化硅膜的厚度反而增加的异常生长 (anomalous growth)问题，因此，难以将该组合物应用于工艺。
而且，可以使用一种利用含有直接结合到硅上的氧原子的硅化合物来控制蚀刻选择比率的方法，但是因为相比于氧化硅膜，对氮化硅膜的蚀刻选择比率不高，并且可能产生析出物，因此，需要开发一种蚀刻组合物以在不出现析出物的情况下以高选择比率蚀刻氮化硅膜。
发明内容
发明要解决的问题
本发明的一个实施例旨在提供一种氮化硅膜蚀刻组合物，其在层叠的氮化硅膜和氧化硅膜中，选择性地蚀刻氮化硅膜，并通过确保蚀刻稳定性而能够对氮化硅膜进行稳定的蚀刻。
具体而言，本发明旨在提供一种氮化硅膜蚀刻组合物，该组合物可保持对氮化硅膜的高蚀刻速率，并最小化对氧化硅膜的损伤和蚀刻率，以高选择比率来蚀刻氮化硅膜。
具体而言，本发明旨在提供一种氮化硅膜蚀刻组合物，其可抑制氧化硅膜的异常生长。
具体而言，本发明旨在提供一种氮化硅膜蚀刻组合物，其在重复蚀刻期间也不会产生析出物。
本发明的另一个实施例旨在提供一种使用上述氮化硅膜蚀刻组合物以高选择比率蚀刻氮化硅膜的方法以及半导体器件的制造方法。
用于解决问题的手段
在一个一般方面中，氮化硅膜蚀刻组合物包括：磷酸、硅酸季铵盐(quaternaryammonium silicate)、由以下化学式1表示的硅化合物和残余量的水：
[化学式1]
Figure RE-GDA0003276454450000021
其中，
R1为C1-20氨基烷基，且烷基的-CH2-可替换为-N(R')-或-O-，其中R'为氢、 C1-7烷基、C1-7羟基烷基或C1-7氨基烷基；
R2至R4彼此独立地为氢、卤素、氨基、氰基、羟基、C1-20烷氧基、C1-20烷基、C1-20氨基烷基或
Figure RE-GDA0003276454450000031
其中R11至R14彼此独立地为氢、C1-20烷基或C1-20羟基烷基；
L1为C1-20亚烷基，亚烷基的-CH2-可替换为-O-，-NR”-或其组合，其中R”为氢或C1-7烷基；
a是选自0至10的整数；和
b是选自1至3的整数。
根据本发明一实施例的氮化硅膜蚀刻组合物可包括化学式1的硅化合物，其中，R1为C1-7氨基烷基，且烷基的-CH2-可替换为-NR'-，其中，R'为氢或C1-3烷基。
根据本发明一实施例的氮化硅膜蚀刻组合物可包括化学式1的硅化合物，其中R1为C1-7氨基烷基，且R2至R4彼此独立地为氢、卤素、氨基、羟基、C1-7烷氧基、C1-7烷基、C1-7氨基烷基或
Figure RE-GDA0003276454450000032
其中，R11至R14彼此独立地为氢、C1-7烷基或C1-7羟基烷基，且L1为C1-7亚烷基且亚烷基的-CH2-可替换为 -O-。
根据本发明一实施例的氮化硅膜蚀刻组合物可包括化学式1的硅化合物，其中R1为C1-7氨基烷基且上述烷基的-CH2-可替换为-NR'-，其中R'为氢或甲基； R2至R4彼此独立地为氢、卤素、羟基或C1-7烷氧基；L1为-O-；a是0或1的整数。
在根据本发明一实施例的氮化硅膜蚀刻组合物中，硅酸季铵盐可以是选自四甲基硅酸铵、四乙基硅酸铵、四丙基硅酸铵、四丁基硅酸铵等的一种或者两种以上的混合物。
根据本发明一实施例的氮化硅膜蚀刻组合物，相对于总重量而言，可包括 60wt％至95wt％的磷酸、0.01wt％至5.00wt％的硅酸季铵盐、0.01wt％至5.00 wt％的由化学式1表示的硅化合物以及残余量的水。
根据本发明一实施例的氮化硅膜蚀刻组合物，在满足上述重量百分比的同时，基于100重量份的由化学式1表示的硅化合物，可包括1至300重量份的硅酸季铵盐。
根据本发明一实施例的氮化硅膜蚀刻组合物可进一步包括无机酸、其衍生物或其组合。
根据本发明一实施例的氮化硅膜蚀刻组合物可进一步包括醇类溶剂。
根据本发明一实施例的氮化硅膜蚀刻组合物可具有500或更高的氮化硅膜/ 氧化硅膜蚀刻选择比率。
根据本发明一实施例的氮化硅膜蚀刻组合物可具有
Figure RE-GDA0003276454450000041
至
Figure RE-GDA0003276454450000042
的氮化硅膜蚀刻速率和
Figure RE-GDA0003276454450000044
至
Figure RE-GDA0003276454450000043
的氧化硅膜蚀刻速率。
根据本发明一实施例的氮化硅膜蚀刻组合物，可在重复蚀刻工艺之后具有满足以下关系式1的氮化硅膜的蚀刻速率漂移(etch rate drift)：
[关系式1]
ΔERDSiNx≤1％，
其中，
ΔERDSiNx是相对于氮化硅膜初始蚀刻速率的蚀刻速率漂移。
在另一个方面中，提供了一种与氧化硅膜相比能选择性蚀刻氮化硅膜的方法，其使用氮化硅膜蚀刻组合物。
还在又一个方面中，提供了一种半导体器件的制造方法，包括使用上述氮化硅膜蚀刻组合物进行的蚀刻工艺。
其他特征和方面将从以下的详细描述和权利要求书中轻易确认。
发明的效果
与氧化硅膜相比，根据本发明的氮化硅膜蚀刻组合物可以选择性地蚀刻氮化硅膜。此外，在氮化硅膜和氧化硅膜层叠的结构中，可以以高选择比率蚀刻氮化硅膜，并且将对氧化硅膜的损伤和蚀刻速率最小化，从而以不会导致层叠结构的崩塌的方式实现稳定的蚀刻。
此外，根据本发明的氮化硅膜蚀刻组合物在高温蚀刻期间不会产生析出物，并且不会导致氧化膜厚度反而增加的异常生长现象。
此外，由于根据本发明的氮化硅膜蚀刻组合物具有，即使蚀刻处理时间增加或重复使用时，对于氮化硅膜的蚀刻速率和蚀刻选择比率变化也非常微小的效果，最终，能够提高用于选择性蚀刻氮化硅膜的半导体制造工艺中的生产率。
此外，根据本发明的氮化硅膜蚀刻组合物可以具有优异的存储稳定性，并且对于氮化硅膜能够保持恒定的蚀刻速率和蚀刻选择比率，即使在使用或存储很长时间时也是如此。
此外，根据本发明的氮化硅膜蚀刻组合物，当在蚀刻工艺和半导体制造工艺中使用时，其具有抑制析出物发生的优异效果。
具体实施方式
在下文中，将详细描述根据本发明的氮化硅膜蚀刻组合物。这里，除非另有定义，否则本说明书中使用的技术术语和科学术语具有本发明所属领域的技术人员理解的一般含义，并且在下面的描述中将省略对可能不必要地模糊本发明要点的已知功能和配置的描述。
除非上下文中另有说明，否则本说明书中使用的单数形式也可包括复数形式。
此外，除非另有定义，本说明书中未特别提及的单位是基于重量的，并且例如，％或比率的单位是指wt％或重量比率，且除非另有定义，wt％是指在总组合物中的任一成分的wt％。
此外，本说明书中使用的数值范围包括下限值和上限值以及其范围内的所有值、可由定义的范围的形式和跨度以逻辑形式推导出的增量、所有双限值 (double limitedvalues)、以及以不同形式定义的数值范围内的上限和下限的所有可能组合。除非本发明的说明书中另有规定，否则由于实验误差或值的四舍五入而可能超出数值范围的值也包括在规定的数值范围内。
本说明书中的术语“包括”是指一种开放式描述，其含义等同于术语“具备”、“包含”、“具有”或“具有特征”，并且不排除未进一步列出的元件、材料或工艺。
本说明书的术语“蚀刻选择比率(ESiNx/ESiO2)”是指氮化硅膜(ESiNx)的蚀刻速率与氧化硅膜(ESiO2)的蚀刻速率之比。此外，当氧化硅膜的蚀刻速率接近于零或具有高蚀刻选择比率数值时，这意味着可以选择性地蚀刻氮化硅膜。
本说明书的术语“蚀刻选择比率的变化”是指当使用相同的氮化硅膜蚀刻组合物重复进行两次或两次以上蚀刻工艺时，蚀刻选择比率和初始蚀刻选择比率的差值的绝对值。
本说明书的术语“蚀刻速率漂移(Etch rate drift，ΔERD)”是指当使用相同的氮化硅膜蚀刻组合物重复进行两次或两次以上蚀刻工艺时，相对于初始蚀刻速率的蚀刻速率的变化率。通常，当重复执行蚀刻处理时，蚀刻性能(即，蚀刻速率)趋于降低，因此，它被定义为漂移率(drift)，并且变化率当然也被解释为具有相同的含义。具体而言，蚀刻速率漂移可由以下公式1推导得出：
[公式1]：
ΔERD＝[1-{(重复执行蚀刻工艺n次或更多次时的蚀刻速率)/(初始蚀刻速率)}]×100
本说明书的术语“硅酸季铵盐(quaternary ammonium silicate)”可包括由四个氧原子(O)包围的一个硅原子(Si)形成的结构单元。
本说明书的术语“卤素(halogen)”或“卤(halo)”是指氟、氯、溴或碘原子。
本说明书的术语“氨基烷基”是指含有氨基(*-NR'R”)的烷基。在此，R'和 R”彼此独立地为氢或C1-20烷基。
本说明书的术语“羟基烷基”是指含有羟基(*-OH)的烷基。
如本领域所知，氮化硅膜和氧化硅膜是在半导体制造工艺中使用的代表性绝缘膜。氮化硅膜可主要通过化学气相淀积(CVD)工艺以薄膜形式层叠在诸如氧化硅膜、多晶硅膜和硅晶片(silicon wafer)等表面上，并且由此形成的氮化硅膜可通过蚀刻工艺去除。
传统湿法蚀刻存在以下问题：氮化硅膜与氧化硅膜的蚀刻选择比率较低，并且当多次使用蚀刻液时，蚀刻选择比率会发生变化。此外，在蚀刻过程中，还存在会产生析出物(precipitate)并且会增加氧化硅膜的厚度的问题。
因此，本发明人深入研究了能解决上述问题且能进一步提高蚀刻选择比率的氮化硅膜蚀刻组合物。其结果，本发明人确认了，使用将具有彼此不同结构特征的硅化合物的组合作为添加剂的磷酸基蚀刻液组合物进行处理时，不仅可以实现相比于氧化硅膜的对氮化硅膜的高选择比率的稳定蚀刻，还防止了析出物的出现，并且显著减少了周围存在的包括存在于氮化硅膜周围的氧化硅膜在内的其他膜的异常生长。
此外，本发明人发现，根据本发明的氮化硅膜蚀刻组合物相比于氧化硅膜(silicon oxide film)，对氮化硅膜(silicon nitride film)表现出高选择比率，并且即使在200℃或更高的高温下的蚀刻中也显示出高稳定性，并且，即便增加处理时间和处理次数，氮化硅膜的蚀刻速率和蚀刻选择比率可以保持很长时间，从而本发明人完成了本发明。
在下文中，将详细描述根据本发明的氮化硅膜蚀刻组合物。
根据本发明一实施例的氮化硅膜蚀刻组合物，其为相比于氧化硅膜，对氮化硅膜具有高选择比率的蚀刻组合物，是一种磷酸基蚀刻液组合物，其包括作为添加剂的彼此具有不同结构特征的硅化合物的组合。
具体而言，根据本发明一实施例的氮化硅膜蚀刻组合物，作为添加剂其可包括作为第一硅化合物的硅酸季铵盐和作为第二硅化合物的由以下化学式1表示的硅化合物的混合物。也就是说，本发明的氮化硅膜蚀刻组合物可以包括磷酸、硅酸季铵盐、由以下化学式1表示的硅化合物和残余量的水：
[化学式1]：
Figure RE-GDA0003276454450000071
其中，
R1为C1-20氨基烷基，烷基的-CH2-可替换为-NR'-或-O-，其中R'为氢、C1-7烷基、C1-7羟基烷基或C1-7氨基烷基；
R2至R4彼此独立地为氢、卤素、氨基、氰基、羟基、C1-20烷氧基、C1-20烷基、C1-20氨基烷基或
Figure RE-GDA0003276454450000081
其中，R11至R14彼此独立地为氢、C1-20烷基或C1-20羟基烷基；
L1为C1-20亚烷基，亚烷基的-CH2-可替换为-O-，-NR”-或其组合，其中R”为氢或C1-7烷基；
a是选自0到10之间的整数；且
b是选自1到3之间的整数。
由于本发明的氮化硅膜蚀刻组合物满足上述组合物，因此可以实现提升的蚀刻稳定性。此时，蚀刻稳定性不但可指对作为待蚀刻对象的氮化硅膜的稳定的蚀刻速率，还可指蚀刻选择比率的低漂移率。此外，它可以是指在高温的蚀刻工艺之后，不引起析出物发生，且不会导致氧化硅膜的异常生长。
根据本发明一实施例的氮化硅膜蚀刻组合物可包括如下硅化合物，即在化学式1中的上述R1为具有Ra 2N-(CH2)n-结构(n：1至7，Ra：C1-7烷基)的氨基烷基，上述R1的-(CH2)n-中的一个-CH2-可替换为-NR'-，上述R'为氢或C1-3烷基。
根据本发明一实施例的氮化硅膜蚀刻组合物可包括如下硅化合物，即在化学式1中的上述R2至R4彼此独立地为氢、卤素、氨基、羟基、C1-7烷氧基、C1-7烷基、C1-7氨基烷基或
Figure RE-GDA0003276454450000082
上述R11至R14彼此独立地为氢、C1-7烷基或C1-7羟基烷基；L1为C1-7亚烷基，上述亚烷基的一个亚甲基(-CH2-)可替换为醚基(-O-)。
根据本发明一实施例的氮化硅膜蚀刻组合物可包括如下硅化合物，即在化学式1中的上述R1为具有Ra 2N-(CH2)n-结构(n：1至7，Ra：C1-7烷基)的氨基烷基，上述R1的-(CH2)n-中的一个-CH2-可替换为-NR'，上述R'为氢或甲基；R2至R4彼此独立地为氢、卤素、羟基或C1-7烷氧基；L1是氧原子(-O-)；a是0 或1的整数。
根据本发明一实施例的氮化硅膜蚀刻组合物可包括如下硅化合物，即在化学式1中的上述R1为具有Ra 2N-(CH2)n-结构(n：1至3，Ra：C1-7烷基)的氨基烷基或具有Ra 2N-(CH2)mNH(CH2)n-结构(m:1至3，n：1至3，Ra：C1-7烷基) 的取代基；R2至R4彼此独立地为卤素、羟基或C1-3烷氧基；L1是氧原子(-O-)； a是0或1的整数。
在根据本发明一实施例的氮化硅膜蚀刻组合物中，在化学式1中，b可以是 2或3的整数。
在根据本发明一实施例的氮化硅膜蚀刻组合物中，硅化合物的非限制性示例可包括选自N,N-二甲氨基丙基三甲氧基硅烷 (N,N-dimethylaminopropyltrimethoxysilane)、N,N-二甲氨基丙基三乙氧基硅烷 (N,N-dimethylaminopropyltriethoxysilane)、N,N-二乙氨基丙基三甲氧基硅烷 (N,N-diethylaminopropyltrimethoxysilane)，N,N-二乙氨基丙基三乙氧基硅烷 (N,N-diethylaminopropyltriethoxysilane)，N-甲基-3-(三甲氧基甲硅烷基)丙胺 (N-methyl-3-(trimethoxysilyl)propylamine)，N-甲基-3-(三乙氧基甲硅烷基)丙胺 (N-methyl-3-(triethoxysilyl)propylamine)，双(3-(甲氨基)丙基)三甲氧基硅烷 (bis(3-(methylamino)propyl)trimethoxysilane)，双(3-(甲氨基)丙基)三乙氧基硅烷 (bis(3-(methylamino)propyl)triethoxysilane)，双[3-(三甲氧基甲硅烷基)丙基]胺 (bis[3-(trimethoxysilyl)propyl]amine)，双[3-(三乙氧基甲硅烷基)丙基]胺 (bis[3-(triethoxysilyl)propyl]amine)，3-[双(2-羟乙基)氨基]丙基-三乙氧基硅烷 (3-[bis(2-hydroxyethyl)amino]propyl-triethoxysilane)，3-氨基丙基三甲氧基硅烷 (3-aminopropyltrimethoxysilane)，3-氨基丙基三乙氧基硅烷 (3-aminopropyltriethoxysilane)，3-氨基丙基三羟基硅烷 (3-aminopropyltrihydroxysilane)，3-氨基丙基二乙氧基甲基硅烷 (3-aminopropyldiethoxymethylsilane)，3-氨基丙基二甲氧基甲基硅烷 (3-aminopropyldimethoxymethylsilane)，3-(2-氨基乙基氨基)-丙基-二甲氧基甲基硅烷(3-(2-aminoethylamino)-propyl-dimethoxymethylsilane)，3-(2-氨基乙基氨基) 丙基三甲氧基硅烷(3-(2-aminoethylamino)propyltrimethoxysilane)，3-(2-氨基乙基氨基)丙基三乙氧基硅烷(3-(2-aminoethylamino)propyltriethoxysilane)、[3-(6- 氨基己基氨基)丙基]三甲氧基硅烷 ([3-(6-aminohexylamino)propyl]trimethoxysilane)、(3-异氰酸酯丙基)三甲氧基硅烷((3-isocyanatopropyl)trimethoxysilane)、(3-异氰酸酯丙基)三乙氧基硅烷 ((3-isocyanatopropyl)triethoxysilane)等中的一个或两个以上。
在根据本发明一实施例的氮化硅膜蚀刻组合物中，硅酸季铵盐可以是选自四甲基硅酸铵、四乙基硅酸铵、四丙基硅酸铵、四丁基硅酸铵等的一种或者两种以上的混合物。
例如，硅酸季铵盐可包括线性烷基。
例如，硅酸季铵盐当具有更少的碳原子的烷基时可实现更高的蚀刻选择比率。
具体而言，本发明的氮化硅膜蚀刻组合物钝化(passivation)氧化硅膜，从而在氮化硅膜的蚀刻过程中抑制氧化硅膜的腐蚀和损坏。此外，本发明的氮化硅膜蚀刻组合物移动至氧化硅膜的表面后被吸附，从而在保护氧化硅膜的表面的同时有效地抑制氧化硅膜的异常生长。
另外，本发明的氮化硅膜蚀刻组合物虽包括高含量的磷酸，但通过增加磷酸的稳定性，以稳定地维持对氮化硅膜的高选择比率，从而提供有利于高温的蚀刻过程的优势。
根据本发明一实施例的氮化硅膜蚀刻组合物对氮化硅膜具有高蚀刻选择比率。此外，蚀刻速率漂移低，因此可提供更稳定的蚀刻工艺以显著降低缺陷速率(defect rate)。此外，氮化硅膜蚀刻组合物即使在高温下也是稳定的。
使用根据本发明一实施例的氮化硅膜蚀刻组合物的蚀刻工艺可在100℃或更高的工艺温度下进行，具体为100℃至500℃，更加具体为150℃至300℃。如上所述，本发明的氮化硅膜蚀刻组合物即使在高温的蚀刻工艺期间也可以保持组合比，并且可以稳定地进行蚀刻。
根据本发明一实施例的氮化硅膜蚀刻组合物，相对于所述氮化硅膜蚀刻组合物的总重量，可包括60wt％至95wt％的磷酸；0.01wt％至5.00wt％的硅酸季铵盐；0.01wt％至5.00wt％的由化学式1表示的硅化合物；以及残余量的水。
考虑到析出物的发生显著减少，以及在高温下的半导体蚀刻过程中蚀刻组合物具有优异的稳定性而使得蚀刻速率和蚀刻选择比率变化非常小的方面而言，氮化硅膜蚀刻组合物可具体包括：60wt％至90wt％的磷酸；0.05wt％至3.00 wt％的硅酸季铵盐；0.01wt％至3.00wt％的化学式1表示的的硅化合物；和残余量的水。更具体为包括75wt％至90wt％的磷酸；0.10wt％至2.00wt％的硅酸季铵盐；0.50wt％至2.00wt％的化学式1表示的硅化合物；和残余量的水。再具体为包括80wt％至90wt％的磷酸；0.1wt％至1.5wt％的硅酸季铵盐；0.8wt％至 1.5wt％的化学式1表示的硅化合物；还有残余量的水。
当将满足上述范围的氮化硅膜蚀刻组合物用于蚀刻工艺时，相比于氧化硅膜的对氮化硅膜的蚀刻选择是性非常优异，并且，即使在反复的蚀刻工艺之后，也可以保持初始蚀刻速率和蚀刻选择性，并且在蚀刻过程中不产生不溶性材料，从而可稳定地进行蚀刻过程。
根据本发明一实施例的氮化硅膜蚀刻组合物满足上述重量百分比(wt％)范围的同时，作为第一硅化合物的硅酸季铵盐和作为第二硅化合物的由以下化学式1表示的硅化合物可以以0.01～3:1的重量比进行混合来使用。
例如，以化学式1表示的硅化合物的100重量份为基准，混合1至300重量份的硅酸季铵盐来使用。
例如，以化学式1表示的硅化合物的100重量份为基准，混合5至200重量份的硅酸季铵盐来使用。
例如，以化学式1表示的硅化合物的100重量份为基准，混合10至100重量份的硅酸季铵盐来使用。
此外，根据本发明一实施例的氮化硅膜蚀刻组合物可进一步包括无机酸、其衍生物或其组合。
例如，无机酸可以是选自例如磷酸、多聚磷酸、亚磷酸、磺酸(如硫酸)、盐酸和氢氟酸，或上述无机酸的衍生物中的一种无机酸或者由两种以上的混合物所产生的无机酸。
例如，多聚磷酸可以是其中两个或多个磷酸分子缩合的多聚磷酸，并且其非限制性示例可以包括焦磷酸、三聚磷酸等。
例如，无机酸衍生物可选自磷酸三甲酯(trimethyl phosphate)、磷酸三乙酯(triethyl phosphate)、甲基膦酸二甲酯(dimethylmethyl phosphonate)、亚磷酸二乙酯(diethyl phosphite)、膦酸二甲酯(dimethyl phosphonate)、亚磷酸三甲酯(trimethylphosphite)、磷酸二乙胺(diethylamine phosphate)、甲烷磺酸(methanesulfonic acid)、对甲苯磺酸(p-toluene sulfonic acid)、苯磺酸(benzene sulfonicacid)、氨甲基磺酸(aminomethyl sulfonic acid)、氨基磺酸(sulfamic acid)，诸如此类。
例如，相对于氮化硅膜蚀刻组合物总重量，可包含0.05wt％至1wt％，具体为0.1wt％至1wt％，更具体地为0.3wt％至0.8wt％的无机酸、其衍生物或其组合。
此外，根据本发明一实施例的氮化硅膜蚀刻组合物可进一步包括醇类溶剂。当添加醇类溶剂时，可以调节氮化硅膜蚀刻组合物的粘度(Viscosity)，且即使在半导体制造工艺的高温下也可以获得稳定的效果。另外，即使在多次使用氮化硅膜蚀刻组合物时，对氮化硅膜的蚀刻速率变化率很低，因此工艺处理效率好。
例如，醇类溶剂可以是选自甲醇、乙醇、丙醇、异丙醇、丁醇、异丁醇、叔丁醇、戊醇、己醇、庚醇、辛醇、乙二醇、丙二醇、四氢糠醇(tetrahydrofurfuryl alcohol，THFA)等组成的组中的任何一种或者两种以上的混合物。
例如，相对于氮化硅膜蚀刻组合物的总重量，可包括0.05wt％至10wt％，具体为0.05wt％至5wt％，更具体为0.05wt％至3wt％的醇类溶剂。
包括在根据本发明一实施例的氮化硅膜蚀刻组合物中的水不受特别限制，但可以是去离子水，更具体地说可以是用于半导体工艺的去离子水，并且可以具有18MΩ.cm或更大的比电阻值(resistivity value)。
根据本发明一实施例的氮化硅膜蚀刻组合物，具有相对于氧化硅膜的对氮化硅膜的高选择比率，并且对氮化硅膜具有显著的蚀刻速率。
根据本发明一实施例的氮化硅膜蚀刻组合物可具有500或更高的氮化硅膜/ 氧化硅膜蚀刻比率(ESiNx/ESiO2)。
例如，蚀刻选择比率(ESiNx/ESiO2)可以是700或更高。
例如，蚀刻选择比率(ESiNx/ESiO2)可以是900或更高。
作为根据本发明的实施例，氮化硅膜蚀刻组合物可具有
Figure RE-GDA0003276454450000131
至
Figure RE-GDA0003276454450000134
的氮化硅膜蚀刻速率和
Figure RE-GDA0003276454450000132
至
Figure RE-GDA0003276454450000133
的氧化硅膜蚀刻速率。
例如，氮化硅膜蚀刻组合物可具有
Figure RE-GDA0003276454450000137
至
Figure RE-GDA0003276454450000138
的氮化硅膜蚀刻速率和
Figure RE-GDA0003276454450000135
至
Figure RE-GDA0003276454450000136
的氧化硅膜蚀刻速率。
例如，氮化硅膜蚀刻组合物可具有
Figure RE-GDA0003276454450000139
至
Figure RE-GDA00032764544500001310
的氮化硅膜蚀刻速率和
Figure RE-GDA00032764544500001311
至
Figure RE-GDA00032764544500001312
的氧化硅膜蚀刻速率。
例如，由于氮化硅膜蚀刻组合物具有提升的蚀刻工艺温度，因此氮化硅膜的蚀刻速率可被极大地提升。
例如，与蚀刻工艺温度为160℃的情况相比，当蚀刻工艺温度为230℃时，蚀刻速率可提高600％或更多。
此外，根据本发明一实施例的氮化硅膜蚀刻组合物，在经过反复的蚀刻工艺后，可具有满足以下关系式1的氮化硅膜的蚀刻速率漂移(etch rate drift)：
[关系式1]：
ΔERDSiNx≤1％
其中，ΔERDSiNx是相对于氮化硅膜初始蚀刻速率的蚀刻速率漂移。
上述氮化硅膜蚀刻组合物具有优异的稳定性，即使在半导体制造工艺的高温下也能获得稳定的效果。此外，即使在多次使用氮化硅膜蚀刻组合物时，由于氮化硅膜的蚀刻速率变化率低，所以处理效率好。
例如，在氮化硅膜蚀刻组合物中，根据批次数的增加的氮化硅膜(ΔERDSiNx) 的蚀刻速率漂移可能为0％至0.9％，更具体是0.01％至0.85％，最具体是0.1％至0.8％。
在下文中，将详细描述使用根据本发明的氮化硅膜蚀刻组合物的方法。
根据本发明一实施例的方法的一个实施例，可以是与氧化硅膜相比选择性蚀刻氮化硅膜的方法。
另一个实施例可以是半导体器件的制造方法，包括选择性蚀刻氮化硅膜的蚀刻工艺。
氮化硅膜可以是例如氮化硅膜、氮氧化硅膜(SiON film)和掺杂氮化硅膜 (掺杂氮化硅层)等多种氮化硅膜。具体例如，作为包括氮化硅膜的概念，其可指在形成栅极等时主要用作绝缘膜的膜质(film quality)。然而，只要具有与氧化硅膜相比选择性蚀刻氮化硅膜的目的的技术领域，则可以不受限制地使用它。
此外，只要氧化硅膜是本领域常用的氧化硅膜，则它不受限制，并且例如，可以是选自旋涂电介质(SOD)膜、高密度等离子体(HDP)膜、热氧化物(thermal oxide)膜、硼磷硅玻璃(borophosphate silicate glass，BPSG)膜，磷硅酸盐玻璃(phosphosilicate glass，PSG)膜、硼硅酸盐玻璃(borosilicate glass，BSG) 膜、聚硅氮烷(PSZ)膜、掺氟硅酸盐玻璃(fluorinated silicate glass，FSG)膜、低压正硅酸乙酯(low pressure tetraethylorthosilicate，LP-TEOS)膜、等离子体增强用正硅酸乙酯(plasma enhanced tetraethylorthosilicate，PETEOS)膜、高温氧化(HTO)膜、中温氧化(MTO)膜，未掺杂硅酸盐玻璃(undopped silicate glass， USG)膜、旋涂玻璃(SOG)膜、高级平坦化层(advancedplanarization layer， APL)膜、原子层沉积(ALD)膜、等离子体增强氧化物(plasmaenhanced oxide， Pe-oxide)膜、O3-正硅酸乙酯(O3-TEOS)膜等组成的组中的至少一个或多个膜。然而，这些只是一个具体实施例，本发明不限于此。
使用根据本发明的一实施例的氮化硅膜蚀刻组合物的蚀刻方法和包括该方法的半导体器件的制造方法，在上述氮化硅膜和氧化硅膜混合存在时，与氧化硅膜相比，可选择性地蚀刻氮化硅膜，且具有高蚀刻速率，并且在蚀刻后不产生析出物(precipitates)，从而能够使半导体器件制造中的缺陷问题最小化。
此外，根据本发明的氮化硅膜蚀刻组合物具有高温稳定性，从而有效抑制加热到高温的磷酸蚀刻氧化硅膜的问题。因此，蚀刻氧化硅膜不会产生析出物，从而可防止基板(substrate)缺陷，并且可以选择性地蚀刻氮化硅膜以实现优异的半导体器件特性。
使用上述氮化硅膜蚀刻组合物选择性蚀刻氮化硅膜(相比于氧化硅膜)的方法可通过本领域常用的处理方法进行。作为非限制性实施例，它可以通过将基板浸渍于蚀刻组合物溶液中的方法、喷涂方法等来进行。
例如，该方法可在100℃或更高的工艺温度下进行，具体为100℃至500℃，更具体为100℃至300℃。
当在基板上形成的氧化硅膜、氮化硅膜、光刻胶膜等混合存在时，与氧化硅膜相比，该方法可能有利于选择性快速蚀刻氮化硅膜，并抑制析出物的出现。因此，根据本发明，可以有效地调整有效氧化物膜高度。
作为基板，可以使用各种材料，例如硅、石英、玻璃、硅晶片、聚合物、金属、金属氧化物等，但本发明不限于此。作为聚合物基板的实施例，可使用诸如聚对苯二甲酸乙二醇酯、聚碳酸酯、聚酰亚胺、聚萘二甲酸乙二醇酯和环烯烃聚合物(cycloolefin polymer)等膜基板，但不限于此。
氧化硅膜、氮化硅膜和光刻胶膜可分别由单层膜、双层膜或多重膜(多层膜)形成，但在双层或多重膜的情况下，层叠顺序不受限制。
就包括使用氮化硅膜蚀刻组合物选择性蚀刻氮化硅膜的蚀刻工艺的半导体器件的制造方法而言，也可通过本领域常用的方法进行。
根据半导体器件的制造方法，在氮化硅膜和氧化硅膜交替层压或混合存在的半导体器件中，可以对氮化硅膜进行选择性蚀刻，并有效抑制氧化硅膜的损坏，来最小化由蚀刻导致的氧化硅膜的损伤，从而极大地提高半导体器件制造工艺的稳定性、效率和可靠性。其中，半导体器件的类型在本发明中不受特别限制。
因此，与氧化硅膜相比，根据本发明的蚀刻方法可以选择性地去除氮化硅膜，并且可以在处理时间增加的情况下持续保持蚀刻速率和蚀刻选择比率，从而有效地应用于需要选择性蚀刻氮化硅膜的工艺。尤其是，根据本发明的蚀刻方法抑制了析出物的发生，并在有效保护氧化硅膜方面具有优异效果，从而确保了工艺的稳定性和可靠性。
在下文中，将参考实施例和比较例来更详细地描述本发明。然而，以下实施例和比较例仅是更详细地描述本发明的实施例，并且不以任何方式限制本发明。除非另有说明，否则温度单位为℃，并且除非另有说明，否则所用组合物的用量单位为wt％。
(评估方法)
1)蚀刻速率的测定
具体而言，通过化学气相淀积法进行与半导体制造工艺相同的沉积，分别制备氮化硅膜(SiN膜)晶片和氧化硅膜晶片。作为氮化硅膜晶片，使用了低压氮化物(LP nitridefilm)(厚度：
Figure RE-GDA0003276454450000161
)膜，作为氧化硅膜晶片，使用了PE-TEOS (厚度：
Figure RE-GDA0003276454450000162
)膜。
在蚀刻前，使用作为膜厚度测定设备的椭偏仪(可从J.A WOOLLAM公司获得，M-2000U)测定组合物测定前的厚度。在石英制成的槽(bath)中保持160℃至230℃的蚀刻温度的以下实施例和比较例的每种组合物中，将晶片浸渍30分钟，以继续进行蚀刻工艺。蚀刻完成后，使用超纯水进行清洗，使用干燥装置完全干燥残余蚀刻液和水分，并测定蚀刻速率。
使用椭偏仪将蚀刻前和蚀刻后的厚度差除以蚀刻时间(分钟)来计算蚀刻速率，且由此计算的蚀刻选择比率如下表2所示。
2)蚀刻速率漂移的测定
通过上述蚀刻速率的测定方法来测定组合物的氮化物膜蚀刻速率。
将这种蚀刻工艺设置为一个批次，通过不交换氮化硅膜蚀刻组合物的方式重复该工艺的方法执行10个批次，以测定蚀刻速率漂移(ΔERDSiNx)。蚀刻速率漂移(ΔERDSiNx)(％)通过以下公式1计算得出。此处，初始蚀刻速率是第一次蚀刻工艺的蚀刻速率。
[公式1]
ΔERDSiNx＝[1-{(重复执行蚀刻工艺n次或更多次时的蚀刻速率)/(初始蚀刻速率)}]×100
结果如下表3所示。
3)是否出现析出物的测定
使用电子扫描显微镜(SEM)测定使用以下实施例和比较例的组合物进行蚀刻的氧化硅膜的表面，并确认是否出现析出物(○:已发生，×：未发生)。
结果如下表3所示。
4)氧化硅膜异常生长发生水平
Figure RE-GDA0003276454450000172
的测定
使用作为膜厚度测定设备的椭偏仪(可从J.A WOOLLAM公司获得， M-2000U)来测定蚀刻前氧化硅膜厚度和蚀刻后氧化硅膜厚度之间的差异。这里，将蚀刻前、后的氧化硅膜厚度的差评估为异常生长厚度。
结果如下表3所示。
(实施例1至5以及比较例1至3)
按照下表1中所述的配比进行混合，并在室温下以500rpm的速度搅拌5 分钟来制备氮化硅膜蚀刻组合物。使得每种氮化硅膜蚀刻组合物的重量为300g，其以使水的含量为残余量的方式来制备，从而使总重量为100wt％。
[表1]
Figure RE-GDA0003276454450000171
Figure RE-GDA0003276454450000181
[表2]
Figure RE-GDA0003276454450000182
[表3]
Figure RE-GDA0003276454450000191
如表2和表3所示，根据本发明的每种氮化硅膜蚀刻组合物的蚀刻工艺的初始蚀刻选择比率为900或更高，即具有优异的初始蚀刻选择比率。特别是，已证实包括具有较少碳原子的硅酸季铵盐(例如四甲基硅酸铵或四乙基硅酸铵等)氮化硅膜蚀刻组合物，可实现1282到1608的显著的高蚀刻选择比率。此外，在较高工艺温度下进行的蚀刻工艺中，已证实可实现更显著的氮化硅膜蚀刻速率。
此外，已证实，尽管通过反复进行蚀刻工艺而多次重复使用氮化硅膜蚀刻组合物，但氮化硅膜的蚀刻速率漂移是非常低的。此外，在根据本发明的所有氮化硅膜蚀刻组合物中，即使重复执行蚀刻工艺，也没有出现析出物，并且没有发生氧化硅膜的异常生长。
然而，比较例1和3的氮化硅膜蚀刻组合物具有36或更低的蚀刻工艺的初始蚀刻选择比率，即初始蚀刻选择比率显著低于本发明的实施例，在比较例2 的情况下，对氮化硅膜的初始选择比率很好，但随着批次数的增加，其蚀刻速率漂移增加，因此蚀刻不能稳定进行。此外，当重复进行蚀刻工艺时，在比较例1和2中出现了析出物，并且氧化硅膜的蚀刻速率增加且发生再吸收，由此发生氧化硅膜厚度增加的异常生长。
综上所述，根据本发明，不仅显然可以以优异的蚀刻选择比率选择性蚀刻氮化硅膜，并且即使多次使用，蚀刻速率漂移也很低，从而能够保持初始蚀刻能力，从而显著提高生产效率。此外，在蚀刻工艺中，氧化硅膜的膜质损伤被最小化，并且还可以有效抑制析出物的产生，从而提供高质量的半导体器件。
对于本发明所属领域的技术人员来说，显而易见的是，本发明不限于上述一实施例，并且可以在不脱离本发明的范围和精神的情况下进行各种替换、修改和更改。

Claims (14)

1.一种氮化硅膜蚀刻组合物，包括：磷酸、硅酸季铵盐、由以下化学式1表示的硅化合物和残余量的水：
[化学式1]：
Figure FDA0003231777890000011
其中，
R1为C1-20氨基烷基，且烷基的-CH2-能够替换为-NR'-或-O-，其中R'为氢、C1-7烷基、C1-7羟基烷基或C1-7氨基烷基；
R2至R4彼此独立地为氢、卤素、氨基、氰基、羟基、C1-20烷氧基、C1-20烷基、C1-20氨基烷基或
Figure FDA0003231777890000012
其中R11至R14彼此独立地为氢、C1-20烷基或C1-20羟基烷基；
L1为C1-20亚烷基，所述亚烷基的-CH2-能够替换为-O-，-NR”-或其组合，其中R”为氢或C1-7烷基；
a是选自0至10的整数；且
b是选自1至3的整数。
2.根据权利要求1所述的氮化硅蚀刻组合物，其特征在于，
在化学式1中，
R1为C1-7氨基烷基，所述烷基的-CH2-能够替换为-NR'，其中R'为氢或C1-3烷基。
3.根据权利要求2所述的氮化硅蚀刻组合物，其特征在于，
在化学式1中，
R2至R4彼此独立地为氢、卤素、氨基、羟基、C1-7烷氧基、C1-7烷基、C1-7氨基烷基或
Figure FDA0003231777890000013
其中R11至R14彼此独立地为氢、C1-7烷基或C1-7羟基烷基；
并且，L1为C1-7亚烷基，所述亚烷基的-CH2-能够替换为-O-。
4.根据权利要求1所述的氮化硅膜蚀刻组合物，其特征在于，
在化学式1中，
R1为C1-7氨基烷基，所述烷基的-CH2-能够替换为-NR'-，其中R'为氢或甲基；
R2至R4相互独立地为氢、卤素、羟基或C1-7烷氧基；
L1为-O-；且
a是0或1的整数。
5.根据权利要求1所述的氮化硅膜蚀刻组合物，其特征在于，
所述硅酸季铵盐选自四甲基硅酸铵、四乙基硅酸铵、四丙基硅酸铵和四丁基硅酸铵。
6.根据权利要求1所述的氮化硅膜蚀刻组合物，其特征在于，
相对于氮化硅膜蚀刻组合物的总重量而言，包括60wt％至95wt％的磷酸、0.01wt％至5.00wt％的硅酸季铵盐、0.01wt％至5.00wt％的由化学式1表示的硅化合物以及残余量的水。
7.根据权利要求6所述的氮化硅膜蚀刻组合物，其特征在于，
以100重量份的由化学式1表示的硅化合物为基准，所述氮化硅膜蚀刻组合物包括1至300重量份的硅酸季铵盐。
8.根据权利要求1所述的氮化硅膜蚀刻组合物，其特征在于，
还包括：无机酸、其衍生物或其组合。
9.根据权利要求1所述的氮化硅膜蚀刻组合物，其特征在于，
还包括醇类溶剂。
10.根据权利要求1所述的氮化硅膜蚀刻组合物，其特征在于，
氮化硅膜蚀刻组合物的氮化硅膜/氧化硅膜蚀刻比率为500或更高。
11.根据权利要求10所述的氮化硅膜蚀刻组合物，其特征在于，
氮化硅膜蚀刻组合物对氮化硅膜的蚀刻速率为
Figure FDA0003231777890000021
至
Figure FDA0003231777890000022
并且氮化硅膜蚀刻组合物对氧化硅膜的蚀刻速率为
Figure FDA0003231777890000023
至
Figure FDA0003231777890000024
12.根据权利要求11所述的氮化硅膜蚀刻组合物，其特征在于，
经过反复的蚀刻工艺后，氮化硅膜的蚀刻速率漂移满足以下关系式1：
[关系式1]
ΔERDSiNx≤1％，
其中，
ΔERDSiNx是相对于氮化硅膜初始蚀刻速率的蚀刻速率漂移。
13.一种能相对于氧化硅膜相比选择性蚀刻氮化硅膜的方法，其特征在于，
使用权利要求1所述的氮化硅蚀刻组合物。
14.一种半导体器件的制造方法，其特征在于，
该方法包括：使用权利要求1所述的氮化硅蚀刻组合物进行的蚀刻工艺。
CN202110988880.8A 2020-09-21 2021-08-26 氮化硅膜蚀刻组合物和使用其的蚀刻方法 Pending CN114250075A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200121551A KR102345842B1 (ko) 2020-09-21 2020-09-21 실리콘 질화막 식각 조성물 및 이를 이용한 방법
KR10-2020-0121551 2020-09-21

Publications (1)

Publication Number Publication Date
CN114250075A true CN114250075A (zh) 2022-03-29

Family

ID=79177466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110988880.8A Pending CN114250075A (zh) 2020-09-21 2021-08-26 氮化硅膜蚀刻组合物和使用其的蚀刻方法

Country Status (4)

Country Link
US (1) US11939505B2 (zh)
KR (1) KR102345842B1 (zh)
CN (1) CN114250075A (zh)
TW (1) TW202225381A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130016797A (ko) * 2011-08-09 2013-02-19 램테크놀러지 주식회사 고기능성 질화막 식각 조성물 및 그에 따른 식각방법
US10167425B2 (en) * 2016-05-04 2019-01-01 Oci Company Ltd. Etching solution capable of suppressing particle appearance
KR101828437B1 (ko) * 2017-04-06 2018-03-29 주식회사 디엔에스 실리콘 질화막 식각용 조성물.
KR102436721B1 (ko) * 2017-09-06 2022-08-29 엔테그리스, 아이엔씨. 질화 규소를 포함하는 기판을 에칭하는 조성물 및 방법
KR102005963B1 (ko) * 2018-05-26 2019-07-31 에스케이이노베이션 주식회사 식각액 조성물 및 실란화합물
KR102240668B1 (ko) * 2018-06-15 2021-04-15 주식회사 이엔에프테크놀로지 폴리실록산계 화합물을 포함하는 조성물 및 이를 포함하는 식각 조성물
KR102258316B1 (ko) * 2018-06-25 2021-06-01 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
WO2020102228A1 (en) * 2018-11-15 2020-05-22 Entegris, Inc. Silicon nitride etching composition and method
KR102307189B1 (ko) * 2018-12-11 2021-09-30 주식회사 케이씨텍 반도체용 고선택비 식각액
KR102260743B1 (ko) * 2019-04-30 2021-06-07 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물

Also Published As

Publication number Publication date
TW202225381A (zh) 2022-07-01
US11939505B2 (en) 2024-03-26
KR102345842B1 (ko) 2021-12-31
US20220089952A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
CN110872516B (zh) 氮化硅膜蚀刻组合物及利用其的方法
TWI788577B (zh) 氮化矽層蝕刻組合物
KR102273127B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 방법
CN112384596B (zh) 用于氮化硅膜的蚀刻组成物及用于蚀刻半导体装置的方法
US11987740B2 (en) Silicon nitride film etching composition and etching method using the same
US10982144B2 (en) Silicon nitride layer etching composition and etching method using the same
CN110606954B (zh) 聚硅氧烷类化合物、包含所述聚硅氧烷类化合物的氮化硅层蚀刻组合物
KR102250433B1 (ko) 폴리실록산계 화합물 및 이를 포함하는 실리콘 질화막 식각 조성물
KR102464161B1 (ko) 실리콘 질화막 식각 조성물
CN114250075A (zh) 氮化硅膜蚀刻组合物和使用其的蚀刻方法
KR102441238B1 (ko) 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법
KR102240668B1 (ko) 폴리실록산계 화합물을 포함하는 조성물 및 이를 포함하는 식각 조성물
KR102335965B1 (ko) 실리콘 질화막 식각 조성물
KR102260743B1 (ko) 실리콘 질화막 식각 조성물
TWI837418B (zh) 蝕刻組合物、使用彼蝕刻半導體元件之絕緣膜的方法、以及製備半導體元件的方法
KR102245035B1 (ko) 실리콘 질화막 식각 조성물
TW202111093A (zh) 蝕刻組合物、使用彼蝕刻半導體元件之絕緣膜的方法、以及製備半導體元件的方法
JP2023542352A (ja) 誘電体膜の特性を向上させる添加剤

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination