TWI837418B - 蝕刻組合物、使用彼蝕刻半導體元件之絕緣膜的方法、以及製備半導體元件的方法 - Google Patents

Abstract

一種蝕刻組合物，包含：磷酸、含有至少一個矽（Si）原子的矽烷化合物、以及由下式1所示之銨鹽：， 其中， L¹ 至L³ 係獨立為經取代或未經取代的伸烴基， R¹ 至R⁴ 係獨立為氫、經取代或未經取代的烴基，以及 X^{n -} 為n價陰離子，其中n為1至3的整數。

Description

蝕刻組合物、使用彼蝕刻半導體元件之絕緣膜的方法、以及製備半導體元件的方法

本發明係關於一種蝕刻組合物，特定而言，係關於一種具有高選擇比、能夠選擇性去除氮化物膜且同時使氧化物膜之蝕刻率最小化的蝕刻組合物。

氧化物膜如氧化矽（SiO₂ ）膜及氮化物膜如矽氮化物（SiNx）膜係代表性的絕緣膜。在半導體製造製程中，矽氧化物膜及矽氮化物膜係單獨使用或以一或多個膜交互地堆疊的形式使用。另外，氧化物膜或氮化物膜亦作為硬光罩用於形成導電圖案，如金屬佈線。

在用於去除氮化物膜的濕式蝕刻製程中，通常係使用磷酸及去離子水的混合物。去離子水係添加以防止蝕刻率的降低以及防止對氧化物膜之蝕刻選擇性的變化；然而，可能會產生如下問題：即使所供應之去離子水的用量僅微小變化，在氮化物膜蝕刻去除製程中亦可能發生缺陷。另外，磷酸為強酸且為腐蝕性，因此導致處理上困難。

為了解決上述問題，傳統上已知一種使用蝕刻組合物去除氮化物膜的技術，該蝕刻組合物在磷酸（H₃ PO₄ ）中含有氟酸（HF）、硝酸（HNO₃ ）等。然而，此技術會導致氮化物膜對氧化物膜之蝕刻選擇比降低。

另外，還已知一種技術，係使用包含磷酸及矽酸或矽酸鹽的蝕刻組合物。然而，矽酸或矽酸鹽具有如下問題：生成可能影響基板的粒子，因此不適合用於半導體製造製程中。

同時，當磷酸用於去除氮化物膜的濕式蝕刻製程中時，由於氮化物膜對氧化物膜的蝕刻選擇比降低，不僅是氮化物膜，氧化物膜（諸如SOD氧化物膜）亦可能被蝕刻，因此可能難以調整有效場氧化物高度（effective field oxide height，EFH）。因此，可能無法確保用於去除氮化物膜之足夠的濕式蝕刻時間，或者可能需要額外的製程，導致改變且對其具有不利的效果。

因此，目前需要一種具有高選擇比的蝕刻組合物，其相對於氧化物膜而選擇性地蝕刻氮化物膜，且不具有例如在半導體製造製程中生成粒子的問題。

另一方面，一種矽烷系添加劑，其為添加至傳統蝕刻組合物的添加劑，因溶解度太低而無法確保最佳的溶解度，因此在蝕刻溶液組合物中導致粒子析出以及基板的異常生長（abnormal growth）。此類粒子可能殘留於矽基板上，使得實施於其上之元件產生缺陷，或者導致在蝕刻或洗滌過程中所用的設備故障。

另外，當蝕刻組合物儲存一段長時間時，氮化物膜及矽氧化物膜的蝕刻速率改變，從而改變氮化物膜對氧化物膜的選擇比。

本發明之一方案提供一種具有高選擇比的蝕刻組合物，其可選擇性地去除氮化物膜而同時使氧化物膜的蝕刻最小化，而不導致例如對元件特性具有不利效果的粒子生成的問題。

本發明之另一方案提供一種具有優異儲存穩定性的蝕刻組合物。

另外，本發明之另一方案提供使用該蝕刻組合物蝕刻絕緣膜的方法以及製造半導體元件的方法。

本發明提供一種蝕刻組合物。根據本發明之一實施態樣，蝕刻組合物包含磷酸、含有至少一個矽（Si）原子的矽烷化合物、以及由下式1所示之銨鹽： [式1]。

在式1中，L¹ 至L³ 係獨立為經取代或未經取代的伸烴基，R¹ 至R⁴ 係獨立為氫、經取代或未經取代的烴基，以及X^{n -} 為n價陰離子，其中n為1至3的整數。

X可為選自由以下所組成之群組之一者：鹵素、C₁ -C₁₀ 羧酸根、甲苯磺酸根、硫酸根、甲磺酸根、硫酸氫根、碳酸根、碳酸氫根、磷酸根、磷酸氫根、磷酸二氫根、及硝酸根。

L¹ 至L³ 可獨立為經取代或未經取代的C₁ -C₅ 伸烷基，且較佳為相同的。例如，L¹ 至L³ 可為-CH₂ CH₂ -或-CH₂ CH(CH₃ )-。

烴基可為經取代或未經取代的C₁ -C₂₀ 烷基、或經取代或未經取代的C₆ -C₂₀ 芳基。

例如，R¹ 至R³ 可為氫，以及R⁴ 可為氫或C₁ -C₂₀ 烷基。更具體而言，R⁴ 可為氫或-CH₃ 。

式1的銨鹽可選自以下結構式（1）至（14）：、、、、、、、、、、、、、， 其中，OAc、OTs、及OMs分別表示乙酸根、甲苯磺酸根、及甲磺酸根。

矽烷化合物可由下式2所示： [式2]。

在式2中，R⁵¹ 至R⁵⁴ 係獨立為氫、經取代或未經取代的烴基、或經取代或未經取代的雜烴基，以及R⁵¹ 至R⁵⁴ 獨立存在或其二或多者透過雜原子而形成環。

上述各例示性實施態樣的蝕刻組合物可包含70重量%至95重量%的磷酸、0.001重量%至5重量%的矽烷化合物、及0.001重量%至10重量%的由式1所示之銨鹽。

本發明提供一種使用上述蝕刻組合物蝕刻絕緣膜的方法，以及一種包含該蝕刻絕緣膜的方法的製備半導體元件的方法。

本發明提供一種蝕刻組合物，特定而言，一種具有高選擇比而使得可選擇性地去除氮化物膜並同時使氧化物膜的蝕刻最小化、且具有優異儲存穩定性的蝕刻組合物。

本發明的蝕刻組合物包含磷酸。磷酸可與矽氮化物反應而蝕刻矽氮化物膜，且與矽氮化物反應係如下反應式（1）所示： 3Si₃ N₄ + 27H₂ O + 4H₃ PO₄ → 4(NH₄ )₃ PO₄ + 9SiO₂ H₂ O （1）。

本發明之蝕刻組合物包含由下式1所示之銨鹽： [式1]。

在式1中，L¹ 至L³ 係獨立為經取代或未經取代的伸烴基。L¹ 至L³ 可獨立為經取代或未經取代的C₁ -C₅ 伸烷基，例如，-CH₂ CH₂ -或-CH₂ CH(CH₃ )-。L¹ 至L³ 可為彼此不同或相同的。

在式1中，R¹ 至R⁴ 係獨立為氫、經取代或未經取代的烴基。經取代或未經取代的烴基可為經取代或未經取代的C₁ -C₂₀ 烷基、或經取代或未經取代的C₆ -C₂₀ 芳基。R¹ 至R⁴ 可為彼此不同，或其二或多者可為相同的。例如，R¹ 至R³ 可為氫，以及R⁴ 可為氫或C₁ -C₂₀ 烷基。

在式1中，X^{n -} 可為n價陰離子，且較佳其中n為1至3的整數。例如，X可為鹵素，如F、Cl、Br、I等。X還可為選自由以下所組成之群組之一者： C₁ -C₁₀ 羧酸根（如乙酸根）、甲苯磺酸根、硫酸根、甲磺酸根、硫酸氫根、碳酸根、碳酸氫根、磷酸根、磷酸氫根、磷酸二氫根、及硝酸根。

本發明中所提供之由式1所示的銨鹽係提供結構穩定性給矽烷化合物，以及防止矽烷化合物的分解或異常生長，以抑制蝕刻化合物之粒子形成及矽氧化物之蝕刻。

只要銨鹽為由以上式1所示，則包含於蝕刻組合物中的銨鹽可單獨使用，或可混合使用其二或多者。

本發明中所用之銨鹽可為以下結構（1）至（14）的銨鹽：、、、、、、、、、、、、、， 其中，OAc、OTs、及OMs分別表示乙酸根、甲苯磺酸根、及甲磺酸根。

式1的銨鹽可防止蝕刻組合物的粒子形成，且基於蝕刻組合物之總重量，式1的銨鹽可以0.001重量%至10重量%的用量添加。當銨鹽以小於0.001重量%的用量添加時，難以獲得抑制粒子形成的效果；而若用量超過10重量%，則銨鹽可能會加速粒子形成。

式1的銨鹽的用量可為例如0.001至5重量%、0.001至3重量%、0.001至2重量%、0.001至1重量%、0.005至5重量%、0.005至3重量%、0.005至2重量%、0.005至1重量%、0.01至5重量%、0.01至3重量%、0.01至2重量%、0.01至1重量%、0.05至5重量%、0.05至3重量%、0.05至2重量%、0.05至1重量%、0.1至5重量%、0.1至3重量%、0.1至2重量%、0.1至1重量%、0.5至5重量%、0.5至3重量%、0.5至2重量%、或0.5至1重量%。

蝕刻組合物包含矽烷化合物。於本發明中可適當地使用任何含有一或多個矽原子的矽烷化合物。更佳地，矽烷化合物可為以下式2所示的矽烷化合物： [式2]。

在式2中，R⁵¹ 至R⁵⁴ 係獨立為氫、經取代或未經取代的烴基（如經取代或未經取代的C₁ -C₂₀ 烴基）、或經取代或未經取代的雜烴基（如經取代或未經取代的C₁ -C₂₀ 雜烴基）。R⁵¹ 至R⁵⁴ 可獨立存在，或其二或多者可形成由雜原子連接的環。例如，R⁵¹ 至R⁵⁴ 可為氫、經取代或未經取代的C₁ -C₂₀ 烷基、經取代或未經取代的C₁ -C₂₀ 雜烷基等。在此情況下，雜原子並無特別限制，但可為N、S、O、P等。

基於蝕刻組合物之總重量，由式2所示的矽烷化合物的用量可為0.005重量%至1重量%。

另外，除了由式1所示的銨鹽以外，蝕刻組合物可進一步包含額外的銨鹽。

銨鹽係具有銨離子的化合物，且本領域中任何通常所使用者均可適當地用於本發明。儘管未特別限定，銨鹽可為例如氨水、氯化銨、乙酸銨、磷酸銨、過氧二硫酸銨、硫酸銨、氟酸銨等。它們可單獨使用或以其二或更多者組合使用。

另外，本發明蝕刻組合物可更包含本領域中通常使用的視需要的添加劑，以進一步改善蝕刻效能。添加劑可包含界面活性劑、金屬離子螯合劑（metal ion sequestrant）、腐蝕抑制劑等。

本發明蝕刻組合物係用於藉由蝕刻從包含氧化物膜及氮化物膜的半導體元件選擇性地去除氮化物膜。氮化物膜可包含矽氮化物膜，例如SiN膜、SiON膜等。

另外，氧化物膜可為選自矽氧化物膜所組成之群組的至少一者，例如旋塗式介電（spin on dielectric，SOD）膜、高密度電漿（HDP）膜、熱氧化物膜、硼磷矽酸鹽玻璃（BPSG）膜、磷矽酸鹽玻璃（PSG）膜、硼矽酸鹽玻璃（BSG）膜、聚矽氮烷（PSZ）膜、氟化矽酸鹽玻璃（FSG）膜、低壓四乙基正矽酸鹽（low pressure tetraethyl orthosilicate，LPTEOS）膜、電漿增強四乙基正矽酸鹽（PETEOS）膜、高溫氧化物（HTO）膜、中溫氧化物（MTO）膜、未摻雜之矽酸鹽玻璃（USG）膜、旋塗式玻璃（SOG）膜、先進平面化層（advanced planarization layer，APL）膜、原子層沉積（ALD）膜、電漿增強氧化物（PE-oxide）膜、O3-四乙基正矽酸鹽（O3-TEOS）膜、或其組合。

涉及使用本發明蝕刻組合物的蝕刻方法可藉由濕式蝕刻方法進行，例如浸漬法、噴霧法等。

使用本發明蝕刻組合物的蝕刻方法的實例係圖示於第1圖及第2圖。第1圖及第2圖為例示性製程截面圖，其示出快閃記憶體元件的元件分離製程。

如第1圖所示，穿隧氧化物膜（tunnel oxide film）11、多晶矽膜12、緩衝氧化物膜13、及襯墊氮化物膜14係依上述順序形成於基板10上，然後將多晶矽膜12、緩衝氧化物膜13、及襯墊氮化物膜14選擇性地蝕刻以形成溝槽。然後，形成SOD氧化物膜15直至該溝槽之空隙被填補，然後於SOD氧化物膜15上進行CMP製程，使用襯墊氮化物膜14作為拋光終止膜。

如第2圖所示，在使用磷酸溶液藉由濕式蝕刻去除襯墊氮化物膜14之後，在洗滌過程中去除緩衝氧化物膜13。如此，在場區域（field area）中形成元件分離膜15A。

蝕刻製程的溫度可為50℃至300℃之範圍，較佳100℃至200℃，更佳156℃至163℃，若需要，則可視其他製程及因素而改變適合的溫度。

如此，根據包含使用本發明蝕刻組合物所進行之蝕刻方法的半導體元件製造方法，當氮化物膜及氧化物膜係交互堆疊或混合時，能夠選擇性地蝕刻氮化物膜。另外，可藉由防止粒子生成來確保製程的穩定性及可靠性，這在傳統蝕刻製程中是有問題的。

因此，該方法可有效地應用於半導體元件製造製程中需要相對於氧化物膜選擇性地蝕刻氮化物膜的各種製程中。

實施例

以下，將藉由實施例詳細描述本發明。以下實施例係關於本發明之實例，但本發明並不限於此。

[ 合成例 1]

將10公克的三乙醇胺添加至100毫升圓底燒瓶，然後添加30毫升的乙醇，並攪拌。

將該混合物冷卻直到達到0°C，同時維持N₂ 氣氛，並逐漸添加4.1公克的乙酸。將燒瓶外部的溫度增加至90°C，並使該混合物在回流下反應24小時。

將外部溫度降低至40°C，並藉由在減壓下蒸餾將乙醇去除。然後進行真空乾燥12小時，以獲得以下式 1）所示的銨鹽添加劑1：。¹ H-NMR (DMSO-d6): 5.00 (寬峰, 4H), 3.71 (t, 6H), 2.67 (t, 6H), 1.98 (s, 3H)

[ 合成例 2]

將10公克的三乙醇胺添加至100毫升圓底燒瓶，然後添加30毫升的乙腈，並攪拌。

將該混合物冷卻直到達到0°C，同時維持N₂ 氣氛，並逐漸添加4.3公克的二甲基硫酸鹽。將燒瓶外部的溫度增加至90°C，並使該混合物在回流下反應60小時。

將外部溫度降低至25°C，並去除一層乙腈，然後添加另外30毫升的乙腈至燒瓶，以對彼進行清洗-去除。

然後進行真空乾燥12小時，以獲得以下式 2）所示的銨鹽添加劑2：。¹ H-NMR (DMSO-d6): 4.78 (寬峰, 3H), 3.81 (m, 6H), 3.49 (t, 6H), 3.12 (s, 3H)

[ 合成例 3]

將5公克的三異丙醇胺添加至100毫升圓底燒瓶，然後添加30毫升的乙醇，並攪拌。

將該混合物冷卻直到達到0°C，並逐漸添加1.65毫升的70%硝酸。將燒瓶外部的溫度增加至90°C，並使該混合物在回流下反應20小時。

將外部溫度降低至50°C，並藉由在減壓下蒸餾將乙醇去除。將50毫升的甲苯添加至所得之濃縮殘留物並在減壓下再次蒸餾。然後進行真空乾燥24小時，以獲得以下式 3）所示的銨鹽添加劑3：。¹ H-NMR (DMSO-d6): 4.94 (寬峰, 4H), 3.78 (m, 3H), 2.61 (m, 6H), 1.31 (m, 9H)

[ 合成例 4]

將10公克的三異丙醇胺添加至100毫升圓底燒瓶，然後添加30毫升的乙醇，並攪拌。

將該混合物冷卻直到達到0°C，並逐漸添加9.7公克的對甲苯磺酸甲酯。將燒瓶外部的溫度增加至90°C，並使該混合物在回流下反應24小時。

將外部溫度降低至50°C，並藉由在減壓下蒸餾將乙醇去除。將50毫升的丙酮添加至所得之濃縮殘留物並在減壓下再次蒸餾。然後進行真空乾燥24小時，以獲得以下式 4）所示的銨鹽添加劑4：。¹ H-NMR (DMSO-d6): 7.48 (d, 2H), 7.12 (d, 2H), 5.05 (寬峰, 3H), 3.69 (m, 3H), 2.59 (m, 6H), 2.28 (s, 3H), 1.42 (m, 9H)

實施例 1

在半導體晶圓上準備一基板，在該基板上係沉積厚度500埃（Å）之矽氧化物膜（SiOx）及沉積厚度5000 Å之矽氮化物膜（SiN）。

如表1所示，添加85%濃度的99.4重量%的磷酸、0.5重量%的3-胺基丙基矽烷三醇、及0.1重量%的銨鹽添加劑1及混合，以製備蝕刻組合物，並使得總重量%成為100重量%。

實施例 2 至 4

使用與實施例1所用相同的方法以製備蝕刻組合物，惟使用銨鹽添加劑2至4。

比較例 1

使用與實施例1所用相同的方法以製備蝕刻組合物，惟不使用銨鹽。

比較例 2

使用與實施例1所用相同的方法以製備蝕刻組合物，惟使用乙酸銨（(NH₄ )OAc）作為銨鹽添加劑。

＜ 蝕刻組合物之製備及選擇比之量測 ＞

將實施例1至4及比較例1中所獲得的各蝕刻組合物添加至圓底燒瓶，加熱60分鐘以加熱至158℃。然後將矽晶圓浸漬至蝕刻組合物中720秒及6000秒以進行蝕刻製程。

將矽晶圓之形成圖案的表面選擇性地蝕刻，然後量測蝕刻之前及之後的矽氧化物膜及矽氮化物膜的厚度，其中係使用橢偏儀量測，即一種薄膜厚度量測儀器（NANO VIEW，SEMG-1000）。基於此，計算矽氧化物膜的蝕刻速率（SiO E／R，Å／分鐘）及氮化物膜的蝕刻速率（SiN E／R，Å／分鐘）以及其選擇比，其結果示於表1。

選擇比代表氮化物膜蝕刻速率對氧化物膜蝕刻速率的比，且蝕刻速率為藉由如下計算的值：將蝕刻之前及之後的膜厚度差異除以蝕刻時間（分鐘）。

[表1]

	組成（重量%）	銨鹽添加劑編號／用量	溫度 （°C）	SiN E/R （Å／分鐘）	SiO E/R （Å／分鐘）	蝕刻選擇比
85%磷酸	3-胺基丙基矽烷三醇
CE 1	99.5	0.5重量%	-	158	68.3	0.32	213
CE 2	99.4	0.5重量%	(NH4 )OAc／0.1重量%	158	72.7	0.21	346
EX 1	99.4	0.5重量%	1／0.1重量%	158	87.9	0.12	733
EX 2	99.4	0.5重量%	2／0.1重量%	158	87.3	0.11	794
EX 3	99.4	0.5重量%	3／0.1重量%	158	85.6	0.09	951
EX 4	99.4	0.5重量%	4／0.1重量%	158	91.3	0.15	609

*CE：比較例   **EX：實施例

如上表1所示，可理解，相較於比較例1及2，當將銨鹽添加劑1至4添加至蝕刻組合物作為添加劑時，展現顯著高的蝕刻選擇比。另外，在矽氮化物蝕刻速率（SiN E／R）方面，相較於比較例1及2，實施例1至4的蝕刻組合物展現顯著優異的效果。因此，證實可提供一種對於矽氮化物膜之蝕刻製程為最佳化的蝕刻組合物 。

基於此結果，證實使用本發明所提出之銨鹽作為添加劑可獲致改善的活性矽系結構穩定性。因此，可提供具有改善之矽氮化物膜的蝕刻速率、選擇比、及蝕刻穩定性的蝕刻組合物。

[ 蝕刻組合物隨時間的變化 ]

將比較例1及實施例1的蝕刻組合物於約70℃下儲存一段預定的時間，並在相同條件下每隔7天進行蝕刻測試。其結果示於表2。

[表2]

	儲存時間	SiN E/R （Å／分鐘）	SiO E/R （Å／分鐘）	選擇比
比較例1	-	68.3	0.32	213
7天	66.7	0.35	191
14天	65.1	0.36	181
21天	61.3	0.39	157
實施例1	-	87.9	0.12	733
7天	87.2	0.12	727
14天	86.6	0.12	722
21天	86.5	0.12	721

如上表2所示，比較例1的蝕刻組合物在21天之後顯示顯著降低的蝕刻速率（SiN E／R）及選擇比。然而，添加銨鹽添加劑1的實施例1的蝕刻組合物顯示蝕刻速率（SiN E／R）及選擇比幾乎無變化。這表示，根據本發明實施態樣的蝕刻組合物不僅具有優異的蝕刻速率及選擇比，還具有優異的儲存穩定性，因此即使儲存一段長時間，亦可維持優越的蝕刻特性。

此結果亦表示，銨鹽添加劑1的結構穩定性效果可在無異常生長或3-胺基丙基矽烷三醇的分解下，維持抑制SiO之蝕刻的功能。

根據前述例示性實施態樣，根據本發明的蝕刻組合物具有氮化物膜對氧化物膜之高蝕刻選擇比。

另外，使用本發明蝕刻組合物可防止去除氮化物膜時破壞氧化物膜的膜品質或氧化物膜的蝕刻所致之電特性劣化，以及防止生成粒子，從而改善元件特性。

本申請案主張於2019年9月4日向韓國智慧財產局提交之韓國專利申請案第10-2019-0109544的優先權，其揭露內容係全文併於此以供參考。

儘管已於上文顯示及描述例示性實施態樣，本領域技藝人士將清楚了解在不背離所附申請專利範圍所界定的本發明的範圍下可進行修改及變化。

10:基板 11:穿隧氧化物膜 12:多晶矽膜 13:緩衝氧化物膜 14:襯墊氮化物膜 15:SOD氧化物膜 15A:元件分離膜

上述及其他方案、特徵、及本發明之其他優點將藉由以下詳細描述結合所附圖式而更能清楚理解，其中：

第1圖及第2圖為示出快閃記憶體元件之元件分離製程的例示性方法的截面圖。

10:基板

11:穿隧氧化物膜

12:多晶矽膜

13:緩衝氧化物膜

14:襯墊氮化物膜

15:SOD氧化物膜

Claims (13)

1. 一種蝕刻組合物，包含：70重量%至95重量%的磷酸、含有至少一個矽(Si)原子的矽烷化合物、以及由下式1所示之銨鹽：

   

   其中，L¹至L³係獨立為經取代或未經取代的伸烴基，R¹至R⁴係獨立為氫、經取代或未經取代的烴基，以及X^n-為n價陰離子，其中n為1至3的整數。
2. 如請求項1所述之蝕刻組合物，其中X為選自由以下所組成之群組之一者：鹵素、C₁-C₁₀羧酸根、甲苯磺酸根、硫酸根、甲磺酸根、硫酸氫根、碳酸根、碳酸氫根、磷酸根、磷酸氫根、磷酸二氫根、及硝酸根。
3. 如請求項1所述之蝕刻組合物，其中L¹至L³係獨立為經取代或未經取代的C₁-C₅伸烷基。
4. 如請求項3所述之蝕刻組合物，其中L¹至L³為相同的。
5. 如請求項4所述之蝕刻組合物，其中L¹至L³為-CH₂CH₂-或-CH₂CH(CH₃)-。
6. 如請求項1所述之蝕刻組合物，其中該烴基為經取代或未經取代的C₁-C₂₀烷基、或經取代或未經取代的C₆-C₂₀芳基。
7. 如請求項1所述之蝕刻組合物，其中R¹至R³為氫，以及R⁴為氫或C₁-C₂₀烷基。
8. 如請求項7所述之蝕刻組合物，其中R⁴為氫或-CH₃。
9. 如請求項1所述之蝕刻組合物，其中式1係選自以下結構式(1)至(14)：

   

   

   其中，OAc、OTs、及OMs分別表示乙酸根、甲苯磺酸根、及甲磺酸根。
10. 如請求項1所述之蝕刻組合物，其中該矽烷化合物係由下式2所示：

    

    其中，在式2中，R⁵¹至R⁵⁴係獨立為氫、經取代或未經取代的烴基、或經取代或未經取代的雜烴基，以及R⁵¹至R⁵⁴獨立存在或其二或多者經由雜原子而形成環。
11. 如請求項1至10中任一項所述之蝕刻組合物，包含0.001重量%至5重量%的矽烷化合物、及0.001重量%至10重量%的由式1所示之銨鹽。
12. 一種蝕刻絕緣膜的方法，其係使用如請求項1至10中任一項所述之蝕刻組合物。
13. 一種製備半導體元件的方法，其包含：依順序使穿隧氧化物膜(tunnel oxide film)、多晶矽膜、緩衝氧化物膜、及襯墊氮化物膜形成於基板上；藉由選擇性地蝕刻該多晶矽膜、該緩衝氧化物膜、及該襯墊氮化物膜來形成溝槽；形成SOD氧化物膜以使該溝槽之空隙被填補；在該SOD氧化物膜上進行化學機械拋光(CMP)製程，其中使用該襯墊氮化物膜作為拋光終止膜；使用如請求項1至10中任一項所述之蝕刻組合物藉由濕式蝕刻去除該襯墊氮化物膜；以及去除該緩衝氧化物膜。