KR20210006642A - 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법 - Google Patents

실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20210006642A
KR20210006642A KR1020190082503A KR20190082503A KR20210006642A KR 20210006642 A KR20210006642 A KR 20210006642A KR 1020190082503 A KR1020190082503 A KR 1020190082503A KR 20190082503 A KR20190082503 A KR 20190082503A KR 20210006642 A KR20210006642 A KR 20210006642A
Authority
KR
South Korea
Prior art keywords
silicon nitride
formula
etching solution
nitride film
group
Prior art date
Application number
KR1020190082503A
Other languages
English (en)
Inventor
유호성
김명현
이준은
Original Assignee
오씨아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오씨아이 주식회사 filed Critical 오씨아이 주식회사
Priority to KR1020190082503A priority Critical patent/KR20210006642A/ko
Priority to CN202010554002.0A priority patent/CN112210379B/zh
Priority to JP2020115810A priority patent/JP2021015969A/ja
Publication of KR20210006642A publication Critical patent/KR20210006642A/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법에 관한 것이며, 보다 상세하게는 실리콘 질화막 식각 용액 중 헤테로 아릴계 치환기를 갖는 화합물을 포함함으로써, 쉽게 분해되지 않으면서도 인산 수용액에서 높은 분포도를 나타냄으로써, 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비를 향상시키는 것이 가능한 실리콘 질화막 식각 용액 및 이를 사용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법에 관한 것이다.

Description

실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법{ETCHING SOLUTION FOR SILICON NITRIDE LAYER AND METHOD FOR PREPARING SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법에 관한 것이며, 보다 상세하게는 실리콘 질화막의 식각시 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비를 향상시키는 것이 가능한 실리콘 질화막 식각 용액 및 이를 사용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법에 관한 것이다.
현재 실리콘 질화막과 실리콘 산화막을 식각하는 방법으로는 여러가지가 있는데 건식 식각법과 습식 식각법이 주로 사용되는 방법이다.
건식 식각법은 통상적으로 기체를 이용한 식각법으로서 등방성이 습식 식각법보다 뛰어나다는 장점이 있으나 습식 식각법보다 생산성이 많이 떨어지고 고가의 방식이라는 점에서 습식 식각법이 널리 이용되고 있는 추세이다.
일반적으로 습식 식각법으로는 식각 용액으로서 인산을 사용하는 방법이 잘 알려져 있다. 이 때, 실리콘 질화막의 식각을 위해 순수한 인산만 사용할 경우 소자가 미세화됨에 따라 실리콘 질화막뿐만 아니라 실리콘 산화막까지 식각됨에 따라 각종 불량 및 패턴 이상이 발생되는 등의 문제가 발생할 수 있기 때문에 실리콘 산화막에 보호막을 형성하여 실리콘 산화막의 식각 속도를 더욱 낮출 필요가 있다.
본 발명은 고온에서 수행되는 식각 공정에서 실리콘 산화막에 대한 식각 속도를 낮춰 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비를 향상시키는 것이 가능한 실리콘 질화막 식각 용액을 제공하는 것을 목적으로 한다.
또한, 본 발명은 상술한 실리콘 질화막 식각 용액을 사용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
상술한 기술적 과제의 해결을 위해, 본 발명의 일 측면에 따르면, 실리콘 질화막 식각 용액은 인산 수용액 및 하기의 화학식 1로 표시되는 화합물을 포함한다.
[화학식 1]
Figure pat00001
상기 화학식 1에서,
m 은 0 내지 20의 정수이고,
R1, R2, R3, R4, R5, R6, R7 및 R8 은 각각 독립적으로 수소, 할로겐, 할로알킬기, 히드록시기(-OH), C1-C10 의 알킬기 및 C3-C10 의 시클로알킬기로부터 선택되며,
n 은 1 내지 20의 정수이고,
A는 -(C(R9)(R10))p- 이며,
R9 및 R10 은 각각 독립적으로 수소, C1-C10 의 알킬기 및 C3-C10 의 시클로알킬기로부터 선택되고,
p 는 0내지 3이며,
X는 치환 또는 비치환된 C6-C30 아릴기, 또는 치환 또는 비치환된 C3-C20 헤테로아릴기이고,
상기
Figure pat00002
Figure pat00003
순차적으로 배열, 규칙적으로 교대배열 또는 불규칙적으로 랜덤하게 배열된다.
또한, 본 발명의 다른 측면에 따르면, 상술한 실리콘 질화막 식각 용액을 사용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법이 제공된다.
본 발명에 따른 실리콘 질화막 식각 용액 중 상기 화학식 1로 표시되는 화합물을 사용함에 따라 식각 조건 하에서 쉽게 분해되지 않으며, 용해도가 우수하여 실리콘 산화막 대비 실리콘 질화막에 대한 식각 속도를 낮출 수 있다.
이 때, 본원에서 사용되는 상기 화학식 1로 표시되는 화합물은 아릴계 또는 헤테로아릴계 치환기를 포함함으로써, 인산 수용액에서 높은 분포도를 나타내어, 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비를 향상시킬 수 있다.
도 1 은 본 발명의 일 실시예에 따른 식각 용액을 이용한 실리콘 질화막 제거 공정을 개략적으로 나타낸 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 후술하는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
이하, 본 발명에 따른 실리콘 질화막 식각 용액에 대하여 상세히 설명하도록 한다.
본 발명의 일 측면에 따르면, 인산 수용액 및 하기의 화학식 1로 표시되는 화합물을 포함하는 실리콘 질화막 식각 용액이 제공된다.
[화학식 1]
Figure pat00004
상기 화학식 1에서,
m 은 0 내지 20의 정수이고,
R1, R2, R3, R4, R5, R6, R7, 및 R8 은 각각 독립적으로 수소, 할로겐, 할로알킬기, 히드록시기(-OH), C1-C10 의 알킬기 및 C3-C10 의 시클로알킬기로부터 선택되며,
n 은 1 내지 20의 정수이고,
A는 -(C(R9)(R10))p- 이며,
R9 및 R10 은 각각 독립적으로 수소, C1-C10 의 알킬기 및 C3-C10 의 시클로알킬기로부터 선택되고,
p 는 0 내지 3이며,
X는 치환 또는 비치환된 C6-C30 아릴기, 또는 치환 또는 비치환된 C3-C20 헤테로아릴기이고,
상기
Figure pat00005
Figure pat00006
순차적으로 배열, 규칙적으로 교대배열 또는 불규칙적으로 랜덤하게 배열된다.
본원에서 Ca-Cb 작용기는 a 내지 b 개의 탄소 원자를 갖는 작용기를 의미한다. 예를 들어, Ca-Cb 알킬은 a 내지 b 개의 탄소 원자를 갖는, 직쇄 알킬 및 분쇄 알킬 등을 포함하는 포화 지방족기를 의미한다. 직쇄 또는 분쇄 알킬은 이의 주쇄에 10개 이하(예를 들어, C1-C10의 직쇄, C3-C10의 분쇄), 바람직하게는 4개 이하, 보다 바람직하게는 3개 이하의 탄소 원자를 가진다.
구체적으로, 알킬은 메틸, 에틸, n-프로필, i-프로필, n-뷰틸, s-뷰틸, i-뷰틸, t-뷰틸, 펜트-1-일, 펜트-2-일, 펜트-3-일, 3-메틸뷰트-1-일, 3-메틸뷰트-2-일, 2-메틸뷰트-2-일, 2,2,2-트리메틸에트-1-일, n-헥실, n-헵틸 및 n-옥틸일 수 있다.
본원에서 시클로알킬(cycloalkyl)은 달리 정의되지 않는 한 각각 알킬의 고리형 구조로 이해될 수 있을 것이다.
시클로알킬의 비제한적인 예로는 시클로펜틸, 사이클로헥실, 1-시클로헥세닐, 3-시클로헥세닐 및 시클로헵틸 등이 있다.
본원에서 할로겐은 플루오로(-F), 클로로(-Cl), 브로모(-Br) 또는 요오도(-I)을 의미하며, 할로알킬은 상술한 할로겐으로 치환된 알킬을 의미한다. 예를 들어, 할로메틸은 메틸의 수소 중 적어도 하나가 할로겐으로 대체된 메틸(-CH2X, -CHX2또는 -CX3)을 의미한다.
본원에서 아릴은 달리 정의되지 않는 한, 단일 고리 또는 서로 접합 또는 공유결합으로 연결된 다중 고리(바람직하게는 1 내지 4개의 고리)를 포함하는 불포화 방향족성 고리를 의미한다. 아릴의 비제한적인 예로는 페닐, 바이페닐, o- 터페닐(terphenyl), m-터페닐, p-터페닐, 1-나프틸, 2-나프틸, 1-안트릴(anthryl), 2-안트릴, 9-안트릴, 1-페난트레닐(phenanthrenyl), 2-페난트레닐, 3-페난트레닐, 4-페난트레닐, 9-페난트레닐, 1-피레닐, 2-피레닐 및 4-피레닐 등이 있다.본원에서 헤테로아릴은 단환 또는 서로 접합 또는 공유결합으로 연결된 다환의 불포화 방향족성 고리를 의미하며, 상기 고리 내 하나 이상의 탄소원자가 질소, 산소 또는 황과 같은 비탄소 원자로 치환된 작용기를 의미한다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 용액은 물에 의해 쉽게 분해되지 않으면서도 인산 수용액에서 분포도를 증가시키기 위해 하기 화학식 1로 표시되는 화합물을 포함한다.
일반적으로, 인산 수용액으로부터 실리콘 기판을 보호하기 위해 실리콘 질화막 식각 용액에 실리콘 폴리머가 첨가될 수 있다. 그러나, 실리콘 폴리머는 용해도가 낮아 인산 수용액 내 분포도를 증가시킬 수 없는 문제가 있다. 또한 실리콘 폴리머는 물과 반응하여 쉽게 분해되는 바, 실리콘 폴리머와 물과의 반응성을 감소시키기 위해 실리콘 질화막 식각 용액에 소수성(Hydrophobic) 화합물이 첨가될 수 있다. 그러나, 소수성 화합물이 첨가될 경우 실리콘 폴리머의 용해도는 더욱 낮아지며, 인산 수용액 내의 실리콘 폴리머의 분포도는 더욱 감소될 수 있다. 이로 인해, 실리콘 질화막 식각 용액에 실리콘 폴리머를 첨가하더라도 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비의 증가 효과가 미비한 문제가 있다.
[화학식 1]
Figure pat00007
상기 화학식 1에서,
m 은 0 내지 20의 정수이고,
R1, R2, R3, R4, R5, R6, R7 및 R8 은 각각 독립적으로 수소, 할로겐, 할로알킬기, 히드록시기(-OH), C1-C10 의 알킬기 및 C3-C10 의 시클로알킬기로부터 선택되며,
n 은 1 내지 20의 정수이고,
A는 -(C(R9)(R10))p- 이며,
R9 및 R10 은 각각 독립적으로 수소, C1-C10 의 알킬기 및 C3-C10 의 시클로알킬기로부터 선택되고,
p 는0 내지 3이며,
X는 치환 또는 비치환된 C6-C30 아릴기, 또는치환 또는 비치환된 C3-C20 헤테로아릴기이고,
상기
Figure pat00008
Figure pat00009
순차적으로 배열, 규칙적으로 교대배열 또는 불규칙적으로 랜덤하게 배열된다.
여기서, 본 발명의 상기 화학식 1로 표시되는 화합물은 아릴계 또는 헤테로 아릴계 치환기를 대칭적으로 포함함으로써, 물과 화학식 1로 표시되는 화합물 중 Si와의 반응성을 감소시킬 수 있다. 이에 따라, 화학식 1로 표시되는 화합물은 쉽게 분해되지 않으며, 화합물 구조를 유지함으로써, 인산 수용액으로부터 실리콘 기판을 효과적으로 보호할 수 있다.
또한, 본 발명의 일 실시예에 따른 실리콘 질화막 식각 용액은 적정 용해도를 확보하여, 인산 수용액 내 분포도를 향상시키고, 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비를 높이기 위해 화학식 1로 표시되는 화합물을 포함한다.
일예로, 화학식 1로 표시되는 화합물에서 상기
Figure pat00010
Figure pat00011
는 순차적으로 배열, 규칙적으로 교대배열 또는 불규칙적으로 랜덤하게 배열되며, 구체적으로, 화학식 1로 표시되는 화합물은 하기 화학식 7로 표시되는 화합물과 같이 순차적으로 배열될 수 있다.
[화학식 7]
Figure pat00012
또한, 화학식 1로 표시되는 화합물은 하기 화학식 8로 표시되는 화합물과 같이 규칙적으로 교대배열 될 수 있다.
[화학식 8]
Figure pat00013
또한, 화학식 1로 표시되는 화합물은 하기 화학식 9로 표시되는 화합물과 같이 불규칙적으로 랜덤하게 배열될 수 있다.
[화학식 9]
Figure pat00014
또한, 일예로, 화학식 1로 표시되는 화합물에서 상기 R1, R2, R3, R4, R5, R6, R7,R8, R9 및 R10 은 각각 독립적으로 C1-C10 의 알킬기이며, 상기 X는 질소, 산소 및 황으로부터 선택되는 헤테로 원자를 포함하고, 상기 X는 단환의 치환 또는 비치환된 아릴기, 또는 단환의 치환 또는 비치환된 헤테로아릴기일 수 있다.
여기서, 상기 X는 탄소와 전기 음성도 차이가 있는 질소, 산소 및 황으로부터 선택되는 헤테로 원자를 포함할 수 있으며, 특히 상기 X는 탄소보다 전기 음성도가 큰 질소 원자를 포함하는 것이 바람직하다.
또한 일예로, 화학식 1로 표시되는 화합물에서 상기 X는 하기 화학식 2, 화학식 3, 화학식 4, 화학식 5 또는 화학식 6으로 표시되는 화합물일 수 있다.
[화학식 2]
Figure pat00015
[화학식 3]
Figure pat00016
[화학식 4]
Figure pat00017
[화학식 5]
Figure pat00018
[화학식 6]
*-Ar-((CH2)s-NR13R14)t
상기 화학식 3, 화학식 4, 화학식 5 및 화학식 6에서,
R11, R12, R13 및 R14 는 각각 독립적으로 C1-C10 의 알킬기, C6-C12 사이클로알킬기, C6-C30 아릴기, 및 할로겐으로부터 선택되며,
Y1, Y2, Y3, Y4, 및 Y5 는 각각 독립적으로 질소 및 황으로부터 선택되고,
X1, X2, 및 X3 은 각각 독립적으로 탄소, 질소, 산소 및 황으로부터 선택되며,
Ar 은 치환 또는 비치환된 C6-C30 아릴기, 또는 치환 또는 비치환된 C3-C20 헤테로아릴기이고,
s 는 1 내지 4이며,
t 는 1 내지 2이다.
일반적으로, 실리콘 폴리머와 물과의 반응은 하기 반응식 1로 나타낼 수 있다.
[반응식 1]
Figure pat00019
상기 반응식 1과 같이, 일반적으로 실리콘 폴리머는 물과 반응하여 쉽게 분해될 수 있다. 이에 따라, 실리콘 폴리머는 화합물 구조를 유지하지 못함으로써, 인산 수용액으로부터 실리콘 기판을 충분히 보호할 수 없는 문제가 있다.
여기서, 일 실시예에 따른 본 발명의 화학식 1로 표시되는 화합물과 물과의 반응은 반응식 2 또는 반응식 3으로 나타낼 수 있다.
[반응식 2]
Figure pat00020
[반응식 3]
Figure pat00021
상기 반응식 2 및 반응식 3과 같이, 화학식 1로 표시되는 화합물은 실리콘 폴리머에 부피가 큰 아릴기 또는 헤테로 아릴기를 대칭적으로 도입함으로써, 아릴기 또는 헤테로 아릴기의 입체장애(steric hinderance)를 통해 물과 Si와의 반응성을 효과적으로 감소시킬 수 있다. 이에 따라, 실리콘 폴리머는 화합물 구조를 유지하며 실리콘 기판의 보호막을 형성하여, 인산 수용액으로부터 실리콘 기판을 더욱 효과적으로 보호할 수 있다.
또한, 본 발명의 화학식 1로 표시되는 화합물은 실리콘 폴리머에 극성인 아릴기 또는 헤테로 아릴기를 도입함으로써, 용해도가 증가되며, 이에 따라 인산 수용액 내 분포도가 향상될 수 있다.
즉, 본 발명의 화학식 1로 표시되는 화합물은 실리콘 폴리머에 부피가 큰 아릴기 또는 헤테로 아릴기를 대칭적으로 도입함으로써, 아릴기 또는 헤테로 아릴기의 입체장애를 통해 물과 Si와의 반응성을 감소시킴과 동시에 극성을 나타내는 아릴기 또는 헤테로 아릴기에 의해 용해도를 증가시킬 수 있다. 이에 따라, 인산 수용액 내의 실리콘 폴리머의 분포도를 증가시켜, 인산 수용액으로부터 실리콘 기판을 효과적으로 보호할 수 있으며, 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비를 높일 수 있다.
상술한 화학식 1로 표시되는 화합물은 실리콘 질화막 식각 용액 중 300 내지 300,000 ppm으로 존재하는 것이 바람직하다. 또한, 상술한 화학식 1로 표시되는 화합물은 실리콘 질화막 식각 용액 중 400 내지 100,000 ppm으로 존재하는 것이 더욱 바람직하다. 여기서, 첨가제의 함량은 실리콘 질화막 식각 용액 중 용해된 화학식 1로 표시되는 화합물의 양으로서, ppm의 단위로서 나타낸 것이다.
예를 들어, 실리콘 질화막 식각 용액 중 화학식 1로 표시되는 화합물이 5,000 ppm으로 존재한다는 것은 실리콘 질화막 식각 용액 중 용해된 화학식 1로 표시되는 화합물이 5,000 ppm인 것을 의미할 것이다.
실리콘 질화막 식각 용액 중 화학식 1로 표시되는 화합물이 300 ppm 미만으로 존재할 경우, 식각 조건 하에서 실리콘 화합물의 양이 충분하지 못해 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비의 증가 효과가 미비할 수 있다.
반면, 실리콘 질화막 식각 용액 중 화학식 1로 표시되는 화합물이 300,000 ppm을 초과할 경우, 실리콘 질화막 식각 용액 내 실리콘 화합물의 포화농도 증가로 인해 실리콘계 파티클이 생성되는 문제가 발생할 수 있다.
본 발명에 따른 실리콘 질화막 식각 용액의 식각 대상인 실리콘 기판은 적어도 실리콘 산화막(SiOx)을 포함하는 것이 바람직하며, 실리콘 산화막 및 실리콘 질화막(SixNy,)을 동시에 포함할 수 있다. 또한. 실리콘 산화막과 실리콘 질화막이 동시에 포함된 실리콘 기판의 경우, 실리콘 산화막과 실리콘 질화막이 교대로 적층되거나 서로 다른 영역에 적층된 형태일 수 있다.
여기서, 실리콘 산화막은 용도 및 소재의 종류 등에 따라 SOD (Spin On Dielectric)막, HDP (High Density Plasma)막, 열산화막(thermal oxide), BPSG (Borophosphate Silicate Glass)막, PSG (Phospho Silicate Glass)막, BSG (BoroSilicate Glass)막, PSZ (Polysilazane)막, FSG (Fluorinated Silicate Glass)막, LP-TEOS (Low Pressure TetraEthyl Ortho Silicate)막, PETEOS (Plasma Enhanced Tetra Ethyl Ortho Silicate)막, HTO (High TemperatureOxide)막, MTO (Medium Temperature Oxide)막, USG (Undopped Silicate Glass)막, SOG (Spin On Glass)막, APL (Advanced Planarization Layer)막, ALD (Atomic Layer Deposition)막, PE-산화막(Plasma Enhanced oxide)또는 O3-TEOS (O3-Tetra Ethyl Ortho Silicate) 등으로 언급될 수 있다.
여기서, 인산 수용액은 실리콘 질화막을 식각함과 동시에 식각 용액의 pH를 유지시켜 식각 용액 내 존재하는 다양한 형태의 실리콘 화합물이 실리콘계 파티클로 변화하는 것을 억제하는 성분이다.
일 실시예에 있어서, 실리콘 질화막 식각 용액 100 중량부에 대하여 인산 수용액은 60 내지 90 중량부로 포함되는 것이 바람직하다.
실리콘 질화막 식각 용액 100 중량부에 대하여 인산 수용액의 함량이 60 중량부 미만인 경우, 실리콘 질화막의 식각 속도가 저하되어 실리콘 질화막이 충분히 식각되지 않거나 실리콘 질화막의 식각의 공정 효율성이 저하될 우려가 있다.
반면, 실리콘 질화막 식각 용액 100 중량부에 대하여 인산 수용액의 함량이 90 중량부를 초과할 경우, 실리콘 질화막의 식각 속도 대비 실리콘 산화막의 식각 속도가 증가됨에 따라 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비가 저하될 수 있으며, 실리콘 산화막의 식각에 따른 실리콘 기판의 불량이 야기될 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 용액은 화학식 1로 표시되는 화합물을 포함함에 따라 저하되는 실리콘 질화막의 식각 속도를 보상함과 동시에 전체적인 식각 공정의 효율을 향상시키기 위해 불소-함유 화합물을 더 포함할 수 있다.
본원에서 불소-함유 화합물은 불소 이온을 해리시킬 수 있는 임의의 형태의 화합물을 모두 지칭한다.
일 실시예에 있어서, 불소-함유 화합물은 불화수소, 불화암모늄, 중불화암모늄 및 불화수소암모늄으로부터 선택되는 적어도 하나이다.
또한, 다른 실시예에 있어서, 불소-함유 화합물은 유기계 양이온과 불소계 음이온이 이온 결합된 형태의 화합물일 수 있다.
예를 들어, 불소-함유 화합물은 알킬암모늄과 불소계 음이온이 이온 결합된 형태의 화합물일 수 있다. 여기서, 알킬암모늄은 적어도 하나의 알킬기를 가지는 암모늄으로서 최대 네 개의 알킬기를 가질 수 있다. 알킬기에 대한 정의는 전술한 바 있다.
또 다른 예에 있어서, 불소-함유 화합물은 알킬피롤리움, 알킬이미다졸리움, 알킬피라졸리움, 알킬옥사졸리움, 알킬티아졸리움, 알킬피리디니움, 알킬피리미디니움, 알킬피리다지니움, 알킬피라지니움, 알킬피롤리디니움, 알킬포스포니움, 알킬모포리니움 및 알킬피페리디니움으로부터 선택되는 유기계 양이온과 플루오로포스페이트, 플루오로알킬-플루오로포스페이트, 플루오로보레이트 및 플루오로알킬-플루오로보레이트으로부터 선택되는 불소계 음이온이 이온 결합된 형태의 이온성 액체일 수 있다.
실리콘 질화막 식각 용액 중 불소-함유 화합물로서 일반적으로 사용되는 불화수소 또는 불화암모늄에 비하여 이온성 액체 형태로 제공되는 불소-함유 화합물은 높은 끓는점 및 분해 온도를 가지는 바, 고온에서 수행되는 식각 공정 중 분해됨에 따라 식각 용액의 조성을 변화시킬 우려가 적다는 이점이 있다.
본 발명의 다른 측면에 따르면, 상술한 실리콘 질화막 식각 용액을 사용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법이 제공된다.
본 제조 방법에 따르면, 적어도 실리콘 질화막(SixNy)을 포함하는 실리콘 기판 상에서 상술한 식각 용액을 사용하여 실리콘 질화막에 대한 선택적인 식각 공정을 수행함으로써 반도체 소자를 제조하는 것이 가능하다.
반도체 소자의 제조에 사용되는 실리콘 기판은 실리콘 질화막(SixNy)을 포함하거나, 실리콘 산화막 및 실리콘 질화막(SixNy)을 동시에 포함할 수 있다. 또한. 실리콘 산화막과 실리콘 질화막이 동시에 포함된 실리콘 기판의 경우, 실리콘 산화막과 실리콘 질화막이 교대로 적층되거나 서로 다른 영역에 적층된 형태일 수 있다.
본 발명에 따른 반도체 소자의 제조 방법은 NAND 소자의 제조 공정에 적용될 수 있다. 보다 구체적으로, NAND 형성을 위한 적층 구조체 중 실리콘 산화막에 대한 손실 없이 실리콘 질화막을 선택적으로 제거가 요구되는 공정 단계에서 상술한 식각 용액을 사용함으로써 수행될 수 있다.
일예로, 도 1은 본 발명에 따른 식각 용액을 이용한 실리콘 질화막 제거 공정을 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, 실리콘 기판(10) 상에 실리콘 질화막(11)과 실리콘 산화막(12)이 교대로 적층된 적층 구조체(20) 위에 마스크 패턴층(30)을 형성한 후, 이방성 식각 공정을 통해 트렌치(50)가 형성된다.
또한, 도 1을 참조하면, 적층 구조체(20) 내에 형성된 트렌치(50) 영역을 통해 본 발명에 따른 식각 용액이 투입되며, 이에 따라 실리콘 질화막(11)이 식각되고, 실리콘 산화막(12)과 마스크 패턴층(30)만 남게된다.
즉, 본 발명은 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비가 향상된 식각 용액을 사용함으로써, 적층 구조체(20) 내 실리콘 산화막(12)의 식각을 최소화하며 충분한 시간 동안 실리콘 질화막(11)을 완전하고 선택적으로 제거할 수 있다. 이후, 실리콘 질화막(11)이 제거된 영역에 게이트 전극을 형성하는 단계가 포함된 후속 공정을 통해 반도체 소자를 제조할 수 있다.
이하에서는 본 발명의 구체적인 실시예들을 제시한다. 다만, 하기에 기재된 실시예들은 본 발명을 구체적으로 예시하거나 설명하기 위한 것에 불과하며, 이로서 본 발명이 제한되어서는 아니된다.
실시예
식각 용액의 제조
실시예 1 내지 6에서는 화학식 1로 표시되는 화합물을 인산 수용액에 첨가하여 초기 농도가 300 ppm이 되도록 식각 용액을 제조하였다.
실시예 1 내지 6 및 비교예 1 내지 3에 따른 식각 용액 조성물은 표 1과 같다.
식각 용액 조성물 화학식 1의 화합물

실시예 1
인산 수용액(85중량%)
+ 화학식 1의 화합물(0.03중량%)
+ 잔부 물
Figure pat00022

실시예 2
Figure pat00023

실시예 3
Figure pat00024

실시예 4
Figure pat00025

실시예 5
Figure pat00026

실시예 6
Figure pat00027
식각 용액 조성물 첨가제

비교예 1
인산 수용액(85중량%)+ 실리콘 폴리머 첨가제(0.03중량%)
+ 잔부 물

-

비교예 2
인산 수용액(85중량%)+ 실리콘 폴리머 첨가제(0.03중량%)
+ 잔부 물
Figure pat00028

비교예 3
인산 수용액(85중량%)+ 실리콘 폴리머 첨가제(0.03중량%)
+ 잔부 물
Figure pat00029
실험예
각 실시예 및 비교예에 따른 조성을 가지는 실리콘 질화막 식각 용액을 175℃에서 500 Å 두께의 실리콘 산화막(thermal oxide layer) 및 실리콘 질화막을 가열된 식각 용액에 침지시켜 10분간 식각하였다.
식각 전 및 식각 후 실리콘 산화막 및 실리콘 질화막의 두께는 엘립소미트리(Nano-View, SE MG-1000; Ellipsometery)를 이용하여 측정하였으며, 식각 속도는 식각 전 및 식각 후 실리콘 산화막 및 실리콘 질화막의 두께 차이를 식각 시간(10분)으로 나누어 산출한 수치이다.
측정된 식각 속도는 하기의 표 2 에 나타내었다.
실리콘 산화막
식각 속도(
Figure pat00030
/min)
실리콘 질화막
식각 속도(
Figure pat00031
/min)
식각 선택비
(실리콘 질화막 식각 속도/ 실리콘 산화막 식각 속도)
실시예 1 0.61 92.05 150.90
실시예 2 0.57 92.67 162.58
실시예 3 0.59 92.16 150.70
실시예 4 0.58 92.14 158.86
실시예 5 0.59 92.11 156.12
실시예 6 0.58 92.15 158.88
비교예 1 5.88 91.99 15.64
비교예 2 5.41 92.04 17.01
비교예 3 5.43 93.01 17.13
상기 표 2에 나타난 바와 같이, 실시예 1 내지 6의 실리콘 질화막 식각 용액은 비교예 1 내지 3의 실리콘 질화막 식각 용액에 비해 실리콘 산화막에 대한 식각 속도를 낮출 수 있으며, 이에 따라 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비가 향상됨을 확인할 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
10 : 실리콘 기판 11 : 실리콘 질화막
12 : 실리콘 산화막 20 : 적층 구조체
30 : 마스크 패턴층 50 : 트렌치

Claims (7)

  1. 인산 수용액; 및
    하기의 화학식 1로 표시되는 화합물;을 포함하는
    실리콘 질화막 식각 용액:

    [화학식 1]
    Figure pat00032



    상기 화학식 1에서,
    m 은 0 내지 20의 정수이고,
    R1, R2, R3, R4, R5, R6, R7, 및 R8 은 각각 독립적으로 수소, 할로겐, 할로알킬기, 히드록시기(-OH), C1-C10 의 알킬기 및 C3-C10 의 시클로알킬기로부터 선택되며,
    n 은 1 내지 20의 정수이고,
    A는 -(C(R9)(R10))p- 이며,
    R9 및 R10 은 각각 독립적으로 수소, C1-C10 의 알킬기 및 C3-C10 의 시클로알킬기로부터 선택되고,
    p 는 0내지 3이며,
    X는 치환 또는 비치환된 C6-C30 아릴기, 또는 치환 또는 비치환된 C3-C20 헤테로아릴기이고,
    상기
    Figure pat00033
    Figure pat00034

    순차적으로 배열, 규칙적으로 교대배열 또는 불규칙적으로 랜덤하게 배열된다.
  2. 제1항에 있어서,
    상기 R1, R2, R3, R4, R5, R6, R7, R8, R9및 R10 은 각각 독립적으로 C1-C10 의 알킬기이며,
    상기 X는 질소, 산소 및 황으로부터 선택되는 헤테로 원자를 포함하고,
    상기 X는 단환의 치환 또는 비치환된 아릴기, 또는 단환의 치환 또는 비치환된 헤테로아릴기인 것을 특징으로 하는
    실리콘 질화막 식각 용액.
  3. 제1항에 있어서,
    상기 X는 하기 화학식 2, 화학식 3, 화학식 4, 화학식 5 또는 화학식 6으로 표시되는 화합물인 것을 특징으로 하는 실리콘 질화막 식각 용액:

    [화학식 2]
    Figure pat00035


    [화학식 3]
    Figure pat00036


    [화학식 4]
    Figure pat00037


    [화학식 5]
    Figure pat00038


    [화학식 6]
    *-Ar-((CH2)s-NR13R14)t
    상기 화학식 3, 화학식 4, 화학식 5 및 화학식 6에서,
    R11, R12, R13 및 R14 는 각각 독립적으로 C1-C10 의 알킬기, C6-C12 사이클로알킬기, C6-C30 아릴기, 및 할로겐으로부터 선택되며,
    Y1, Y2, Y3, Y4, 및 Y5 는 각각 독립적으로 질소 및 황으로부터 선택되고,
    X1, X2, 및 X3 은 각각 독립적으로 탄소, 질소, 산소 및 황으로부터 선택되며,
    Ar 은 치환 또는 비치환된 C6-C30 아릴기, 또는 치환 또는 비치환된 C3-C20 헤테로아릴기이고,
    s 는 1 내지 4이며,
    t 는 1 내지 2이다.
  4. 제1항에 있어서,
    상기 실리콘 질화막 식각 용액 중 상기 화학식 1로 표시되는 화합물은 300 내지 300,000 ppm 으로 포함되는 것을 특징으로 하는
    실리콘 질화막 식각 용액.
  5. 제1항에 있어서,
    상기 실리콘 질화막 식각 용액은 불화수소, 불화암모늄, 중불화암모늄 및 불화수소암모늄으로부터 선택되는 적어도 하나의 불소-함유 화합물을 더 포함하는,
    실리콘 질화막 식각 용액.
  6. 제1항에 있어서,
    상기 실리콘 질화막 식각 용액은 유기계 양이온과 불소계 음이온이 이온 결합된 형태를 가지는 불소-함유 화합물을 더 포함하는,
    실리콘 질화막 식각 용액.
  7. 제 1 항에 따른 실리콘 질화막 식각 용액을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법.
KR1020190082503A 2019-07-09 2019-07-09 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법 KR20210006642A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190082503A KR20210006642A (ko) 2019-07-09 2019-07-09 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
CN202010554002.0A CN112210379B (zh) 2019-07-09 2020-06-17 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法
JP2020115810A JP2021015969A (ja) 2019-07-09 2020-07-03 シリコン窒化膜エッチング溶液、及びこれを用いた半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190082503A KR20210006642A (ko) 2019-07-09 2019-07-09 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210006642A true KR20210006642A (ko) 2021-01-19

Family

ID=74058739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190082503A KR20210006642A (ko) 2019-07-09 2019-07-09 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법

Country Status (3)

Country Link
JP (1) JP2021015969A (ko)
KR (1) KR20210006642A (ko)
CN (1) CN112210379B (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160010267A (ko) * 2014-07-17 2016-01-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
US9868902B2 (en) * 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
US10167425B2 (en) * 2016-05-04 2019-01-01 Oci Company Ltd. Etching solution capable of suppressing particle appearance
CN107573940A (zh) * 2016-07-04 2018-01-12 Oci有限公司 氮化硅膜蚀刻溶液
US10995269B2 (en) * 2016-11-24 2021-05-04 Samsung Electronics Co., Ltd. Etchant composition and method of fabricating integrated circuit device using the same
KR20180075417A (ko) * 2016-12-26 2018-07-04 솔브레인 주식회사 식각용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자의 제조방법
CN117568038A (zh) * 2016-12-26 2024-02-20 秀博瑞殷株式公社 蚀刻用组合物和使用该蚀刻用组合物制造半导体器件的方法
CN109216187B (zh) * 2017-07-06 2023-08-29 Oci有限公司 蚀刻组合物、蚀刻方法及利用其的半导体器件的制造方法
KR102336865B1 (ko) * 2017-07-06 2021-12-09 오씨아이 주식회사 식각 조성물 및 이를 이용한 식각 방법
KR20190051656A (ko) * 2017-11-07 2019-05-15 삼성전자주식회사 식각 조성물, 실리콘 질화막의 식각 방법, 및 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
CN112210379B (zh) 2023-10-27
CN112210379A (zh) 2021-01-12
JP2021015969A (ja) 2021-02-12

Similar Documents

Publication Publication Date Title
KR102258316B1 (ko) 실리콘 질화막 식각 조성물
KR102079041B1 (ko) 실리콘 기판 식각 용액
KR101778893B1 (ko) 실리콘 기판 식각 용액
KR102079042B1 (ko) 실리콘 기판 식각 용액
KR102284210B1 (ko) 실리콘 기판 식각 용액
KR20210006642A (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20190142077A (ko) 폴리실록산계 화합물 및 이를 포함하는 실리콘 질화막 식각 조성물
KR102571430B1 (ko) 실리콘 기판 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR102675053B1 (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR102584616B1 (ko) 실리콘 기판 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR102546609B1 (ko) 실리콘 기판 식각 용액
KR102675052B1 (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR102244118B1 (ko) 식각 후 식각 용액의 후처리 방법
KR20210068927A (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20210052822A (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20200137502A (ko) 실리콘 기판 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20210016656A (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20210007540A (ko) 실리콘 질화막 식각 용액 및 이의 제조방법
KR102675057B1 (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
JP7489242B2 (ja) シリコン窒化膜エッチング溶液、及びこれを用いた半導体素子の製造方法
KR102460326B1 (ko) 실리콘 기판 식각 용액
KR102675055B1 (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20210088950A (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20210033155A (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
JP7496253B2 (ja) シリコン窒化膜エッチング溶液、及びこれを用いた半導体素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal