KR20210068927A - 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법 - Google Patents

실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20210068927A
KR20210068927A KR1020190158541A KR20190158541A KR20210068927A KR 20210068927 A KR20210068927 A KR 20210068927A KR 1020190158541 A KR1020190158541 A KR 1020190158541A KR 20190158541 A KR20190158541 A KR 20190158541A KR 20210068927 A KR20210068927 A KR 20210068927A
Authority
KR
South Korea
Prior art keywords
silicon nitride
etching solution
group
alkyl
silicon
Prior art date
Application number
KR1020190158541A
Other languages
English (en)
Inventor
유호성
Original Assignee
오씨아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오씨아이 주식회사 filed Critical 오씨아이 주식회사
Priority to KR1020190158541A priority Critical patent/KR20210068927A/ko
Publication of KR20210068927A publication Critical patent/KR20210068927A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)

Abstract

본 발명은 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법에 관한 것이며, 보다 상세하게는 고농도의 실리콘 화합물을 사용할 수 있으며, 고온의 식각 조건에서는 쉽게 분해되어 실리콘 산화막 대비 실리콘 질화막에 대한 선택비를 증가시키는 실리콘 질화막 식각 용액 및 이를 사용하여 수행되는 반도체 소자의 제조 방법을 제공하기 위한 것이다.

Description

실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법{ETCHING SOLUTION FOR SILICON NITRIDE LAYER AND METHOD FOR PREPARING SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법에 관한 것이며, 보다 상세하게는 고농도의 실리콘 화합물을 사용할 수 있으며, 고온의 식각 조건에서는 쉽게 분해되어 실리콘 산화막 대비 실리콘 질화막에 대한 선택비를 증가시키는 실리콘 질화막 식각 용액 및 이를 사용하여 수행되는 반도체 소자의 제조 방법에 관한 것이다.
현재 실리콘 질화막을 식각하는 방법으로는 여러가지가 있는데 건식 식각법과 습식 식각법이 주로 사용되는 방법이다.
건식 식각법은 통상적으로 기체를 이용한 식각법으로서 등방성이 습식 식각법보다 뛰어나다는 장점이 있으나 습식 식각법보다 생산성이 많이 떨어지고 고가의 방식이라는 점에서 습식 식각법이 널리 이용되고 있는 추세이다.
일반적으로 습식 식각법으로는 식각 용액으로서 인산을 사용하는 방법이 잘 알려져 있다. 이 때, 실리콘 질화막의 식각을 위해 순수한 인산만 사용할 경우 소자가 미세화됨에 따라 실리콘 질화막뿐만 아니라 실리콘 산화막까지 식각됨에 따라 각종 불량 및 패턴 이상이 발생되는 등의 문제가 발생할 수 있기 때문에 실리콘 산화막에 보호막을 형성하여 실리콘 산화막의 식각 속도를 더욱 낮출 필요가 있다.
본 발명은 고농도의 실리콘 화합물을 사용하여 식각 조건에서 실리콘 산화막 대비 실리콘 질화막에 대한 선택비를 증가시키는 실리콘 질화막 식각 용액을 제공하는 것을 목적으로 한다.
또한, 본 발명은 상술한 실리콘 질화막 식각 용액을 사용하여 수행되는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
상술한 기술적 과제의 해결을 위해, 본 발명의 일 측면에 따르면, 실리콘 질화막 식각 용액은 인산 수용액 및 하기의 화학식로 표시되는 화합물을 포함한다.
[화학식 1]
Figure pat00001
상기 화학식 1에서,
R1 내지 R8 은 각각 독립적으로 수소, 할로겐, 하이드록시기, 알콕시기, 아민기, C1-C10 의 알킬기, C3-C10 의 시클로알킬기, C1-C10 의 알킬아미노기, C6-C30 의 아릴기, 헤테로아릴기, 케톤기 (ketone　group), 알데하이드기(aldehyde group), 옥심(oxime), 나이트릴(nitrile), 아닐린(aniline), 벤질아민(benzylamine) 및 에테르기(ether group)로부터 선택되며,
단, 상기 R1 내지 R8 이 모두 하이드록시기인 것은 제외한다.
또한, 본 발명의 다른 측면에 따르면, 상술한 실리콘 질화막 식각 용액을 사용하여 수행되는 반도체 소자의 제조 방법이 제공된다.
본 발명에 따른 실리콘 질화막 식각용 용액에서의 화학식 1로 표시되는 화합물은 안정된 실리콘 화합물 구조를 나타냄으로써, 적정 용해도를 확보함과 동시에 실리콘계 파티클로서의 성장이 방지될 수 있다.
또한 본 발명에 따른 실리콘 질화막 식각용 용액에서의 화학식 1로 표시되는 화합물은 5 nm 이하의 작은 입자 직경을 가지더라도, 서로 응집되지 않으며 안정된 실리콘 화합물 구조를 나타내는 바 실리콘 질화막 식각 용액 내 고농도로 포함될 수 있다.
또한 본 발명에 따른 실리콘 질화막 식각용 용액에서의 화학식 1로 표시되는 화합물은 식각 조건에서는 쉽게 분해됨으로써, 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비를 증가시킬 수 있다.
도 1 은 본 발명의 일 실시예에 따른 식각 용액을 이용한 실리콘 질화막 제거 공정을 개략적으로 나타낸 단면도이다,
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 후술하는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
이하, 본 발명에 따른 실리콘 질화막 식각 용액에 대하여 상세히 설명하도록 한다.
일반적으로, 인산 수용액으로부터 실리콘 산화막을 보호하기 위해 실리콘 질화막 식각 용액에 실리콘 화합물이 포함될 수 있다. 다만, 실리콘 화합물로서 주로 사용되는 실란 화합물은 기본적으로 인산을 포함하는 식각 용액에 대한 용해도가 낮다. 식각 용액에 대한 실란 화합물의 용해도를 증가시키기 위해 실리콘 원자에 친수성 작용기가 결합된 형태의 실란 화합물이 사용되고 있다.
다만, 실리콘 원자에 결합된 친수성 작용기는 식각 중 또는 세정 중 하이드록시기로 치환되어 실리콘-하이드록시기(-Si-OH)를 형성할 수 있으며, 실리콘-하이드록시기는 중합에 의해 실리콘 원자와 산소 원자가 교대로 결합하여 랜덤한 사슬 구조를 형성한 실록산(-Si-O-Si-)기를 생성하게 된다.
상기 실록산기를 포함하는 실란 화합물의 입자 직경은 5 nm 를 초과하며 결과적으로 입자 직경이 더욱 증가된 실리콘계 파티클로서 성장 및 석출되게 된다. 이에 따라 상기 실란 화합물은 실리콘 질화막 식각 용액 내 고농도로 포함될 수 없으며, 입자 직경이 더욱 증가된 실리콘계 파티클은 실리콘 기판에 잔류하여 기판 상에 구현되는 소자의 불량을 야기하거나 식각 또는 세정 공정에 사용되는 장비에 잔류하여 장비 고장을 야기하는 가장 큰 원인이 될 수 있다.
실란 화합물의 실리콘계 파티클로서 성장 및 석출을 방지하기 위해 실리콘 원자에 알킬기, 싸이클로알킬기, 또는 아미노아킬기가 결합된 형태의 실란 화합물이 사용될 수 있다. 그러나 상기 화합물은 고온의 식각 조건에서도 여전히 분해되지 않아 실리콘 산화막의 보호층(passivation layer)을 충분히 형성할 수 없고, 이에 따라 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비를 증가시키는 효과가 미비한 문제가 발생하게 된다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 용액은 적정 용해도를 확보하며, 실리콘계 파티클로서의 성장을 방지하고, 실리콘 질화막 식각 용액 내 고농도로 포함되며, 식각 조건에서는 쉽게 분해되어 실리콘 산화막 대비 실리콘 질화막에 대한 선택비를 증가시키기 위해 인산 수용액 및 하기 화학식 1로 표시되는 화합물을 포함한다.
[화학식 1]
Figure pat00002
상기 화학식 1에서,
R1 내지 R8 은 각각 독립적으로 수소, 할로겐, 하이드록시기, 알콕시기, 아민기, C1-C10 의 알킬기, C3-C10 의 시클로알킬기, C1-C10 의 알킬아미노기, C6-C30 의 아릴기, 헤테로아릴기, 케톤기 (ketone　group), 알데하이드기(aldehyde group), 옥심(oxime), 나이트릴(nitrile), 아닐린(aniline), 벤질아민(benzylamine) 및 에테르기(ether group)로부터 선택되며,
단, 상기 R1 내지 R8 이 모두 하이드록시기인 것은 제외한다.
또한, 본 발명의 다른 측면에 따르면, 상술한 실리콘 질화막 식각 용액을 사용하여 수행되는 반도체 소자의 제조 방법이 제공된다.
본원에서 Ca-Cb 작용기는 a 내지 b 개의 탄소 원자를 갖는 작용기를 의미한다. 예를 들어 Ca-Cb 알킬은 a 내지 b 개의 탄소 원자를 갖는, 직쇄 알킬 및 분쇄 알킬 등을 포함하는 포화 지방족기를 의미한다.
구체적으로, 알킬은 메틸, 에틸, n-프로필, i-프로필, n-뷰틸, s-뷰틸, i-뷰틸, t-뷰틸, 펜트-1-일, 펜트-2-일, 펜트-3-일, 3-메틸뷰트-1-일, 3-메틸뷰트-2-일, 2-메틸뷰트-2-일, 2,2,2-트리메틸에트-1-일, n-헥실, n-헵틸 및 n-옥틸일 수 있다.
또한, 본원에서 시클로알킬은 알킬의 고리형 구조로 이해될 수 있을 것이다. 시클로알킬의 비제한적인 예로는 시클로펜틸, 시클로헥실, 1-시클로헥세닐, 3-시클로헥세닐 및시클로헵틸 등이 있다.
또한, 본원에서　알콕시는 -O-(알킬)기와 -O-(비치환된 사이클로알킬)기 둘 다를 의미하는 것으로, 하나 이상의 에터기 및 1 내지 10 개의 탄소 원자이다. . 구체적으로, 메톡시, 에톡시, 프로폭시, 이소프로폭시, n-뷰톡시, tert-뷰톡시, sec-뷰톡시, n-펜톡시, n-헥속시, 1,2-다이메틸뷰톡시, 사이클로프로필옥시, 사이클로뷰틸옥시, 사이클로펜틸옥시, 사이클로헥실옥시 등을 포함하지만, 이에 한정되는 것은 아니다.　
본원에서 아릴은 달리 정의되지 않는 한, 단일 고리 또는 서로 접합 또는 공유결합으로 연결된 다중 고리(바람직하게는 1 내지 4개의 고리)를 포함하는 불포화 방향족성 고리를 의미한다. 아릴의 비제한적인 예로는 페닐, 바이페닐, o- 터페닐(terphenyl), m-터페닐, p-터페닐, 1-나프틸, 2-나프틸, 1-안트릴(anthryl), 2-안트릴, 9-안트릴, 1-페난트레닐(phenanthrenyl), 2-페난트레닐, 3--페난트레닐, 4--페난트레닐, 9-페난트레닐, 1-피레닐, 2-피레닐 및 4-피레닐 등이 있다.
본원에서 아닐린은 벤젠의 수소 하나가 아민기로 치환된 화합물을 의미한다.
또한, 본원에서 벤질아민은 아민 작용기에 벤질기(C6H5CH2)가 부착된 화합물을 의미한다
본원에서 헤테로 아릴은 상기에서 정의된 아릴 내 하나 이상의 탄소원자가 질소, 산소 또는 황과 같은 비탄소 원자로 치환된 작용기를 의미한다.
본원에서 할로겐은 플루오로(-F), 클로로(-Cl), 브로모(-Br) 또는 요오도(-I)을 의미하며, 알킬아미노는 알킬기로 치환된 아미노기를 의미한다. 또한, 본원에서 옥심은 =N-OH, 케톤은 -C=O-, 알데하이드는 -COH, 나이트릴은 -CN, 에테르는 -O-, 알렌은 =C=CH2 의 결합을 갖는 것을 의미한다.
상기 화학식 1에서 실리콘 원자에 결합된 R1 내지 R8 중 적어도 하나의 작용기는 극성을 나타내는 것이 바람직하다. 일예로, 상기 화학식 1에서 실리콘 원자에 결합된 R1 내지 R8 은 모두 동일한 작용기로서 극성을 나타낼 수 있다. 상기 화학식 1로 표시되는 화합물은 극성인 R1 내지 R8 의 치환기가 결합된 실리콘 원자를 포함함으로써, 식각 용액에 대한 실란 화합물의 적정 용해도를 확보할 수 있다.
특히, 본 발명의 상기 화학식 1로 표시되는 화합물의 입자 직경은 0.1 nm 내지 5 nm 일 수 있다. 본 발명의 상기 화학식 1로 표시되는 화합물은 입체화학이 제어된 실세스퀴옥산(silsesquioxane) 구조를 나타냄으로써, 0.1 nm 내지 5 nm 의 작은 입자 직경을 가지더라도, 서로 응집되지 않으며 안정된 실리콘 화합물 구조를 나타내는 바 실리콘 질화막 식각 용액 내 고농도로 포함될 수 있다.
또한, 본 발명의 상기 화학식 1로 표시되는 화합물은 Si-O-Si 구조에 R1 내지 R8 의 치환기가 결합됨으로써, 입체 장애(steric hinderance)의 영향으로 실리콘 원자와 결합된 R1 내지 R8 의 치환기가 Si-OH로 치환되지 않으며 이는 Si-OH 중합에 의해 실리콘 원자와 산소 원자가 교대로 결합한 실록산기가 생성되는 것이 방지될 수 있다. 즉, 실란 화합물 내 실록산기가 생성되는 것이 방지됨에 따라 실리콘계 파티클로서 성장 및 석출이 발생되지 않는 효과를 나타낼 수 있다.
또한, 본 발명에 상기 화학식 1로 표시되는 화합물은 고온의 식각 조건에서는 쉽게 분해되어 실리콘 산화막의 보호층(passivation layer)을 충분히 형성할 수 있으며, 이에 따라 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비를 증가시키는 효과가 있다. 상기 고온의 식각 조건은 100 ℃ 이상일 수 있다.
보다 구체적으로, 상기 화학식 1로 표시되는 화합물은 고온의 식각 조건이 아닌 환경에서는 분해되지 않아 실리콘계 파티클로서 성장되지 않는다.
다만, 고온의 식각 조건에서는 상기 화학식 1로 표시되는 화합물에서의 실리콘 원자와 치환기간의 결합이 불안정해 짐에 따라, 화학식 1로 표시되는 화합물에서의 실리콘 원자는 Si-OH 로 치환되며, 이후 상기 Si-OH는 실리콘 산화막과의 강한 친수성 상호작용을 형성할 수 있다. 이처럼, 강한 친수성 상호작용을 통해 실리콘 산화막의 표면에 부착된 화학식 1로 표시되는 화합물은 실리콘 산화막의 인산 수용액으로부터 식각되는 것을 방지하는 역할을 수행할 수 있다.
즉, 본 발명의 실리콘 질화막 식각용 용액에서의 화학식 1로 표시되는 화합물은 극성을 나타냄으로써, 인산 수용액에서의 적정 용해도를 확보하여 분포력을 높일 수 있다. 또한, 본 발명의 실리콘 질화막 식각용 용액에서의 화학식 1로 표시되는 화합물은 안정된 실리콘 화합물 구조를 나타냄으로써, 실리콘계 파티클로서 성장 및 석출이 발생을 방지할 수 있다. 또한, 본 발명의 실리콘 질화막 식각용 용액에서의 화학식 1로 표시되는 화합물은 작은 입자 직경을 나타내며, 실리콘 질화막 식각 용액 내 고농도로 포함될 수 있고 동시에 식각 조건에서는 쉽게 분해됨으로써, 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비를 증가시킬 수 있다.
일예로, 상기 화학식 1로 표시되는 화합물은 하기 화합물 1-1 내지 1-8로 표시되는 화합물 중 어느 하나일 수 있다.
Figure pat00003
Figure pat00004
Figure pat00005
Figure pat00006
Figure pat00007
Figure pat00008
Figure pat00009
Figure pat00010
상술한 화학식 1로 표시되는 화합물의 함량은 실리콘 질화막 식각 용액 중 100 내지 800,000 ppm으로 존재하는 것이 바람직하다. 또한, 상술한 화학식 1로 표시되는 화합물의 함량은 실리콘 질화막 식각 용액 중 200 내지 300,000 ppm으로 존재하는 것이 더욱 바람직하다. 여기서, 첨가제의 함량은 실리콘 질화막 식각 용액 중 용해된 화학식 1로 표시되는 화합물의 양으로서, ppm의 단위로서 나타낸 것이다.
예를 들어, 실리콘 질화막 식각 용액 중 화학식 1로 표시되는 화합물이 5,000 ppm으로 존재한다는 것은 실리콘 질화막 식각 용액 중 용해된 화학식 1로 표시되는 화합물이 5,000 ppm인 것을 의미할 것이다.
실리콘 질화막 식각 용액 중 화학식 1로 표시되는 화합물의 함량이 100 ppm 미만으로 존재할 경우, 식각 조건 하에서 실리콘 화합물의 양이 충분하지 못해 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비의 증가 효과가 미비할 수 있다.
반면, 실리콘 질화막 식각 용액 중 화학식 1로 표시되는 화합물의 함량이 800,000 ppm을 초과할 경우, 실리콘 질화막 식각 용액 내 실리콘 첨가제의 포화농도 증가로 인해 다량의 실리콘계 파티클이 생성되는 문제가 발생할 수 있다.
실리콘 기판은 실리콘 질화막을 포함하거나, 실리콘 산화막 및 실리콘 질화막을 동시에 포함할 수 있다. 또한. 실리콘 산화막과 실리콘 질화막이 동시에 포함된 실리콘 기판의 경우, 실리콘 산화막과 실리콘 질화막이 교대로 적층되거나 서로 다른 영역에 적층된 형태일 수 있다.
실리콘 산화막은 용도 및 소재의 종류 등에 따라 SOD (Spin On Dielectric)막, HDP (High Density Plasma)막, 열산화막(thermal oxide), BPSG (Borophosphate Silicate Glass)막, PSG (Phospho Silicate Glass)막, BSG (BoroSilicate Glass)막, PSZ (Polysilazane)막, FSG (Fluorinated Silicate Glass)막, LP-TEOS (Low Pressure TetraEthyl Ortho Silicate)막, PETEOS (Plasma Enhanced Tetra Ethyl Ortho Silicate)막, HTO (High TemperatureOxide)막, MTO (Medium Temperature Oxide)막, USG (Undopped Silicate Glass)막, SOG (Spin On Glass)막, APL (Advanced Planarization Layer)막, ALD (Atomic Layer Deposition)막, PE-산화막(Plasma Enhanced oxide)또는 O3-TEOS (O3-Tetra Ethyl Ortho Silicate) 등으로 언급될 수 있다.
일 실시예에 있어서, 실리콘 질화막 식각 용액 100 중량부에 대하여 인산 수용액은 60 내지 90 중량부로 포함되는 것이 바람직하다.
실리콘 질화막 식각 용액 100 중량부에 대하여 인산 수용액의 함량이 60 중량부 미만인 경우, 실리콘 질화막의 식각 속도가 저하되어 실리콘 질화막이 충분히 식각되지 않거나 실리콘 질화막의 식각의 공정 효율성이 저하될 우려가 있다.
반면, 실리콘 질화막 식각 용액 100 중량부에 대하여 인산 수용액의 함량이 90 중량부를 초과할 경우, 실리콘 질화막의 식각 속도의 증가량에 비해 실리콘 산화막의 식각 속도의 증가량이 커서 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비가 저하될 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 용액은 화학식 1로 표시되는 화합물을 포함함에 따라 저하되는 실리콘 질화막의 식각 속도를 보상함과 동시에 전체적인 식각 공정의 효율을 향상시키기 위해 불소-함유 화합물을 더 포함할 수 있다.
본원에서 불소-함유 화합물은 불소 이온을 해리시킬 수 있는 임의의 형태의 화합물을 모두 지칭한다.
일 실시예에 있어서, 불소-함유 화합물은 불화수소, 불화암모늄, 중불화암모늄 및 불화수소암모늄으로부터 선택되는 적어도 하나이다.
또한, 다른 실시예에 있어서, 불소-함유 화합물은 유기계 양이온과 불소계 음이온이 이온 결합된 형태의 화합물일 수 있다.
예를 들어, 불소-함유 화합물은 알킬암모늄과 불소계 음이온이 이온 결합된 형태의 화합물일 수 있다. 여기서, 알킬암모늄은 적어도 하나의 알킬기를 가지는 암모늄으로서 최대 네 개의 알킬기를 가질 수 있다. 알킬기에 대한 정의는 전술한 바 있다.
또 다른 예에 있어서, 불소-함유 화합물은 알킬피롤리움, 알킬이미다졸리움, 알킬피라졸리움, 알킬옥사졸리움, 알킬티아졸리움, 알킬피리디니움, 알킬피리미디니움, 알킬피리다지니움, 알킬피라지니움, 알킬피롤리디니움, 알킬포스포니움, 알킬모포리니움, 디알킬이미다졸리움, 및 알킬피페리디니움으로부터 선택되는 유기계 양이온과 플루오로포스페이트, 플루오로알킬-플루오로포스페이트, 플루오로보레이트 및 플루오로알킬-플루오로보레이트으로부터 선택되는 불소계 음이온이 이온 결합된 형태의 이온성 액체일 수 있다.
실리콘 질화막 식각 용액 중 불소-함유 화합물로서 일반적으로 사용되는 불화수소 또는 불화암모늄에 비하여 이온성 액체 형태로 제공되는 불소-함유 화합물은 높은 끓는점 및 분해 온도를 가지는 바, 고온에서 수행되는 식각 공정 중 분해됨에 따라 식각 용액의 조성을 변화시킬 우려가 적다는 이점이 있다.
본 발명의 다른 측면에 따르면, 상술한 실리콘 질화막 식각 용액을 사용하여 수행되는 반도체 소자의 제조 방법이 제공된다.
본 제조 방법에 따르면, 적어도 실리콘 질화막(SIxNy)을 포함하는 실리콘 기판 상에서 상술한 식각 용액을 사용하여 실리콘 질화막에 대한 선택적인 식각 공정을 수행함으로써 반도체 소자를 제조하는 것이 가능하다.
반도체 소자의 제조에 사용되는 실리콘 기판은 실리콘 질화막을 포함하거나, 실리콘 산화막 및 실리콘 질화막을 동시에 포함할 수 있다. 또한. 실리콘 산화막과 실리콘 질화막이 동시에 포함된 실리콘 기판의 경우, 실리콘 산화막과 실리콘 질화막이 교대로 적층되거나 서로 다른 영역에 적층된 형태일 수 있다.
본 발명에 따른 반도체 소자의 제조 방법은 NAND 소자의 제조 공정에 적용될 수 있다. 보다 구체적으로, NAND 형성을 위한 적층 구조체 중 실리콘 산화막에 대한 손실 없이 실리콘 질화막을 선택적으로 제거가 요구되는 공정 단계에서 상술한 식각 용액을 사용함으로써 수행될 수 있다.
일예로, 도 1은 본 발명에 따른 식각 용액을 이용한 실리콘 질화막 제거 공정을 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, 실리콘 기판(10) 상에 실리콘 질화막(11)과 실리콘 산화막(12)이 교대로 적층된 적층 구조체(20) 위에 마스크 패턴층(30)을 형성한 후, 이방성 식각 공정을 통해 트렌치(50)가 형성된다.
또한, 도 1을 참조하면, 적층 구조체(20) 내에 형성된 트렌치(50) 영역을 통해 본 발명에 따른 식각 용액이 투입되며, 이에 따라 실리콘 질화막(11)이 식각되고, 실리콘 산화막(12)과 마스크 패턴층(30)만 남게된다.
즉, 본 발명은 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비가 향상된 식각 용액을 사용함으로써, 적층 구조체(20) 내 실리콘 산화막(12)의 식각을 최소화하며 충분한 시간 동안 실리콘 질화막(11)을 완전하고 선택적으로 제거할 수 있다. 이후, 실리콘 질화막(11)이 제거된 영역에 게이트 전극을 형성하는 단계가 포함된 후속 공정을 통해 반도체 소자를 제조할 수 있다.
이하에서는 본 발명의 구체적인 실시예들을 제시한다. 다만, 하기에 기재된 실시예들은 본 발명을 구체적으로 예시하거나 설명하기 위한 것에 불과하며, 이로서 본 발명이 제한되어서는 아니된다.
실시예
식각 용액의 제조
실시예 1 내지 6에서는 상기 화합물 1-1 내지 1-6을 인산 수용액에 첨가하여 초기 농도가 500 ppm이 되도록 식각 용액을 제조하였다.
실시예 1 내지 6에 따른 식각 용액 조성물은 표 1과 같다.
식각 용액 조성물 첨가제
실시예 1 인산 수용액
(85중량%)
+
첨가제
(0.050중량%)
+
잔부 물		 화합물 1-1
실시예 2 화합물 1-2
실시예 3 화합물 1-3
실시예 4 화합물 1-4
실시예 5 화합물 1-5
실시예 6 화합물 1-6
비교예 1 내지 2에 따른 식각 용액 조성물은 표 2와 같다.
식각 용액 조성물 첨가제
비교예 1 인산 수용액
(85중량%)
+
잔부 물		 -
비교예 2 인산 수용액(85중량%)
+
첨가제
(0.050중량%)
+
잔부 물		 5 nm Fumed silica
실험예
실리콘 산화막 및 실리콘 질화막의 식각 속도 측정
상기 실시예 1 내지 6 및 비교예 1 내지 2에 따른 실리콘 질화막 식각 용액을 175℃에서 500 Å 두께의 실리콘 산화막(thermal oxide layer) 및 실리콘 질화막을 가열된 식각 용액에 침지시켜 10분간 식각하였다.
식각 전 및 식각 후 실리콘 산화막 및 실리콘 질화막의 두께는 엘립소미트리(Nano-View, SE MG-1000; Ellipsometery)를 이용하여 측정하였으며, 식각 속도는 식각 전 및 식각 후 실리콘 산화막 및 실리콘 질화막의 두께 차이를 식각 시간(10분)으로 나누어 산출한 수치이다.
측정된 식각 속도는 하기의 표 3과 같다.
실리콘 산화막
식각 속도(
Figure pat00011
/min)		 실리콘 질화막
식각 속도(
Figure pat00012
/min)		 식각 선택비
(실리콘 질화막 식각 속도/ 실리콘 산화막 식각 속도)
실시예 1 0.22 102.53 466.05
실시예 2 0.41 103.11 251.49
실시예 3 0.28 101.97 364.18
실시예 4 0.53 102.20 192.83
실시예 5 0.52 102.32 196.77
실시예 6 0.49 101.33 206.80
비교예 1 4.98 95.46 19.17
비교예 2 1.29 102.66 75.58
상기 표 3에 나타난 바와 같이, 실시예 1 내지 6의 식각 용액은 비교예 1 내지 2의 식각 용액에 비해 실리콘 산화막에 대한 식각 속도를 낮출 수 있으며, 이에 따라 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비가 향상됨을 확인할 수 있다.
입자의 상대적 크기 측정
실시예 1 내지 6 및 비교예 2의 조성물에 첨가된 실리콘 화합물 입자의 상대적 크기를 측정하였다. 입자는 5 nm 필터를 통과여부에 따라 상대적 크기를 판단하였다. 5 nm 필터를 통과한 화합물 입자는 하기 표 4와 같다.
5 nm 필터 통과 여부
실시예 1 통과
실시예 2 통과
실시예 3 통과
실시예 4 통과
실시예 5 통과
실시예 6 통과
비교예 2 통과하지 못함
상기 표 4에 나타난 바와 같이, 실시예 1 내지 6의 조성물에 첨가된 실리콘 화합물은 5 nm 보다 작은 크기를 나타냄으로써, 실리콘 질화막 식각 용액 내 고농도로 포함될 수 있고, 동시에 표 3에 나타난 바와 같이, 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비가 현저히 향상됨을 확인할 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
상기 표 4에 나타난 바와 같이, 실시예 1 내지 6의 조성물에 첨가된 실리콘 화합물은 5 nm 보다 작은 크기를 나타냄으로써, 실리콘 질화막 식각 용액 내 고농도로 포함될 수 있고, 동시에 표 3에 나타난 바와 같이, 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비가 현저히 향상됨을 확인할 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

Claims (9)

  1. 인산 수용액; 및
    하기의 화학식 1로 표시되는 화합물;을 포함하는
    실리콘 질화막 식각 용액:

    [화학식 1]
    Figure pat00013


    상기 화학식 1에서,
    R1 내지 R8 은 각각 독립적으로 수소, 할로겐, 하이드록시기, 알콕시기, 아민기, C1-C10 의 알킬기, C3-C10 의 시클로알킬기, C1-C10 의 알킬아미노기, C6-C30 의 아릴기, 헤테로아릴기, 케톤기 (ketone　group), 알데하이드기(aldehyde group), 옥심(oxime), 나이트릴(nitrile), 아닐린(aniline), 벤질아민(benzylamine) 및 에테르기(ether group)로부터 선택되며,
    단, 상기 R1 내지 R8 이 모두 하이드록시기인 것은 제외한다.
  2. 제1항에 있어서,
    상기의 화학식 1로 표시되는 화합물에서 R1 내지 R8 은 모두 동일한 것을 특징으로 하는
    실리콘 질화막 식각 용액.
  3. 제1항에 있어서,
    상기의 화학식 1로 표시되는 화합물에서 R1 내지 R8 중 적어도 하나는 극성을 나타내는 것을 특징으로 하는
    실리콘 질화막 식각 용액.
  4. 제1항에 있어서,
    상기 실리콘 질화막 식각 용액 중 상기 화학식 1로 표시되는 화합물은 100 내지 800,000 ppm 으로 포함되는 것을 특징으로 하는
    실리콘 질화막 식각 용액.
  5. 제1항에 있어서,
    상기 실리콘 질화막 식각 용액은 불화수소, 불화암모늄, 중불화암모늄 및 불화수소암모늄으로부터 선택되는 적어도 하나의 불소-함유 화합물을 더 포함하는,
    실리콘 질화막 식각 용액.
  6. 제1항에 있어서,
    상기 실리콘 질화막 식각 용액은 유기계 양이온과 불소계 음이온이 이온 결합된 형태를 가지는 불소-함유 화합물을 더 포함하는,
    실리콘 질화막 식각 용액.
  7. 제6항에 있어서,
    상기 유기계 양이온은 알킬이미다졸리움(Alkyl-imidazolium), 디알킬이미다졸리움(DiAlkyl-imidazolium), 알킬피리디니움(Alkyl-Pyridinium), 알킬피롤리디니움(Alkyl-pyrrolidinium), 알킬포스포니움(Alkyl-phosphonium), 알킬모포리니움 (Alkyl-morpholinium) 및 알킬피퍼리디니움(Alkyl-piperidinium)로부터 선택되는 적어도 하나인 것을 특징으로 하는
    실리콘 질화막 식각 용액.
  8. 제6항에 있어서,
    상기 불소계 음이온은 플루오르포스페이트 (Fluorophosphate), 플루오르알킬-플루오르포스페이트 (Fluoroalkyl-fluorophosphate), 플루오르보레이트 (Fluoroborate) 및 플루오르알킬-플루오르보레이트 (Fluoroalkyl-fluoroborate)로부터 선택되는 적어도 하나인 것을 특징으로 하는
    실리콘 질화막 식각 용액.
  9. 제 1 항에 따른　실리콘 질화막 식각 용액을 이용하여 수행되는　식각　공정을 포함하는 반도체 소자의 제조 방법.
KR1020190158541A 2019-12-02 2019-12-02 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법 KR20210068927A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190158541A KR20210068927A (ko) 2019-12-02 2019-12-02 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190158541A KR20210068927A (ko) 2019-12-02 2019-12-02 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210068927A true KR20210068927A (ko) 2021-06-10

Family

ID=76378172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190158541A KR20210068927A (ko) 2019-12-02 2019-12-02 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20210068927A (ko)

Similar Documents

Publication Publication Date Title
KR102258316B1 (ko) 실리콘 질화막 식각 조성물
KR102079041B1 (ko) 실리콘 기판 식각 용액
CN112779014B (zh) 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法
KR20210068927A (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR102584616B1 (ko) 실리콘 기판 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20190054570A (ko) 실리콘 질화막 식각 조성물
KR102571430B1 (ko) 실리콘 기판 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
JP7489242B2 (ja) シリコン窒化膜エッチング溶液、及びこれを用いた半導体素子の製造方法
JP2021015967A (ja) シリコン窒化膜エッチング溶液、及びこれを用いた半導体素子の製造方法
KR20210088950A (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
CN112210379B (zh) 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法
CN110655924B (zh) 硅衬底蚀刻溶液
CN112521946B (zh) 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法
KR20200137502A (ko) 실리콘 기판 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20210062347A (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
JP2021072436A (ja) シリコン窒化膜エッチング溶液、及びこれを用いた半導体素子の製造方法
CN112322295B (zh) 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法
KR20210007540A (ko) 실리콘 질화막 식각 용액 및 이의 제조방법
KR20200072028A (ko) 실리콘 기판 식각 용액 및 이를 사용한 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination