KR20210062347A - 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법 - Google Patents

실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20210062347A
KR20210062347A KR1020190150473A KR20190150473A KR20210062347A KR 20210062347 A KR20210062347 A KR 20210062347A KR 1020190150473 A KR1020190150473 A KR 1020190150473A KR 20190150473 A KR20190150473 A KR 20190150473A KR 20210062347 A KR20210062347 A KR 20210062347A
Authority
KR
South Korea
Prior art keywords
silicon nitride
formula
etching solution
silicon
nitride film
Prior art date
Application number
KR1020190150473A
Other languages
English (en)
Inventor
유호성
Original Assignee
오씨아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오씨아이 주식회사 filed Critical 오씨아이 주식회사
Priority to KR1020190150473A priority Critical patent/KR20210062347A/ko
Priority to JP2020156730A priority patent/JP7507645B2/ja
Priority to CN202011095833.2A priority patent/CN112824482B/zh
Publication of KR20210062347A publication Critical patent/KR20210062347A/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법에 관한 것이며, 보다 상세하게는 실리콘 화합물이 쉽게 분해되지 않아 파티클 발생을 방지하며, 실리콘 산화막 대비 실리콘 질화막에 대한 선택비를 증가시키는 실리콘 질화막 식각 용액 및 이를 사용하여 수행되는 반도체 소자의 제조 방법을 제공하기 위한 것이다.

Description

실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법{ETCHING SOLUTION FOR SILICON NITRIDE LAYER AND METHOD FOR PREPARING SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법에 관한 것이며, 보다 상세하게는 실리콘 화합물이 쉽게 분해되지 않아 파티클 발생을 방지하며, 실리콘 산화막 대비 실리콘 질화막에 대한 선택비를 증가시키는 실리콘 질화막 식각 용액 및 이를 사용하여 수행되는 반도체 소자의 제조 방법에 관한 것이다.
현재 실리콘 질화막을 식각하는 방법으로는 여러가지가 있는데 건식 식각법과 습식 식각법이 주로 사용되는 방법이다.
건식 식각법은 통상적으로 기체를 이용한 식각법으로서 등방성이 습식 식각법보다 뛰어나다는 장점이 있으나 습식 식각법보다 생산성이 많이 떨어지고 고가의 방식이라는 점에서 습식 식각법이 널리 이용되고 있는 추세이다.
일반적으로 습식 식각법으로는 식각 용액으로서 인산을 사용하는 방법이 잘 알려져 있다. 이 때, 실리콘 질화막의 식각을 위해 순수한 인산만 사용할 경우 소자가 미세화됨에 따라 실리콘 질화막뿐만 아니라 실리콘 산화막까지 식각됨에 따라 각종 불량 및 패턴 이상이 발생되는 등의 문제가 발생할 수 있기 때문에 실리콘 산화막에 보호막을 형성하여 실리콘 산화막의 식각 속도를 더욱 낮출 필요가 있다.
본 발명은 파티클 발생을 방지하고, 식각 조건에서 실리콘 산화막 대비 실리콘 질화막에 대한 선택비를 증가시키는 실리콘 질화막 식각 용액을 제공하는 것을 목적으로 한다.
또한, 본 발명은 상술한 실리콘 질화막 식각 용액을 사용하여 수행되는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
상술한 기술적 과제의 해결을 위해, 본 발명의 일 측면에 따르면, 실리콘 질화막 식각 용액은 인산 수용액 및 하기의 화학식 1 및 화학식 2로 표시되는 화합물 중 적어도 하나를 포함한다.
[화학식 1]
Figure pat00001
[화학식 2]
Figure pat00002
상기 화학식 1 및 화학식 2에서,
X 및 Y 는 각각 독립적으로 수소, 할로겐, 하이드록시기, 아민기 및 알콕시기로부터 선택되며,
A1 및 A2 는 각각 독립적으로 C1-C4 의 알킬기를 나타내고,
n 및 k 는 각각 독립적으로 1 내지 3이며,
상기 n 가 2 또는 3일 때 상기 A1 은 동일하거나 상이하고,
상기 k 가 2 또는 3일 때 상기 A2 는 동일하거나 상이하다.
또한, 본 발명의 다른 측면에 따르면, 상술한 실리콘 질화막 식각 용액을 사용하여 수행되는 반도체 소자의 제조 방법이 제공된다.
본 발명에 따른 실리콘 질화막 식각 용액은 안정된 실리콘 화합물 구조를 나타내는 화학식 1 및 화학식 2로 표시되는 화합물 중 적어도 하나를 포함함으로써, 실리콘계 파티클로서의 성장을 방지할 수 있다.
또한 본 발명에 따른 실리콘 질화막 식각 용액은 화학식 1 및 화학식 2로 표시되는 화합물 중 적어도 하나를 포함함으로써, 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비를 증가시킬 수 있다.
도 1 은 본 발명의 일 실시예에 따른 식각 용액을 이용한 실리콘 질화막 제거 공정을 개략적으로 나타낸 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 후술하는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
이하, 본 발명에 따른 실리콘 질화막 식각 용액에 대하여 상세히 설명하도록 한다.
일반적으로, 인산 수용액으로부터 실리콘 산화막을 보호하기 위해 실리콘 질화막 식각 용액에 실리콘 화합물이 포함될 수 있다. 다만, 실리콘 화합물로서 주로 사용되는 실란 화합물은 기본적으로 인산을 포함하는 식각 용액에 대한 용해도가 낮다. 식각 용액에 대한 실란 화합물의 용해도를 증가시키기 위해 실리콘 원자에 친수성 작용기가 결합된 형태의 실란 화합물이 사용되고 있다.
다만, 실리콘 원자에 결합된 친수성 작용기는 식각 중 또는 세정 중 하이드록시기로 치환되어 실리콘-하이드록시기(-Si-OH)를 형성할 수 있으며, 실리콘-하이드록시기는 중합에 의해 실리콘 원자와 산소 원자가 교대로 결합하여 랜덤한 사슬 구조를 형성한 실록산(-Si-O-Si-)기를 생성하게 된다.
상기 실록산기를 포함하는 실란 화합물은 결과적으로 실록산기가 반복하여 중합된 실리콘계 파티클로서 성장 및 석출되며, 실리콘계 파티클은 실리콘 기판에 잔류하여 기판 상에 구현되는 소자의 불량을 야기하거나 식각 또는 세정 공정에 사용되는 장비에 잔류하여 장비 고장을 야기하는 가장 큰 원인으로 작용하게 된다.
실란 화합물의 실리콘계 파티클로서 성장 및 석출을 방지하기 위해 실리콘 원자에 알킬기, 싸이클로알킬기, 또는 아미노알킬기가 결합된 형태의 실란 화합물이 사용될 수 있다. 그러나 상기 화합물은 고온의 식각 조건에서도 여전히 분해되지 않아 실리콘 산화막의 보호층(passivation layer)을 충분히 형성할 수 없고, 이에 따라 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비를 증가시키는 효과가 미비한 문제가 발생하게 된다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 용액은 적정 용해도를 확보하며, 실리콘계 파티클로서의 성장을 방지하고, 식각 조건에서는 쉽게 분해되어 실리콘 산화막 대비 실리콘 질화막에 대한 선택비를 증가시키기 위해 하기 화학식 1 및 화학식2로 표시되는 화합물 중 적어도 하나를 포함한다.
[화학식 1]
Figure pat00003
[화학식 2]
Figure pat00004
상기 화학식 1 및 화학식 2에서,
X 및 Y 는 각각 독립적으로 수소, 할로겐, 하이드록시기, 아민기 및 알콕시기로부터 선택되며,
A1 및 A2 는 각각 독립적으로 C1-C4 의 알킬기를 나타내고,
n 및 k 는 각각 독립적으로 1 내지 3이며,
상기 n 가 2 또는 3일 때 상기 A1 은 동일하거나 상이하고,
상기 k 가 2 또는 3일 때 상기 A2 는 동일하거나 상이하다.
또한, 본 발명의 다른 측면에 따르면, 상술한 실리콘 질화막 식각 용액을 사용하여 수행되는 반도체 소자의 제조 방법이 제공된다.
본원에서 Ca-Cb 작용기는 a 내지 b 개의 탄소 원자를 갖는 작용기를 의미한다. 예를 들어 Ca-Cb 알킬은 a 내지 b 개의 탄소 원자를 갖는, 직쇄 알킬 및 분쇄 알킬 등을 포함하는 포화 지방족기를 의미한다.
또한, 본원에서 알콕시는 -O-(알킬)기와 -O-(비치환된 사이클로알킬)기 둘 다를 의미하는 것으로, 하나 이상의 에터기 및 1 내지 10 개의 탄소 원자이다. . 구체적으로, 메톡시, 에톡시, 프로폭시, 이소프로폭시, n-뷰톡시, tert-뷰톡시, sec-뷰톡시, n-펜톡시, n-헥속시, 1,2-다이메틸뷰톡시, 사이클로프로필옥시, 사이클로뷰틸옥시, 사이클로펜틸옥시, 사이클로헥실옥시 등을 포함하지만, 이에 한정되는 것은 아니다. 
본원에서 할로겐은 플루오로(-F), 클로로(-Cl), 브로모(-Br) 또는 요오도(-I)을 의미한다.
상기 화학식 1에서 실리콘 원자에 결합된 이소티오시아네이트기 (isothiocyanate) 및 상기 화학식 2에서 실리콘 원자에 결합된 티오시아네이트기 (thiocyanate)는 극성을 나타낸다. 상기 화학식 1로 표시되는 화합물은 극성인 이소티오시아네이트기가 결합된 실리콘 원자를 포함하며, 상기 화학식 2로 표시되는 화합물은 극성인 티오시아네이트기가 결합된 실리콘 원자를 포함함으로써, 식각 용액에 대한 실란 화합물의 적정 용해도를 확보할 수 있다.
특히, 본 발명의 상기 화학식 1로 표시되는 화합물은 실리콘 원자에 이소티오시아네이트기를 도입하며, 상기 화학식 2로 표시되는 화합물은 실리콘 원자에 티오시아네이트기를 도입함으로써, 실록산기가 반복하여 중합된 실리콘계 파티클로서의 성장 및 석출이 억제될 수 있으며, 이에 따라 실리콘계 파티클에 의한 소자의 불량 및 장비 고장을 방지할 수 있다.
보다 구체적으로, 상기 화학식 1로 표시되는 화합물에서의 이소티오시아네이트기 및 상기 화학식 2로 표시되는 화합물에서 티오시아네이트기의 S, C 및 N는 안정한 구조를 나타낸다. 이러한 S, C 및 N의 안정한 결합구조에 의해 화학식 1로 표시되는 화합물에서의 실리콘 원자는 이소티오시아네이트기의 S 또는 N 과 반응하지 않으며, 이에 따라 Si-S 또는 Si-N 결합이 생성되지 않는다.
또한 화학식 2로 표시되는 화합물에서도 실리콘 원자는 티오시아네이트기의 S 또는 N 과 반응하지 않으며, 이에 따라 Si-S 또는 Si-N 결합이 생성되지 않는다. 즉, 화학식 1 및 화학식 2로 표시되는 화합물은 Si-S 또는 Si-N 결합이 생성되지 않는 바, Si-OH로 치환되지 않으며 이는 Si-OH 중합에 의해 실리콘 원자와 산소 원자가 교대로 결합한 실록산기가 생성되는 것이 방지될 수 있다. 즉, 실란 화합물 내 실록산기가 생성되는 것이 방지됨에 따라 실리콘계 파티클로서 성장 및 석출이 발생되지 않는 효과를 나타낼 수 있다.
또한, 본 발명에 따른 식각 용액은 화학식 1 및 화학식 2로 표시되는 화합물 중 적어도 하나를 포함하여, 고온의 식각 조건에서 분해되어 실리콘 산화막의 보호층(passivation layer)을 충분히 형성할 수 있으며, 이에 따라 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비를 증가시키는 효과가 있다. 상기 고온의 식각 조건은 60 ℃ 이상일 수 있다.
보다 구체적으로, 상기 화학식 1에서 실리콘 원자에 결합된 이소티오시아네이트기 및 상기 화학식 2에서 실리콘 원자에 결합된 티오시아네이트기는 고온의 식각 조건이 아닌 환경에서는 분해되지 않아 실리콘계 파티클로서 성장되지 않는다.
다만, 고온의 식각 조건에서는 상기 화학식 1로 표시되는 화합물에서의 이소티오시아네이트기의 S, C 및 N간의 결합이 불안정해 짐에 따라, 상기 S, C 및 N 간의 결합은 인산 수용액과 반응하여, S 및 C간의 결합은 분리되며, 아민(NH2)이 생성될 수 있다. 또한, 고온의 식각 조건에서는 상기 화학식 2로 표시되는 화합물에서의 티오시아네이트기의 S, C 및 N간의 결합이 불안정해 짐에 따라, 상기 S, C 및 N 간의 결합은 인산 수용액과 반응하여, S 및 C간의 결합은 분리되며, 아민(NH2)이 생성될 수 있다. 이후, 상기 아민은 이웃한 실리콘 원자와 반응하여, Si-N 결합을 형성하고, 인산 수용액과 반응하여 Si-OH로 치환되며, Si-OH는 실리콘 산화막과의 강한 친수성 상호작용을 형성할 수 있다. 이처럼, 강한 친수성 상호작용을 통해 실리콘 산화막의 표면에 부착된 화학식 1 및 화학식 2로 표시되는 화합물은 실리콘 산화막의 인산 수용액으로부터 식각되는 것을 방지하는 역할을 수행할 수 있다.
일예로, 고온의 식각 조건에서 상기 화학식 1로 표시되는 화합물의 반응은 하기 반응식 1과 같다.
[반응식 1]
Figure pat00005
또한, 본 발명의 화학식 1 및 화학식 2로 표시되는 화합물에서 실리콘 원자와 S 또는 N 원자 사이에 결합된 탄소 원자는 1 내지 4개가 바람직하다.
실리콘 원자와 S 또는 N 원자가 직접 결합되어 있다면 Si-OH로 쉽게 치환될 수 있으며, 이는 Si-OH 중합에 의해 실리콘 원자와 산소 원자가 교대로 결합한 실록산기가 생성될 수 있다. 즉, 실란 화합물 내 실록산기가 생성됨에 따라 실리콘계 파티클로서 성장 및 석출이 발생될 수 있다.
또한 실리콘 원자와 S 또는 N 원자 사이에 결합된 탄소 원자가 5개 이상일 경우, 고온의 식각 조건에서도 화학식 1 및 화학식 2로 표시되는 화합물의 S, C 및 N간의 결합이 분해되지 않는다. 이에 따라 화학식 1 및 화학식 2로 표시되는 화합물은 물 또는 산에 의해 Si-OH로 치환되지 않아, 실리콘 산화막과의 친수성 상호작용을 형성할 수 없다. 즉, 화학식 1 및 화학식 2로 표시되는 화합물은 실리콘 산화막의 보호층(passivation layer)을 충분히 형성할 수 없어, 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비를 증가시키는 효과가 미비한 문제가 발생될 수 있다.
또한, 일예로 상기 화학식 1로 표시되는 화합물은 하기 화학식 3으로 표시되는 화합물일 수 있다.
[화학식 3]
Figure pat00006
X는 상기 화학식 1에서 정의한 바와 같으며,
t는 1 내지 4이다.
또한, 일예로 상기 화학식 2로 표시되는 화합물은 하기 화학식 4로 표시되는 화합물일 수 있다.
[화학식 4]
Figure pat00007
X는 상기 화학식 2에서 정의한 바와 같으며,
p는 1 내지 4이다.
상술한 화학식 1 및 화학식 2로 표시되는 화합물의 총 함량이 실리콘 질화막 식각 용액 중 100 내지 600,000 ppm으로 존재하는 것이 바람직하다. 또한, 상술한 화학식 1 및 화학식 2로 표시되는 화합물의 총 함량이 실리콘 질화막 식각 용액 중 200 내지 150,000 ppm으로 존재하는 것이 더욱 바람직하다. 여기서, 첨가제의 함량은 실리콘 질화막 식각 용액 중 용해된 화학식 1 및 화학식 2로 표시되는 화합물의 양으로서, ppm의 단위로서 나타낸 것이다.
예를 들어, 실리콘 질화막 식각 용액 중 화학식 1로 표시되는 화합물이 5,000 ppm으로 존재한다는 것은 실리콘 질화막 식각 용액 중 용해된 화학식 1로 표시되는 화합물이 5,000 ppm인 것을 의미할 것이다.
실리콘 질화막 식각 용액 중 화학식 1 및 화학식 2로 표시되는 화합물의 총 함량이 100 ppm 미만으로 존재할 경우, 식각 조건 하에서 실리콘 화합물의 양이 충분하지 못해 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비의 증가 효과가 미비할 수 있다.
반면, 실리콘 질화막 식각 용액 중 화학식 1 및 화학식 2로 표시되는 화합물의 총 함량이 600,000 ppm을 초과할 경우, 상기 화합물이 인산 수용액에 용해되지 않는 문제가 발생할 수 있다.
실리콘 기판은 실리콘 질화막(SixNy)를 포함하거나, 실리콘 산화막(SiOx) 및 실리콘 질화막(SixNy)을 동시에 포함할 수 있다. 또한. 실리콘 산화막과 실리콘 질화막이 동시에 포함된 실리콘 기판의 경우, 실리콘 산화막과 실리콘 질화막이 교대로 적층되거나 서로 다른 영역에 적층된 형태일 수 있다.
실리콘 산화막은 용도 및 소재의 종류 등에 따라 SOD (Spin On Dielectric)막, HDP (High Density Plasma)막, 열산화막(thermal oxide), BPSG (Borophosphate Silicate Glass)막, PSG (Phospho Silicate Glass)막, BSG (BoroSilicate Glass)막, PSZ (Polysilazane)막, FSG (Fluorinated Silicate Glass)막, LP-TEOS (Low Pressure TetraEthyl Ortho Silicate)막, PETEOS (Plasma Enhanced Tetra Ethyl Ortho Silicate)막, HTO (High TemperatureOxide)막, MTO (Medium Temperature Oxide)막, USG (Undopped Silicate Glass)막, SOG (Spin On Glass)막, APL (Advanced Planarization Layer)막, ALD (Atomic Layer Deposition)막, PE-산화막(Plasma Enhanced oxide)또는 O3-TEOS (O3-Tetra Ethyl Ortho Silicate) 등으로 언급될 수 있다.
일 실시예에 있어서, 실리콘 질화막 식각 용액 100 중량부에 대하여 인산 수용액은 60 내지 90 중량부로 포함되는 것이 바람직하다.
실리콘 질화막 식각 용액 100 중량부에 대하여 인산 수용액의 함량이 60 중량부 미만인 경우, 실리콘 질화막의 식각 속도가 저하되어 실리콘 질화막이 충분히 식각되지 않거나 실리콘 질화막의 식각의 공정 효율성이 저하될 우려가 있다.
반면, 실리콘 질화막 식각 용액 100 중량부에 대하여 인산 수용액의 함량이 90 중량부를 초과할 경우, 실리콘 질화막의 식각 속도의 증가량에 비해 실리콘 산화막의 식각 속도의 증가량이 커서 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비가 저하될 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화막 식각 용액은 화학식 1 및 화학식 2로 표시되는 화합물 중 적어도 하나를 포함함에 따라 저하되는 실리콘 질화막의 식각 속도를 보상함과 동시에 전체적인 식각 공정의 효율을 향상시키기 위해 불소-함유 화합물을 더 포함할 수 있다.
본원에서 불소-함유 화합물은 불소 이온을 해리시킬 수 있는 임의의 형태의 화합물을 모두 지칭한다.
일 실시예에 있어서, 불소-함유 화합물은 불화수소, 불화암모늄, 중불화암모늄 및 불화수소암모늄으로부터 선택되는 적어도 하나이다.
또한, 다른 실시예에 있어서, 불소-함유 화합물은 유기계 양이온과 불소계 음이온이 이온 결합된 형태의 화합물일 수 있다.
예를 들어, 불소-함유 화합물은 알킬암모늄과 불소계 음이온이 이온 결합된 형태의 화합물일 수 있다. 여기서, 알킬암모늄은 적어도 하나의 알킬기를 가지는 암모늄으로서 최대 네 개의 알킬기를 가질 수 있다. 알킬기에 대한 정의는 전술한 바 있다.
또 다른 예에 있어서, 불소-함유 화합물은 알킬피롤리움, 알킬이미다졸리움, 알킬피라졸리움, 알킬옥사졸리움, 알킬티아졸리움, 알킬피리디니움, 알킬피리미디니움, 알킬피리다지니움, 알킬피라지니움, 알킬피롤리디니움, 알킬포스포니움, 알킬모포리니움, 디알킬이미다졸리움, 및 알킬피페리디니움으로부터 선택되는 유기계 양이온과 플루오로포스페이트, 플루오로알킬-플루오로포스페이트, 플루오로보레이트 및 플루오로알킬-플루오로보레이트으로부터 선택되는 불소계 음이온이 이온 결합된 형태의 이온성 액체일 수 있다.
실리콘 질화막 식각 용액 중 불소-함유 화합물로서 일반적으로 사용되는 불화수소 또는 불화암모늄에 비하여 이온성 액체 형태로 제공되는 불소-함유 화합물은 높은 끓는점 및 분해 온도를 가지는 바, 고온에서 수행되는 식각 공정 중 분해됨에 따라 식각 용액의 조성을 변화시킬 우려가 적다는 이점이 있다.
본 발명의 다른 측면에 따르면, 상술한 실리콘 질화막 식각 용액을 사용하여 수행되는 반도체 소자의 제조 방법이 제공된다.
본 제조 방법에 따르면, 적어도 실리콘 질화막을 포함하는 실리콘 기판 상에서 상술한 식각 용액을 사용하여 실리콘 질화막에 대한 선택적인 식각 공정을 수행함으로써 반도체 소자를 제조하는 것이 가능하다.
반도체 소자의 제조에 사용되는 실리콘 기판은 실리콘 질화막을 포함하거나, 실리콘 산화막 및 실리콘 질화막을 동시에 포함할 수 있다. 또한. 실리콘 산화막과 실리콘 질화막이 동시에 포함된 실리콘 기판의 경우, 실리콘 산화막과 실리콘 질화막이 교대로 적층되거나 서로 다른 영역에 적층된 형태일 수 있다.
본 발명에 따른 반도체 소자의 제조 방법은 NAND 소자의 제조 공정에 적용될 수 있다. 보다 구체적으로, NAND 형성을 위한 적층 구조체 중 실리콘 산화막에 대한 손실 없이 실리콘 질화막을 선택적으로 제거가 요구되는 공정 단계에서 상술한 식각 용액을 사용함으로써 수행될 수 있다.
일예로, 도 1은 본 발명에 따른 식각 용액을 이용한 실리콘 질화막 제거 공정을 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, 실리콘 기판(10) 상에 실리콘 질화막(11)과 실리콘 산화막(12)이 교대로 적층된 적층 구조체(20) 위에 마스크 패턴층(30)을 형성한 후, 이방성 식각 공정을 통해 트렌치(50)가 형성된다.
또한, 도 1을 참조하면, 적층 구조체(20) 내에 형성된 트렌치(50) 영역을 통해 본 발명에 따른 식각 용액이 투입되며, 이에 따라 실리콘 질화막(11)이 식각되고, 실리콘 산화막(12)과 마스크 패턴층(30)만 남게된다.
즉, 본 발명은 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비가 향상된 식각 용액을 사용함으로써, 적층 구조체(20) 내 실리콘 산화막(12)의 식각을 최소화하며 충분한 시간 동안 실리콘 질화막(11)을 완전하고 선택적으로 제거할 수 있다. 이후, 실리콘 질화막(11)이 제거된 영역에 게이트 전극을 형성하는 단계가 포함된 후속 공정을 통해 반도체 소자를 제조할 수 있다.
이하에서는 본 발명의 구체적인 실시예들을 제시한다. 다만, 하기에 기재된 실시예들은 본 발명을 구체적으로 예시하거나 설명하기 위한 것에 불과하며, 이로서 본 발명이 제한되어서는 아니된다.
실시예
식각 용액의 제조
실시예 1 내지 8에서는 화학식 1 또는 화학식 2로 표시되는 화합물을 인산 수용액에 첨가하여 초기 농도가 150 ppm이 되도록 식각 용액을 제조하였다.
실시예 1 내지 8에 따른 식각 용액 조성물은 표 1과 같다.
Figure pat00008
Figure pat00009
비교예 1 내지 2에 따른 식각 용액 조성물은 표 2와 같다.
식각 용액 조성물 첨가제


비교예 1
인산 수용액
(85중량%)
+
잔부 물


-




비교예 2

인산 수용액
(85중량%)
+
첨가제
(0.015중량%)
+
잔부 물
Figure pat00010
실험예
실리콘 산화막 및 실리콘 질화막의 식각 속도 측정
상기 실시예 1 내지 8 및 비교예 1 내지 2에 따른 실리콘 질화막 식각 용액을 175℃에서 500 Å 두께의 실리콘 산화막(thermal oxide layer) 및 실리콘 질화막을 가열된 식각 용액에 침지시켜 10분간 식각하였다.
식각 전 및 식각 후 실리콘 산화막 및 실리콘 질화막의 두께는 엘립소미트리(Nano-View, SE MG-1000; Ellipsometery)를 이용하여 측정하였으며, 식각 속도는 식각 전 및 식각 후 실리콘 산화막 및 실리콘 질화막의 두께 차이를 식각 시간(10분)으로 나누어 산출한 수치이다.
측정된 식각 속도는 하기의 표 3과 같다.
실리콘 산화막
식각 속도(
Figure pat00011
/min)
실리콘 질화막
식각 속도(
Figure pat00012
/min)
식각 선택비
(실리콘 질화막 식각 속도/ 실리콘 산화막 식각 속도)
실시예 1 0.57 91.07 159.77
실시예 2 0.93 92.00 98.92
실시예 3 0.49 90.96 185.63
실시예 4 0.66 91.11 138.05
실시예 5 0.58 90.13 155.40
실시예 6 0.61 90.19 147.85
실시예 7 0.63 91.11 144.62
실시예 8 0.54 90.13 166.91
비교예 1 5.77 91.14 15.80
비교예 2 2.22 91.38 41.16
상기 표 3에 나타난 바와 같이, 실시예 1 내지 8의 식각 용액은 비교예 1 내지 2의 식각 용액에 비해 실리콘 산화막에 대한 식각 속도를 낮출 수 있으며, 이에 따라 실리콘 산화막 대비 실리콘 질화막에 대한 식각 선택비가 향상됨을 확인할 수 있다.
실리콘계 파티클의 평균 직경 측정
상온(25℃)에서 시간 경과에 따라 실시예 1 내지 8 및 비교예 2의 식각 용액 내 존재하는 실리콘계 파티클의 평균 직경을 측정하였다. 실리콘계 파티클의 평균 직경은 PSA(particle size analyzer)를 이용하여 측정하였다. 측정된 실리콘계 파티클의 평균 직경은 하기 표 4와 같다.
시간 실시예1 실시예2 실시예3 실시예4 실시예5 실시예6 실시예
7
실시예
8
비교예2
초기 <1nm <1nm <1nm <1nm <1nm <1nm <1nm <1nm 43nm
4시간 후 <1nm <1nm <1nm <1nm <1nm <1nm <1nm <1nm 437nm
12시간 후 <1nm <1nm <1nm <1nm <1nm <1nm <1nm <1nm 1.5μm
2일 후 <1nm <1nm <1nm <1nm <1nm <1nm <1nm <1nm >15μm
상기 표 4에 나타난 바와 같이, 실시예 1 내지 8의 식각 용액은 시간이 경과하더라도 실리콘계 파티클이 존재하지 않거나 그 직경이 1nm 미만으로서 미세한 것을 확인할 수 있다.
반면, 상기 표 4에 나타난 바와 같이, 비교예 2의 식각 용액은 시간 경과에 따라 15μm 이상의 직경을 가지는 실리콘계 파티클이 존재하는 것을 확인할 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
10 : 실리콘 기판 11 : 실리콘 질화막
12 : 실리콘 산화막 20 : 적층 구조체
30 : 마스크 패턴층 50 : 트렌치

Claims (9)

  1. 인산 수용액; 및
    하기의 화학식 1 및 화학식 2로 표시되는 화합물 중 적어도 하나;를 포함하는
    실리콘 질화막 식각 용액:

    [화학식 1]
    Figure pat00013

    [화학식 2]
    Figure pat00014


    상기 화학식 1 및 화학식 2에서,
    X 및 Y 는 각각 독립적으로 수소, 할로겐, 하이드록시기, 아민기 및 알콕시기로부터 선택되며,
    A1 및 A2 는 각각 독립적으로 C1-C4 의 알킬기를 나타내고,
    n 및 k 는 각각 독립적으로 1 내지 3이며,
    상기 n 가 2 또는 3일 때 상기 A1 은 동일하거나 상이하고,
    상기 k 가 2 또는 3일 때 상기 A2 는 동일하거나 상이하다.
  2. 제1항에 있어서,
    상기 화학식 1로 표시되는 화합물은 하기 화학식 3으로 표시되는 화합물인 것을 특징으로 하는
    실리콘 질화막 식각 용액.

    [화학식 3]
    Figure pat00015


    X는 상기 화학식 1에서 정의한 바와 같으며,
    t는 1 내지 4이다.
  3. 제1항에 있어서,
    상기 화학식 2로 표시되는 화합물은 하기 화학식 4로 표시되는 화합물인 것을 특징으로 하는
    실리콘 질화막 식각 용액.

    [화학식 4]
    Figure pat00016


    X는 상기 화학식 2에서 정의한 바와 같으며,
    p는 1 내지 4이다.
  4. 제1항에 있어서,
    상기 실리콘 질화막 식각 용액 중 상기 화학식 1 및 화학식 2로 표시되는 화합물의 총 함량이 100 내지 600,000 ppm 으로 포함되는 것을 특징으로 하는
    실리콘 질화막 식각 용액.
  5. 제1항에 있어서,
    상기 실리콘 질화막 식각 용액은 불화수소, 불화암모늄, 중불화암모늄 및 불화수소암모늄으로부터 선택되는 적어도 하나의 불소-함유 화합물을 더 포함하는,
    실리콘 질화막 식각 용액.
  6. 제1항에 있어서,
    상기 실리콘 질화막 식각 용액은 유기계 양이온과 불소계 음이온이 이온 결합된 형태를 가지는 불소-함유 화합물을 더 포함하는,
    실리콘 질화막 식각 용액.
  7. 제6항에 있어서,
    상기 유기계 양이온은 알킬이미다졸리움(Alkyl-imidazolium), 디알킬이미다졸리움(DiAlkyl-imidazolium), 알킬피리디니움(Alkyl-Pyridinium), 알킬피롤리디니움(Alkyl-pyrrolidinium), 알킬포스포니움(Alkyl-phosphonium), 알킬모포리니움 (Alkyl-morpholinium) 및 알킬피퍼리디니움(Alkyl-piperidinium)로부터 선택되는 적어도 하나인 것을 특징으로 하는
    실리콘 질화막 식각 용액.
  8. 제6항에 있어서,
    상기 불소계 음이온은 플루오르포스페이트 (Fluorophosphate), 플루오르알킬-플루오르포스페이트 (Fluoroalkyl-fluorophosphate), 플루오르보레이트 (Fluoroborate) 및 플루오르알킬-플루오르보레이트 (Fluoroalkyl-fluoroborate)로부터 선택되는 적어도 하나인 것을 특징으로 하는
    실리콘 질화막 식각 용액.
  9. 제 1 항에 따른 실리콘 질화막 식각 용액을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법.

KR1020190150473A 2019-11-21 2019-11-21 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법 KR20210062347A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190150473A KR20210062347A (ko) 2019-11-21 2019-11-21 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
JP2020156730A JP7507645B2 (ja) 2019-11-21 2020-09-17 シリコン窒化膜エッチング溶液、及びこれを用いた半導体素子の製造方法
CN202011095833.2A CN112824482B (zh) 2019-11-21 2020-10-14 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190150473A KR20210062347A (ko) 2019-11-21 2019-11-21 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210062347A true KR20210062347A (ko) 2021-05-31

Family

ID=75907564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190150473A KR20210062347A (ko) 2019-11-21 2019-11-21 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법

Country Status (3)

Country Link
JP (1) JP7507645B2 (ko)
KR (1) KR20210062347A (ko)
CN (1) CN112824482B (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105306A (ja) 2007-10-25 2009-05-14 Mitsubishi Gas Chem Co Inc シリコンエッチング液およびエッチング方法
KR101363441B1 (ko) * 2010-06-07 2014-02-21 샌트랄 글래스 컴퍼니 리미티드 보호막 형성용 약액, 이의 조제 방법 및 이를 사용하는 세정 방법
KR101809192B1 (ko) 2011-12-16 2017-12-15 에스케이하이닉스 주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102545801B1 (ko) 2015-12-04 2023-06-21 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
TW201802231A (zh) * 2016-07-04 2018-01-16 Oci有限公司 氮化矽膜蝕刻溶液
CN109689838A (zh) * 2016-12-26 2019-04-26 秀博瑞殷株式公社 蚀刻用组合物和使用该蚀刻用组合物制造半导体器件的方法
KR101828437B1 (ko) 2017-04-06 2018-03-29 주식회사 디엔에스 실리콘 질화막 식각용 조성물.
KR102484988B1 (ko) * 2017-12-29 2023-01-09 오씨아이 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102653096B1 (ko) * 2018-02-13 2024-04-01 동우 화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법

Also Published As

Publication number Publication date
CN112824482A (zh) 2021-05-21
CN112824482B (zh) 2024-03-26
JP2021082806A (ja) 2021-05-27
JP7507645B2 (ja) 2024-06-28

Similar Documents

Publication Publication Date Title
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
KR101320416B1 (ko) 식각액 조성물 및 이를 이용한 습식 식각방법
KR102079041B1 (ko) 실리콘 기판 식각 용액
KR20200000640A (ko) 실리콘 질화막 식각 조성물
JP7524007B2 (ja) シリコン窒化膜エッチング溶液、及びこれを用いた半導体素子の製造方法
KR102250433B1 (ko) 폴리실록산계 화합물 및 이를 포함하는 실리콘 질화막 식각 조성물
KR102464161B1 (ko) 실리콘 질화막 식각 조성물
KR102675055B1 (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20210062347A (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR102675057B1 (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
JP7523974B2 (ja) シリコン窒化膜エッチング溶液、及びこれを用いた半導体素子の製造方法
KR102675052B1 (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR102240668B1 (ko) 폴리실록산계 화합물을 포함하는 조성물 및 이를 포함하는 식각 조성물
JP7489242B2 (ja) シリコン窒化膜エッチング溶液、及びこれを用いた半導体素子の製造方法
KR102675053B1 (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20210068927A (ko) 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR102584616B1 (ko) 실리콘 기판 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
JP2021015969A (ja) シリコン窒化膜エッチング溶液、及びこれを用いた半導体素子の製造方法
KR20200137502A (ko) 실리콘 기판 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20210026307A (ko) 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal