CN113817471B - 用于蚀刻含氮化硅衬底的组合物及方法 - Google Patents

用于蚀刻含氮化硅衬底的组合物及方法 Download PDF

Info

Publication number
CN113817471B
CN113817471B CN202111106203.5A CN202111106203A CN113817471B CN 113817471 B CN113817471 B CN 113817471B CN 202111106203 A CN202111106203 A CN 202111106203A CN 113817471 B CN113817471 B CN 113817471B
Authority
CN
China
Prior art keywords
composition
etching
silicon nitride
substrate
etching composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111106203.5A
Other languages
English (en)
Other versions
CN113817471A (zh
Inventor
E·库珀
S·比洛迪奥
戴雯华
杨闵杰
涂胜宏
吴幸臻
金西恩
洪性辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Entegris Inc
Original Assignee
Entegris Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Entegris Inc filed Critical Entegris Inc
Publication of CN113817471A publication Critical patent/CN113817471A/zh
Application granted granted Critical
Publication of CN113817471B publication Critical patent/CN113817471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels

Abstract

本申请涉及用于蚀刻含氮化硅衬底的组合物及方法；所述组合物包含磷酸、六氟硅酸及氨基烷氧基硅烷及任选地一或多种额外任选的成分；使用如所描述的组合物进行的包含氮化硅及氧化硅的衬底的湿式蚀刻方法可实现适用或改进的氮化硅蚀刻速率、适用或改进的氮化硅选择性、这些功能的组合以及任选地在蚀刻之后存在于衬底表面处的颗粒的减少。

Description

用于蚀刻含氮化硅衬底的组合物及方法
本申请是申请日为2018年9月6日，申请号为201880058122.2，发明名称为“用于蚀刻含氮化硅衬底的组合物及方法”的申请的分案申请。
技术领域
所描述的本发明涉及用于在氧化硅存在下蚀刻氮化硅的组合物及方法，包含以适用或有利地高蚀刻速率及相对于氧化硅的暴露层或底层以对氮化硅的适用或有利地高选择性有效地并高效地蚀刻氮化硅材料的组合物及方法，尤其在多层半导体晶片结构中。
背景技术
在微电子行业中，存在对改进装置性能且对减小装置大小及减小装置特征大小的持续需求。减小特征大小提供增加装置特征密度及增加装置速度的双重优点。
减小特征及装置大小需要寻找新方式来改进制造微电子装置的多步骤工艺的步骤。在用于制备许多类型微电子装置的方法中，去除氮化硅的步骤为常见的。通常通过化学气相沉积从硅烷(SiH4)及氨(NH3)沉积的氮化硅的薄层(Si3N4)在微电子装置中可用作水及钠的屏障。同样，图案化氮化硅层用作空间选择性氧化硅生长的掩模。在应用之后，可需要去除这些氮化硅材料的全部或一部分，其通常通过蚀刻来进行。
通过蚀刻从衬底去除氮化硅可优选地以不损害或中断微电子装置的其它暴露或覆盖特征的方式来进行。通常，去除氮化硅的工艺以优选地相对于亦存在于微电子装置衬底表面处的其它材料(例如氧化硅)去除氮化硅的方式来进行。根据各种商业方法，通过湿式蚀刻工艺从微电子装置表面去除氮化硅，所述工艺涉及在升高温度下，例如在温度在150℃到180℃范围内的浴液中将衬底表面暴露于浓磷酸(H3PO4)。用于相对于氧化硅选择性地去除氮化硅的常规湿式蚀刻技术使用水性磷酸(H3PO4)溶液，通常约85重量百分比磷酸及15重量百分比水。使用新制热磷酸，典型的Si3N4:SiO2选择性可为约40:1。
发明内容
本发明涉及通过湿式蚀刻方法从微电子装置衬底表面去除氮化硅的新颖及创造性的蚀刻组合物及相关工艺。在实例方法中，蚀刻组合物用于从包含氮化硅及氧化硅以及其它任选的导电、隔热或半导电材料或在制造微电子装置期间适用的加工材料的表面去除氮化硅。
在过去，集成电路及半导体制造行业使用热磷酸作为蚀刻组合物以用于蚀刻氮化硅。有时包含例如经溶解硅石的添加剂以改进性能。参见例如美国专利6,162,370及8,940,182，其内容以引用的方式并入本文中。然而，当商用这些热磷酸组合物时，氮化硅蚀刻速率及相对于其它材料(例如，氧化硅)蚀刻氮化硅的选择性的改进仍为所期望的。作为性能的不同测量，在蚀刻之后，衬底应在其表面处包含可在蚀刻步骤期间产生(例如，沉淀)于蚀刻组合物中且作为颗粒再沉积到衬底表面上的可接受低水平的固体颗粒(例如固体硅石颗粒)；改进的蚀刻组合物为期望的，其使得在蚀刻步骤期间更少的这些类型的固体颗粒产生且沉积于衬底表面上。
根据申请人的发明，蚀刻组合物可包含磷酸、六氟硅酸及烷基胺烷氧基硅烷的组合。组合物还可包含一定量的水，例如，如存在于磷酸或另一种成分中，或可作为单独成分添加。组合物还可任选地包含以下中的一或多者：羧酸化合物；经溶解硅石，其可例如通过将硅石溶解于磷酸中或通过溶解可溶含硅化合物来提供；有机溶剂；表面活性剂；以及氨基烷基化合物。所描述的蚀刻组合物在用于湿式蚀刻步骤中时可提供期望的或有利的性能特性以从含有氮化硅及氧化硅材料的衬底去除氮化硅，所述特性例如：适用或高氮化硅蚀刻速率、相对于氧化硅对氮化硅的适用或高选择性、适用或有利地高蚀刻速率与适用或有利地高氮化硅选择性的平衡以及在蚀刻步骤后衬底表面上更少固体颗粒的存在。
当用于蚀刻在表面处含有氮化硅及氧化硅特征的微电子装置衬底的方法中时，相对于在相同方法中使用现有技术或类似蚀刻组合物，本发明蚀刻组合物用相同衬底可展现期望的、适用或有利的性能。类似的蚀刻组合物的一个实例为包含经溶解硅石或可溶硅石化合物的浓磷酸(例如，85重量百分比水性磷酸)，其存在增加蚀刻氮化硅的选择性。此类型的类似蚀刻组合物的实例描述于美国专利6,162,370中，其全部内容以引用的方式并入本文中。
本发明蚀刻组合物相对于现有技术蚀刻组合物或类似组合物的经改进性能可测量为以下中的一或多者：相对于氧化硅蚀刻氮化硅的改进选择性；改进的氮化硅蚀刻速率(相对于使用相同衬底及不同但类似的蚀刻组合物及蚀刻工艺进行的氮化硅蚀刻速率)；或改进的选择性及蚀刻速率的组合。绝对的氮化硅蚀刻速率大大地视其沉积方法而定。因此，如本文中所描述的“经改进”氮化硅蚀刻速率应理解为是指当处理相同类型的氮化硅材料时，与通过使用不同但类似的蚀刻组合物及蚀刻工艺的工艺达成的蚀刻速率相比较，使用本文中所描述的组合物及蚀刻工艺的经改进(即，增加的)氮化硅材料蚀刻速率。
通常，在典型的范围内，相对较高氮化硅蚀刻速率可与在典型范围的低端中的氮化硅相对于氧化硅的选择性组合出现；相反地，相对较高的氮化硅相对于氧化硅的选择性可与相对较低的氮化硅蚀刻速率组合出现。如当前描述的组合物可实现氮化硅蚀刻速率及选择性的各种水平及氮化硅蚀刻速率及选择性的水平组合。根据一些用途，组合物可实现有利地高氮化硅蚀刻速率(例如，相对于现有技术或类似的蚀刻速率经改进)以及有用但不必有利地高氮化硅选择性。根据其它用途，组合物可实现有利地高氮化硅选择性以及有用但不必有利地高氮化硅蚀刻速率。
经改进蚀刻速率(作为本文所使用的术语)可为比使用类似的或现有技术蚀刻组合物及蚀刻工艺进行的相同氮化硅材料的蚀刻速率大至少25％的蚀刻速率。经改进选择性可为比类似的或现有技术选择性大至少50％的选择性。蚀刻速率(或蚀刻工艺的其它性能)的比较应基于在相同条件下由相同方法产生的衬底上进行的实验。
出于性能比较的目的，可在相同程度上使用已用于处理晶片的蚀刻溶液来测量蚀刻速率及选择性。作为一实例，出于在开始蚀刻工艺时比较两种蚀刻组合物的性能的目的，可使用新制及先前未使用的蚀刻组合物来测量蚀刻速率及选择性。替代地，这些测量可在使用蚀刻组合物对衬底进行特定量的处理之后，例如在使用组合物处理数个晶片之后执行。与一定量的处理之后的性能相比较，已用于处理之前的蚀刻组合物的性能(就氮化硅蚀刻速率及选择性而言)可完全不同，这是因为经溶解硅石作为氮化硅溶解的产物添加到溶液中，从而抑制氧化蚀刻速率(亦达到氮化蚀刻速率的更小程度)，且因此致使选择性增加。然而，选择性的较大增加可使得在某些衬底区域中，氧化硅作为颗粒再沉积或氧化物作为薄膜再生。这种现象为非所需且待防止的。
在替代性术语中，蚀刻组合物或使用蚀刻组合物的方法可适用于实现氮化硅蚀刻速率以及氮化硅选择性，其在大体适用于商业湿式蚀刻工艺的范围内。通常商业上使用的(例如，在150-160℃范围内的蚀刻工艺温度下)适用蚀刻速率的实例可为至少30埃/分钟，高达至少400或500埃/分钟的高得多的速率。商业上适合的选择率也可大大地改变，且可在20、50或100(例如，相对于氧化硅)到高达500或1000的范围内。
蚀刻速率为蚀刻工艺的已知性能测量且可根据每次去除的材料的量(例如，以厚度计)(例如，埃材料/分钟)来报导。用于确定氮化硅蚀刻速率的方法在微电子装置制造行业中为人所熟知。一般来说，通过蚀刻在表面处包含氮化硅的衬底且测量随时间推移从衬底去除的氮化硅的量来进行蚀刻速率测量。测量每给定时间去除的材料量的任何方法可为有效的，其中光谱学椭圆偏振测量法为测量氮化硅(及氧化硅)蚀刻速率的一个适用及优选方法。
选择性为对具有超过一种材料的特征的表面进行蚀刻的蚀刻工艺的性能的已知测量，且经计算为一种材料(例如，氮化硅)的去除率相对于第二种材料(例如，氧化硅)的去除率。
作为性能的另一种测量，在蚀刻步骤之后，优选地在蚀刻后清洁步骤之后(例如，在在20到90℃范围内的温度下在水中彻底冲洗)，衬底应包含在其表面处的可接受低水平的固体颗粒。固体颗粒可为在蚀刻步骤期间产生于(例如，沉淀)蚀刻组合物中且作为固体颗粒再沉积到衬底表面上的硅石颗粒。在硅石衬底(例如，热氧化物、PETEOS)上，此类再沉积可呈稠化氧化薄膜的形式。经改进蚀刻组合物为期望的，其使得在蚀刻步骤期间更少的这些类型的固体颗粒产生且沉积于衬底表面上。
在蚀刻步骤之后衬底表面上的颗粒计数可通过任何方法来测量，所述方法有效于在统计学上适宜定性或定量比较在蚀刻步骤之后，例如在蚀刻步骤接着蚀刻后清洁步骤之后的衬底表面上的颗粒数目。一个实例方法可为使用放大倍数的光学(视觉)检查，例如在扫描电子显微镜的辅助下。经改进蚀刻组合物可允许蚀刻步骤，任选地接着清洁后步骤与在相同衬底上进行但使用类似的蚀刻组合物或现有技术蚀刻组合物的相同方法相比，产生包含减少数目的颗粒的表面。存在于表面上的颗粒的减少与存在于使用类似的蚀刻组合物或现有技术蚀刻组合物处理的相同衬底的表面上的颗粒数目相比较可为至少20％、30％或50％的减少。此外，本说明书的适用及优选的经改进蚀刻组合物能够产生不包含任何超过非显著量的再沉积氧化物的表面，具体地说，必须避免例如通过变窄或阻断信道修改本地图案几何构型的再沉积氧化物。
在一个方面，本发明涉及用于蚀刻具有包括氮化硅(SiN)及氧化硅的表面的衬底的组合物，其具有相对于氧化硅蚀刻SiN的选择性。所述组合物含有磷酸、六氟硅酸(HFSA)及氨基烷氧基硅烷。
在另一方面，本发明涉及一种用于蚀刻具有包括氮化硅(SiN)及氧化硅的表面的衬底的方法，其具有相对于氧化硅蚀刻SiN的选择性。所述方法包含：提供含有浓磷酸、六氟硅酸(HSFA)及氨基烷氧基硅烷的蚀刻组合物；提供具有包含氮化硅及氧化硅的表面的衬底；以及使衬底与组合物在一定条件下接触以从表面去除SiN。
附图说明
图1示意性地展示如所描述的示范性衬底在如所描述的选择性蚀刻步骤之前及之后的结构。
具体实施方式
本发明涉及用于蚀刻微电子装置表面的新颖及创造性的湿式蚀刻组合物，所述微电子装置表面含有氮化硅(SiN)、氧化硅及任选地其它材料，所述其它材料可包含导电材料、半导电材料或适用于微电子装置的绝缘材料或适用于制备微电子装置的加工材料。如所描述的蚀刻组合物包括磷酸、六氟硅酸、氨基烷基硅烷以及与蚀刻组合物的成分缔合或单独添加的一定量的水。组合物还可任选地包含以下中的一或多者：羧酸化合物；经溶解硅石，其可例如通过将硅石溶解于磷酸中或通过添加可溶含硅化合物来提供；有机溶剂；以及氨基烷基化合物。
本发明还涉及使用如所描述的湿式蚀刻组合物蚀刻微电子装置衬底以去除氮化硅的方法、工艺及系统。本申请人已发现当与含有氮化硅及氧化硅的衬底一起用于湿式蚀刻工艺中时，所描述组合物可产生适用或有利地高氮化硅蚀刻速率、氮化硅相对于氧化硅的适用或有利地高选择性或这些性能特性的适用或有利的平衡。另外，当与含有氮化硅的衬底一起用于湿式蚀刻工艺中时，实例性蚀刻组合物可产生氮化硅石的有效蚀刻，其中在蚀刻之后衬底表面处存在减少量的颗粒。
如本文所使用，术语“微电子装置”(或“微电子装置衬底”或简称“衬底”)以符合此术语在电子装置、微电子及半导体制造领域中通常所理解的意义的方式使用，例如用于指各种不同类型的以下中的任一者：半导体衬底；集成电路；固态内存装置；内存硬盘；读取头、写入头、读写头及其机械或电子组件；平板显示器；相变内存装置；太阳能面板及包含一或多种太阳能电池装置的其它产品；光伏打装置；及制造用于微电子、集成电路、能量收集或计算机芯片应用的微机电系统(MEMS)。应了解，术语“微电子装置”可指任何工艺内的微电子装置或微电子装置衬底，其含有或经制备以含有用于微电子装置或微电子组合件中最终电子装置的功能性电子(承载电流)结构、功能性半导体结构及绝缘结构。
如本文所使用，术语“氮化硅”给出符合如微电子及半导体制造行业中使用的术语的含义的含义。与此一致，氮化硅是指包含由非晶氮化硅(Si3N4)组成的薄膜的材料，所述材料例如通过化学气相沉积从硅烷(SiH4)及氨(NH3)沉积，具有商用低水平的其它材料或杂质。氮化硅可作为微电子装置衬底的部分存在，作为装置的功能特征，例如作为阻挡层或绝缘层，或可存在以充当有助于制备微电子装置的多步骤制造方法的材料。
如本文中所使用，术语“氧化硅”给出符合如微电子及半导体制造行业中使用的术语的含义的含义。与此一致，氧化硅是指由氧化硅(SiOx)(例如SiO2)、“热氧化物”(ThOx)以及类似者组成的薄膜。氧化硅可通过任何方法放置于衬底上，例如通过化学气相沉积从TEOS或另一来源沉积或通过热沉积。氧化硅可优选地含有商用低水平的其它材料或杂质。氧化硅可作为微电子装置衬底的部分存在，作为微电子装置的特征，例如作为绝缘层。
某些当前优选的蚀刻组合物的实例包含含有以下、基本上由以下组成或由以下组成的呈水性溶液形式的组合物：呈可有效地产生所需氮化硅蚀刻(包含适用或有利的蚀刻速率)的量的水性磷酸(例如，浓磷酸及任选地一定量的添加水)以及六氟硅酸；呈可有效地改进氮化硅的蚀刻速率或氮化硅相对于氧化硅的选择性的量的氨基烷基硅烷；任选地羧酸化合物；任选地膦酸；任选地氨基烷基化合物；任选地表面活性剂；任选地有机溶剂、任选地水及任选地经溶解硅石。这些及其它实例组合物可包括以下、由以下组成或基本上由以下组成：所列举成分及任选地成分。作为通用惯例，在整个本说明书中，据称“基本上由一组指定成分或材料组成”的例如如所描述的蚀刻组合物或其成分或组分的物质的组合物是指含有指定成分或材料的组合物，其具有不超过较低或无关紧要的量的其它成分或材料，例如不超过5、2、1、0.5、0.1或0.05重量份的其它成分或材料。举例来说，含有基本上由水性磷酸、六氟硅酸、氨基烷基硅烷及如所描述的任选地成分组成的材料的蚀刻组合物意谓含有除所鉴别材料以外的这些成分及不超过5、2、1、0.5、0.1或0.05重量份的任何其它一或多种经溶解或未溶解材料(单独地或作为总和)的蚀刻组合物。
蚀刻组合物包含呈可有效地产生所需氮化硅蚀刻量的水性磷酸(例如，浓磷酸)。术语“水性磷酸”是指与蚀刻组合物的其它成分混合或组合以形成蚀刻组合物的蚀刻组合物的成分。术语“磷酸固体”是指水性磷酸成分或由水性磷酸成分制备的蚀刻组合物的非水性组分。
含于蚀刻组合物中的磷酸固体的量可为与蚀刻组合物的其它材料组合将提供所需蚀刻性能，包含所需氮化硅蚀刻速率及选择性的量，其通常需要相对较高量(浓度)的磷酸固体。举例来说，蚀刻组合物可含有按蚀刻组合物的总重量计至少约50重量百分比的一定量磷酸固体，例如按蚀刻组合物的总重量计至少70、或至少约80或85重量百分比的磷酸固体。
为提供所需量的磷酸固体，组合物可含有“浓”磷酸作为与其它成分(在一些形式中，一种成分任选地为水)混合或组合以产生蚀刻组合物的成分。“浓磷酸”是指在较低或最少量的水存在下含有较高或最大量的磷酸固体且大体上无其它成分(例如，小于0.5或0.1重量百分比的任何非水或非磷酸固体材料)的水性磷酸成分。浓磷酸可通常视为约15或20重量百分比水中具有至少约80或85重量百分比磷酸固体。替代地，蚀刻组合物可视为包含一定量的用水稀释的浓磷酸，意谓例如在与蚀刻组合物的其它成分组合之前或之后已用一定量的水稀释的浓磷酸或以任何方式形成的等效物。作为另一替代例，蚀刻组合物的成分可为浓磷酸或稀磷酸，且蚀刻组合物可含有作为不同成分的组分或作为单独水成分提供给蚀刻组合物的额外量的水。
作为一实例，如果浓磷酸用于形成蚀刻组合物，那么浓磷酸的量(85重量百分比，在水中)按蚀刻组合物的总重量计可为蚀刻组合物的至少60，例如至少80或至少90、93、95或至少98重量百分比的量。
如本文中所使用，“六氟硅酸”(又称为“氟硅酸”或“HFSA”)是指H2SiF6。六氟硅酸为已知及市售可得的材料且通常作为呈稀释溶液的形式(例如，35重量百分比于水中)的成分出售或使用。HFSA也可由氢氟酸(HF)及溶解或悬浮硅石原位形成。
蚀刻组合物中含有的六氟硅酸化合物(或存在的其衍生物化合物)的量可为与蚀刻组合物的其它材料组合将提供所需蚀刻性能，包含所需氮化硅蚀刻速率及选择性的量。举例来说，蚀刻组合物可含有按蚀刻组合物的总重量计在约5到10,000或甚至高达50,000百万分率(即，0.0005到1或甚至5重量百分比)范围内，例如按蚀刻组合物的总重量计约20到2,000百万分率(即，0.002到0.2重量百分比)的一定量的六氟硅酸化合物。
蚀刻组合物含有氨基烷基烷氧基硅烷或简称“氨基烷氧基硅烷”，作为本文所使用的这些术语，其是指含有位于化合物的烷基或烷氧基取代基(即直接地或经由氧键连接到硅原子的氨基烷基取代基)上的至少一个硅原子及至少一个氨基的基于硅烷(-SiO-)的化合物或分子。硅原子可经一或多个这类氨基烷基取代基取代，且可另外经以下一或多个取代：氢氧化物(-OH)基团、有机化学(例如，烷基)基团或经由氧形成硅氧烷键，即以形成具有多个(例如，2、3、4个等)-Si-O-键的分子的另一个硅原子；根据本说明书，氨基烷基烷氧基硅烷化合物包含如所描述的取代基，其中硅原子的至少一个取代基为直接键结到硅原子或经由二价氧(-O-)键键结到硅原子的氨基烷基取代基，例如氨基烷基或氨基烷氧基取代基。实例化合物展示于美国专利第8,940,182号中。同样参见欧洲专利申请案0 498 458。
含有仅单个硅原子的某些优选氨基烷氧基硅烷化合物可表示为具有下式：
Si(R1)(R2)(R3)(R4)
其中R1、R2、R3及R4中的每一者为烷基、烷氧基、羟基、烷基胺或烷氧基胺(氨基烷氧基)基团，且其中R1、R2、R3及R4中的至少一者为烷基、烷氧基或羟基，且R1、R2、R3及R4中的至少一者为烷基胺或烷氧基胺基。包含烷基链的R1、R2、R3或R4基团可包含分支链的烷基，但直链基团可为优选的，以及含有低碳数烷基(例如具有1、2、3、4或5个碳原子的烷基)的链。优选的R1、R2、R3及R4基团也为非环状、饱和的，且不含有醚键。
根据本发明，申请人发现氨基烷氧基硅烷化合物作为含有磷酸以及六氟硅酸的蚀刻组合物的部分的存在可展现如本文中所描述的经改进性能，且胺功能基(例如，作为烷基胺或烷氧基胺的部分)于氨基烷氧基硅烷化合物(与不含有胺功能基的烷氧基硅烷化合物相反)上的存在在改进性能特性中可尤其有效。含胺基团可为提供所需蚀刻性能改进的任何基团，例如氮化硅蚀刻速率、氮化硅选择性或蚀刻步骤后衬底表面处的颗粒计数中的一者或组合的改进。氨基烷氧基硅烷化合物的含胺基团的一些通用实例包含：包含伯胺(即末端胺)的烷基胺基团；包含仲胺或叔胺的烷基胺基团；以及聚(伸乙亚胺)寡聚物及类似基团。
根据某些当前优选氨基烷氧基硅烷化合物，R1、R2、R3及R4中的每一者为：
烷基胺，其具有式-(CH2)xNW2，其中x在1到12范围内，或-(CH2)x1-NW-(CH2)x2-NW-…(CH2)xn-NW2，其中W等于H或CH3基团；x1、x2、…xn在1-12范围内(优选地2或3)，且n≤100，
氨基烷氧基，其具有式-O-(CH2)xNW2，其中x在1到12范围内，或-O-(CH2)x1-NW-(CH2)x2-NW-…(CH2)xn-NW2，其中W等于H或CH3基团；x1、x2、…xn在1-12范围内(优选地2或3)，且n≤100，
烷氧基，其具有式-O(CH2)yCH3，其中y在1到6范围内，羟基(硅烷醇、-OH)，或烷基，其具有式-(CH2)zCH3，其中z在1到18范围内。
当经由氧原子连接到硅原子的R基团将通常至少部分地溶解时，氨基烷氧基硅烷化合物可优选地以其它方式在蚀刻组合物中化学稳定且不通过磷酸或蚀刻组合物的另一种成分降解，且优选地不造成蚀刻组合物的明显着色(尽管可存在变色)。在使用时，当包含于磷酸中时，胺基将通常质子化。
当前优选氨基烷氧基硅烷化合物的实例包含以下物种：(3-氨基丙基)三乙氧基硅烷(APTES，CAS编号919-30-2)；(3-氨基丙基)三甲氧基硅烷(APTMS，CAS编号13922-56-5)；(3-氨基丙基)硅烷三醇(CAS编号58160-99-9)；以及AHAPTES(N-(6-氨基己基)氨基丙基三甲氧基硅烷，CAS编号51895-58-0)，其中的任一者可单独、与彼此组合或与另一种氨基烷氧基硅烷组合使用。
蚀刻组合物中含有的氨基烷氧基硅烷(或其衍生物)的量可为与蚀刻组合物的其它材料组合将提供所需蚀刻性能，包含所需氮化硅蚀刻速率及选择性的量。举例来说，蚀刻组合物可含有一定量的氨基烷氧基硅烷化合物(其可为单一物种或两种或更多种物种的组合)，按蚀刻组合物的总重量计在约20到10,000百万分率(即，0.0020到1.0重量百分比)范围内，或按蚀刻组合物的总重量计约20到2,000、4,000或5,000百万分率(即，0.002到0.2、0.4或0.5重量百分比)。
任选地且优选地，实例性蚀刻组合物可含有一定量的羧酸化合物，意谓含有至少一个羧酸基的有机化合物。根据本发明，羧酸化合物于如所描述的蚀刻组合物中的存在可通过抑制氧化硅的再沉积或氧化硅颗粒的形成来改进性能。用于如所描述的蚀刻组合物中的优选羧酸化合物包含乙酸、丙二酸、琥珀酸、2-甲基丁二酸、戊二酸、己二酸、水杨酸、1,2,3-丙烷三甲酸(又称为丙三酸)、2-膦酸基乙酸、3-膦酸基丙酸及2-膦酸基丁烷-1,2,4-三甲酸(PBTCA)，其中的任一者可单独、与彼此一起组合或与不同羧酸化合物组合使用。
含于蚀刻组合物中的羧酸化合物(包含其衍生物)的量可为与蚀刻组合物的其它材料组合将提供所需蚀刻性能同时不以其它方式影响蚀刻组合物的性能或化学稳定性的量。举例来说，蚀刻组合物可含有一定量的羧酸化合物(其可为单一物质或两种或更多种物质的组合)，所述量按蚀刻组合物的总重量计在约0.01到约10重量百分比范围内，或按蚀刻组合物的总重量计约0.1到约5或8重量百分比。
任选地，如所描述的蚀刻组合物(例如，在蚀刻工艺中使用之前)还可含有一定量的溶解于磷酸中的硅石，例如通过将固体硅石材料溶解于磷酸中或通过添加可通过与水性磷酸反应形成经溶解硅石的可溶含硅化合物，这些化合物的实例包含TMAS(硅酸四甲基铵)、四乙酰氧基硅烷或四烷氧基硅烷，例如四甲氧基硅烷、四乙氧基硅烷或类似者。经溶解硅石可有效地改进蚀刻组合物朝向氮化硅的选择性。所述量可为在蚀刻工艺的条件下不会使得预处理硅石过饱和的任何适用量，例如按蚀刻组合物的总重量计约5到10,000百万分率经溶解硅石或可溶含硅化合物，或按蚀刻组合物的总重量计约20到5,000、3,000、1,000或500百万分率。
同样任选地，如所描述的蚀刻组合物可含有一定量的烷基胺以例如通过增加氮化硅蚀刻速率、选择性或这些功能的组合来提高蚀刻组合物的性能。烷基胺可为包含胺取代基(例如，伯胺)的有机烷基化合物，例如具有式R5NH2，其中R5为含有约2到约15个碳原子(例如约4到约12个碳原子)的直链或具支链、优选地饱和、优选地未经取代的烷基链。优选的烷基胺化合物的实例包含己胺、辛胺、2-乙基己胺、二己胺及癸胺。尤其当在经溶解氧化硅的存在下使用时，烷基胺可有效地提供经改进的氮化硅的蚀刻速率或选择性。蚀刻组合物中烷基胺的量可为任何适用量，例如按蚀刻组合物的总重量计，约5到10,000百万分率的烷基胺，例如约20到1,000百万分率的烷基胺。
蚀刻组合物可任选地包含有机(非水性)溶剂，其可为在相关操作温度(例如，蚀刻浴液的温度)下为液体的任何有机化合物，且大体上在蚀刻组合物中可互溶、与所述蚀刻组合物兼容且在所述蚀刻组合物的热磷酸存在下为稳定的。有机溶剂可适用于不需要介于如所描述的蚀刻组合物的高性能范围内的蚀刻速率的蚀刻组合物，且可在蚀刻工艺期间有效地减小或最小化颗粒再沉积(例如，硅石颗粒再沉积)，从而在蚀刻之后减少衬底表面上的固体颗粒的存在。适用或当前优选的非水性溶剂的实例包含有机化合物，例如醚、多元醇、醇、砜及磷酸酯。某些适用有机溶剂的特定实例包含环丁砜、四乙二醇二甲醚(四乙二醇二甲醚)、二乙二醇乙醚、二丙二醇甲醚及磷酸三乙酯，其中的任一者可单独或与一或多种其它有机溶剂组合使用。
蚀刻组合物中有机溶剂的量可为与蚀刻组合物的其它材料组合将提供所需总体性能的量。举例来说，蚀刻组合物可含有一定量的总有机溶剂，按蚀刻组合物的总重量计，可在约0.1到约25重量百分比范围内，例如约0.5到约10、15或20重量百分比的有机溶剂。
蚀刻组合物可任选地包含表面活性剂(不同于本说明书的其它任选或所需成分)以改进蚀刻组合物的性能。如本文中所使用，术语“表面活性剂”是指降低两种液体之间或液体与固体之间的表面张力(或界面张力)的有机化合物，通常为含有疏水性基团(例如，烃(例如，烷基)“尾部”)及亲水性基团的有机两亲媒性化合物。优选的表面活性剂为热稳定的且在强有力地酸性条件(例如本发明的蚀刻工艺的条件)下使离子停留。实例包含全氟烷基磺酸及长链季铵化合物(例如，十二烷基三甲基硫酸氢铵)。还可使用例如Chemours的
Figure BDA0003272492830000101
FS-31/FS-35的氟化非离子表面活性剂。还可使用例如聚(乙二醇)-聚(丙二醇)共聚物(“PEG-PPG”)的非离子未经氟化的表面活性剂，且优选地适合于操作范围的更低温度、更低酸性部分(例如，100-130℃及50-75％H3PO4)。
蚀刻组合物中表面活性剂的量可为与蚀刻组合物的其它材料组合将提供所需总体性能的量。举例来说，蚀刻组合物可含有一定量的表面活性剂，按蚀刻组合物的总重量计可在约0.001到约10重量百分比范围内，例如约0.01到约0.5、1、2、7或7重量百分比的表面活性剂。
蚀刻组合物可含有来自一个或多个来源的水。举例来说，水将存在于水性磷酸成分中。另外，水可用作蚀刻组合物的其它成分中的一或多者的载剂，且水可作为其自身成分单独添加。水的量应足够低以允许蚀刻组合物展现所需或优选或有利的性能特性，包含适用(充分高地)氮化硅蚀刻速率。在水存在下的增加倾向于增加硅的氮化硅蚀刻速率但又可降低蚀刻组合物的沸点，这促使蚀刻组合物的操作温度降低及相反效果。蚀刻组合物中来自所有来源的水量的实例按蚀刻组合物的总重量计可小于约50、40或30重量百分比，例如在约5重量百分比到约25重量百分比范围内，或按蚀刻组合物的总重量计在约10到20重量百分比水的范围内。
任选地，如所描述的这些及其它实例蚀刻组合物可含有以下、由以下组成或基本上由以下组成：磷酸、六氟硅酸、氨基烷氧基硅烷，以及所鉴别的任选地成分中的任一者或任何组合。蚀刻组合物的某些优选实例不需要且可排除通常不包含于蚀刻组合物中的其它类型的成分，例如pH调节剂(除作为本文中的潜在成分提及的酸以外)及例如研磨颗粒的固体材料。
如所描述的蚀刻组合物可通过将适用于产生如所描述的蚀刻组合物的任何方法来制备。通过一种方法，水性或固体成分可组合，任选地伴随加热，任何混合到均匀。
如所描述的蚀刻组合物可适用于从微电子装置衬底表面去除氮化硅的方法。衬底可含有适用于微电子装置的其它材料，例如以下中的一或多者：绝缘体、阻挡层、导电材料、半导电材料或适用于处理微电子装置的材料(例如，光阻、掩模以及其它)。实例衬底具有包含氮化硅、热氧化物(ThOx)及PETEOS(使用等离子体增强的邻硅酸四乙酯沉积的氧化物)的表面。
在使用时，如所描述的蚀刻组合物可提供基于商业性能需求及期望适用的蚀刻性能，且与现有技术或比较性蚀刻组合物相比，优选地可提供关于氮化硅的蚀刻速率及选择性且就蚀刻之后存在于衬底表面处的颗粒量及衬底表面上的氧化薄膜的再生量而言的经改进性能。
蚀刻微电子装置衬底的方法在半导体制造领域中为已知的，且可在已知及可商购的装备上进行。一般来说，为蚀刻衬底以选择性地去除衬底表面处的材料，蚀刻组合物可应用于表面且使其接触表面结构从而以化学方式选择性地去除某些结构。
氮化硅膜间或具有可抑制蚀刻工艺的较薄氧化表面，这是因为组合物经设计以极缓慢地蚀刻氧化物。在这些情况下，用稀释HF进行极简单处理可为适用的第一工艺步骤。
在蚀刻步骤中，蚀刻组合物可以任何适合方式应用于表面，例如通过将蚀刻组合物喷雾到表面上；通过将衬底浸渍(以组合物的静态或动态体积)到蚀刻组合物中；通过使表面与其上具有吸收的蚀刻组合物的另一种材料(例如垫或纤维吸附剂施料器组件)接触；通过使衬底与一定量的蚀刻组合物在循环池中接触；或通过使蚀刻组合物与含有硅-锗及硅的微电子衬底的表面去除接触的任何其它适合的手段、方式或技术。应用可在一批或单个晶片设备中，以用于动态或静态清洁。
适用蚀刻工艺的条件(例如，时间及温度)可为经发现有效或有利的任何条件。一般来说，蚀刻组合物例如通过浸没于蚀刻组合物的浴液中持续足以选择性地去除氮化硅的一段时间而与表面接触。暴露于蚀刻组合物的时间及蚀刻组合物的温度可有效于从衬底表面去除所需量的氮化硅。蚀刻步骤的时间量不应太短，这是因为此意谓氮化硅蚀刻速率可能过高，其可使得工艺控制困难且在蚀刻步骤结束时降低微电子装置的质量。当然，蚀刻步骤的所需时间量优选不过长，以使蚀刻工艺及半导体制造生产线的效率及生产量良好。蚀刻步骤的适用时间的实例可在约5分钟到约200分钟，优选约10分钟到约60分钟范围内，温度在约100℃到约180℃范围内。此类接触时间及温度为说明性的，且可采用对获得所需去除选择性有效的任何其它适合时间及温度条件。
本说明书的蚀刻步骤可适用于蚀刻来自任何类型衬底的表面的氮化硅材料。根据特定实施例，衬底可包含氮化硅的交替薄膜层作为包含具有氧化硅的氮化硅层的交替薄膜层的衬底的结构特征。氧化硅层为含有安置于氧化硅层之间的氮化硅层的高纵横比结构。参看图1，展示了在如本文中所描述的选择性蚀刻步骤之前及之后的衬底，所述选择性蚀刻步骤可以选择性方式例如优选地相对于氧化硅有效地从衬底去除氮化硅。蚀刻步骤之前的衬底包含安置于高纵横比氧化硅结构之间的开口中的氮化硅的交替层。蚀刻步骤去除氮化硅以留下氧化硅层，如图1的右侧衬底所展示，其中开口或“缝隙”将氧化硅层分隔开。根据本说明书，可如图1处所说明使用蚀刻工艺以蚀刻图1处展示的衬底。与现有技术及类似的蚀刻组合物及蚀刻程序相比较，实例蚀刻程序可展现明显增加的SiN蚀刻速率、相对于氧化硅的良好选择性(>50，优选地接近或高于100)，且避免大硅石再沉积(如通过缝隙开口的闭合或接近闭合所证明)。
在完成所需量的选择性氮化硅蚀刻后，保持于经蚀刻微电子装置表面上的蚀刻组合物可通过任何所需及适用方法，例如通过冲洗、洗涤或其它去除步骤，使用水(或任选地磷酸，随后水)从表面去除。举例来说，在蚀刻之后，微电子装置衬底可用去离子水冲洗液来冲洗(例如，温度在约20到约90℃范围内)，随后干燥，例如自旋干燥、N2、蒸气干燥等。在冲洗后，可针对表面处的颗粒的存在及量来测量衬底表面。
实例
实例蚀刻组合物描述于下表中。如所指示，一些成分在与组合物的其它成分组合之前作为载剂溶解于浓磷酸中。还基于蚀刻组合物在蚀刻表面处包含氮化硅的衬底的工艺中的用途列出性能结果。
Figure BDA0003272492830000131
Figure BDA0003272492830000141
在表中：
1.实例13及5的比较展示由于羧酸化合物的存在所导致的性能差异。
2.实例6及8展示，当溶液负载有额外100ppm SiO2时添加200ppm烷基胺的正向影响。SiO2的此负载可由于添加溶解硅石作为蚀刻组合物的成分而发生，或可在SiN溶解将氧化物添加到溶液中时在经延伸蚀刻工艺中使用蚀刻组合物时发生。
3.实例7及9展示即使在无硅石负载存在下及在胺添加剂存在下，忽略APTES的负向影响。
4.实例14展示相较于实例13添加表面活性剂的正向影响。
5.记录于列A、B及C中的结果来自缝隙图案的30分钟蚀刻(参见图1)，其与用新制普通85％H3PO4运行80分钟进行的运行相比较(在A及B中)。列C展示，在使用普通H3PO4的30min运行与本发明组合物的30min运行相比较时，SiN蚀刻速率(如由穿透到缝隙的深度所反映)通常大约两倍。(列C的结果通过将80min蚀刻深度除以2.667的计算而获得。普通H3PO4的30min运行的结果不可用。)
6.列D、E及F展示毯覆式薄膜蚀刻速率及相应选择性。
7.在列A处包含术语“闭合”的结果是针对其中30min运行导致缝隙开口(列B中的“氧化物间隙”)闭合的调配物。相同实例展示毯覆式膜上的负向氧化蚀刻速率且选择性(F)不适用。可将这些数据(列A的“闭合”结果)视为与极端性能需求相关，且相关实例调配物(6、9、13、及15)可对蚀刻其它衬底、具有更小纵横比的图案或当使用替代蚀刻条件或工艺步骤(例如经改进搅动)时有效。

Claims (17)

1.一种用于蚀刻衬底的组合物，所述衬底具有包括氮化硅SiN及氧化硅的表面，所述组合物具有相对于所述氧化硅蚀刻所述SiN的选择性，所述蚀刻组合物包括：
按所述蚀刻组合物的总重量计，至少60重量％的量的浓磷酸，
六氟硅酸HFSA，及
氨基烷氧基硅烷，其中所述氨基烷氧基硅烷是(3-氨基丙基)三乙氧基硅烷APTES、(3-氨基丙基)三甲氧基硅烷APTMSAS、(3-氨基丙基)硅烷三醇、[N-(6-氨基己基)氨基丙基三甲氧基硅烷AHAPTES、或其组合。
2.根据权利要求1所述的组合物，其包括：
5到50000百万分率ppm六氟硅酸HFSA，及
20到10000ppm氨基烷氧基硅烷。
3.根据权利要求1所述的组合物，其进一步包括羧酸化合物。
4.根据权利要求3所述的组合物，其中所述羧酸是乙酸、戊二酸、或其组合。
5.根据权利要求3所述的组合物，其包括按组合物总重量计0.01到10重量百分比的羧酸化合物。
6.根据权利要求1所述的组合物，其进一步包括烷基胺化合物。
7.根据权利要求6所述的组合物，其中所述烷基胺化合物是伯烷基胺。
8.根据权利要求6所述的组合物，其中所述烷基胺化合物是辛胺、癸胺、或其组合。
9.根据权利要求6所述的组合物，其包括5到10000ppm烷基胺化合物。
10.根据权利要求1所述的组合物，其进一步包括经溶解硅石或可溶含硅化合物。
11.根据权利要求10所述的组合物，其包括按所述组合物的总重量计5到10000百万分率的经溶解硅石或可溶含硅化合物。
12.根据权利要求1所述的组合物，其进一步包括不超过50重量百分比的水，包括来自所有来源的水。
13.根据权利要求1所述的组合物，其进一步包括有机溶剂。
14.根据权利要求13所述的组合物，其中所述有机溶剂是四乙二醇二甲醚、环丁砜、或其组合。
15.根据权利要求13所述的组合物，其包括按所述组合物的总重量计1到20重量百分比的有机溶剂。
16.根据权利要求1所述的组合物，其进一步包括表面活性剂。
17.一种蚀刻衬底的方法，所述衬底具有包括氮化硅SiN及氧化硅的表面，所述方法具有相对于所述氧化硅蚀刻所述SiN的选择性，所述方法包括：
提供蚀刻组合物，其包括：
按所述蚀刻组合物的总重量计，至少60重量％的量的浓磷酸，
六氟硅酸HSFA，及
氨基烷氧基硅烷，其中所述氨基烷氧基硅烷是(3-氨基丙基)三乙氧基硅烷APTES、(3-氨基丙基)三甲氧基硅烷APTMSAS、(3-氨基丙基)硅烷三醇、[N-(6-
氨基己基)氨基丙基三甲氧基硅烷AHAPTES、或其组合，
提供衬底，所述衬底具有包含氮化硅及氧化硅的表面，及
使所述衬底与所述组合物在一定条件下接触以从所述表面去除SiN。
CN202111106203.5A 2017-09-06 2018-09-06 用于蚀刻含氮化硅衬底的组合物及方法 Active CN113817471B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762554772P 2017-09-06 2017-09-06
US62/554,772 2017-09-06
PCT/US2018/049701 WO2019051053A1 (en) 2017-09-06 2018-09-06 COMPOSITIONS AND METHODS FOR ETCHING SUBSTRATES CONTAINING SILICON NITRIDE
CN201880058122.2A CN111108176B (zh) 2017-09-06 2018-09-06 用于蚀刻含氮化硅衬底的组合物及方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880058122.2A Division CN111108176B (zh) 2017-09-06 2018-09-06 用于蚀刻含氮化硅衬底的组合物及方法

Publications (2)

Publication Number Publication Date
CN113817471A CN113817471A (zh) 2021-12-21
CN113817471B true CN113817471B (zh) 2022-11-15

Family

ID=65518793

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880058122.2A Active CN111108176B (zh) 2017-09-06 2018-09-06 用于蚀刻含氮化硅衬底的组合物及方法
CN202111106203.5A Active CN113817471B (zh) 2017-09-06 2018-09-06 用于蚀刻含氮化硅衬底的组合物及方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201880058122.2A Active CN111108176B (zh) 2017-09-06 2018-09-06 用于蚀刻含氮化硅衬底的组合物及方法

Country Status (7)

Country Link
US (1) US10651045B2 (zh)
JP (2) JP7026782B2 (zh)
KR (2) KR102436721B1 (zh)
CN (2) CN111108176B (zh)
SG (1) SG11202001854VA (zh)
TW (1) TWI684640B (zh)
WO (1) WO2019051053A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190051656A (ko) * 2017-11-07 2019-05-15 삼성전자주식회사 식각 조성물, 실리콘 질화막의 식각 방법, 및 반도체 소자의 제조 방법
JP7432092B2 (ja) * 2018-07-20 2024-02-16 東京エレクトロン株式会社 ３ｄ ｎａｎｄ構造における窒化ケイ素のエッチング及びシリカ堆積制御
US11075218B2 (en) * 2019-05-22 2021-07-27 Sandisk Technologies Llc Method of making a three-dimensional memory device using silicon nitride etching end point detection
KR20210026307A (ko) * 2019-08-29 2021-03-10 에스케이이노베이션 주식회사 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
KR20210028447A (ko) 2019-09-04 2021-03-12 에스케이이노베이션 주식회사 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
TWI821833B (zh) * 2019-10-09 2023-11-11 美商恩特葛瑞斯股份有限公司 濕式蝕刻組合物
KR102520371B1 (ko) * 2019-10-18 2023-04-10 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법
KR20210050871A (ko) * 2019-10-29 2021-05-10 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
CN110846040A (zh) * 2019-11-08 2020-02-28 湖北兴福电子材料有限公司 一种高容硅量磷酸基蚀刻液及其配制方法
US11024512B1 (en) 2020-03-06 2021-06-01 International Business Machines Corporation Selective etch formulation for silicon oxide
KR20230040369A (ko) 2020-07-30 2023-03-22 엔테그리스, 아이엔씨. 질화규소 필름을 선택적으로 에칭하기 위한 조성물 및 방법
CN111925805B (zh) * 2020-08-14 2021-09-28 上海新阳半导体材料股份有限公司 一种蚀刻液组合物、其制备方法及应用
CN111849487B (zh) * 2020-08-14 2021-09-28 上海新阳半导体材料股份有限公司 一种高选择比氮化硅蚀刻液、其制备方法及应用
KR102345842B1 (ko) 2020-09-21 2021-12-31 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물 및 이를 이용한 방법
EP4337744A1 (en) * 2021-05-12 2024-03-20 Entegris, Inc. Selective etchant compositions and methods
JP7199621B1 (ja) * 2021-06-14 2023-01-05 ラサ工業株式会社 エッチング液組成物
CN115894077B (zh) * 2022-10-10 2023-07-25 湖北兴福电子材料股份有限公司 3d nand结构片的选择性蚀刻液

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058500A (ja) * 1998-08-07 2000-02-25 Matsushita Electron Corp エッチング液，その製造方法及びエッチング方法
CN101605869A (zh) * 2006-12-21 2009-12-16 高级技术材料公司 选择性除去四氮化三硅的组合物和方法
JP2012033561A (ja) * 2010-07-28 2012-02-16 Sanyo Chem Ind Ltd 窒化ケイ素用エッチング液
CN102443395A (zh) * 2010-09-30 2012-05-09 韩国泰科诺赛美材料株式会社 用于湿法蚀刻二氧化硅的组合物
CN105273718A (zh) * 2014-07-17 2016-01-27 秀博瑞殷株式公社 蚀刻用组合物
CN105739251A (zh) * 2014-12-30 2016-07-06 气体产品与化学公司 具有高wn/w蚀刻选择性的剥离组合物
KR20170066179A (ko) * 2015-12-04 2017-06-14 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04257593A (ja) 1991-02-08 1992-09-11 Shin Etsu Chem Co Ltd 有機けい素化合物
US6162370A (en) 1998-08-28 2000-12-19 Ashland Inc. Composition and method for selectively etching a silicon nitride film
JP2007012640A (ja) * 2005-06-03 2007-01-18 Tosoh Corp エッチング用組成物
KR100706822B1 (ko) * 2005-10-17 2007-04-12 삼성전자주식회사 절연 물질 제거용 조성물, 이를 이용한 절연막의 제거 방법및 기판의 재생 방법
WO2007062046A2 (en) 2005-11-25 2007-05-31 Vesta Research Ltd. Process for producing a silicon nitride compound
US8025811B2 (en) * 2006-03-29 2011-09-27 Intel Corporation Composition for etching a metal hard mask material in semiconductor processing
KR101097277B1 (ko) * 2009-10-07 2011-12-22 솔브레인 주식회사 습식 식각용 조성물
JP2012233243A (ja) * 2011-05-09 2012-11-29 Nippon Paint Co Ltd 金属基材を表面処理するための化成処理剤及びそれを用いた金属基材の表面処理方法
KR101782329B1 (ko) * 2011-10-18 2017-09-28 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
JP2014099480A (ja) * 2012-11-13 2014-05-29 Fujifilm Corp 半導体基板のエッチング方法及び半導体素子の製造方法
JP6580397B2 (ja) * 2014-07-17 2019-09-25 ソウルブレイン シーオー．， エルティーディー． エッチング用組成物及びこれを用いた半導体素子の製造方法
KR20160050536A (ko) 2014-10-30 2016-05-11 램테크놀러지 주식회사 질화막 식각 조성물 및 이를 이용한 반도체 장치의 제조 방법
KR101728951B1 (ko) * 2015-06-25 2017-04-21 오씨아이 주식회사 실리콘 질화막 식각 용액
KR20170009240A (ko) * 2015-07-16 2017-01-25 동우 화인켐 주식회사 비불소계 실리콘 질화막 식각 조성물
KR101730453B1 (ko) * 2016-07-26 2017-04-27 램테크놀러지 주식회사 질화막 식각 조성물 및 이를 이용한 반도체 장치의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058500A (ja) * 1998-08-07 2000-02-25 Matsushita Electron Corp エッチング液，その製造方法及びエッチング方法
CN101605869A (zh) * 2006-12-21 2009-12-16 高级技术材料公司 选择性除去四氮化三硅的组合物和方法
JP2012033561A (ja) * 2010-07-28 2012-02-16 Sanyo Chem Ind Ltd 窒化ケイ素用エッチング液
CN102443395A (zh) * 2010-09-30 2012-05-09 韩国泰科诺赛美材料株式会社 用于湿法蚀刻二氧化硅的组合物
CN105273718A (zh) * 2014-07-17 2016-01-27 秀博瑞殷株式公社 蚀刻用组合物
CN105739251A (zh) * 2014-12-30 2016-07-06 气体产品与化学公司 具有高wn/w蚀刻选择性的剥离组合物
KR20170066179A (ko) * 2015-12-04 2017-06-14 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
WO2019051053A1 (en) 2019-03-14
KR102399990B1 (ko) 2022-05-23
KR20220070055A (ko) 2022-05-27
JP7026782B2 (ja) 2022-02-28
SG11202001854VA (en) 2020-03-30
US10651045B2 (en) 2020-05-12
JP7282938B2 (ja) 2023-05-29
US20190074188A1 (en) 2019-03-07
KR20200039801A (ko) 2020-04-16
KR102436721B1 (ko) 2022-08-29
CN111108176B (zh) 2021-10-08
TW201920615A (zh) 2019-06-01
JP2020533786A (ja) 2020-11-19
TWI684640B (zh) 2020-02-11
JP2022078087A (ja) 2022-05-24
CN111108176A (zh) 2020-05-05
CN113817471A (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
CN113817471B (zh) 用于蚀刻含氮化硅衬底的组合物及方法
CN105739251B (zh) 具有高wn/w蚀刻选择性的剥离组合物
JP7452782B2 (ja) 表面処理方法およびそのための組成物
US7888301B2 (en) Resist, barc and gap fill material stripping chemical and method
US20100294306A1 (en) Method and solution for cleaning semiconductor device substrate
US11955341B2 (en) Etching solution and method for selectively removing silicon nitride during manufacture of a semiconductor device
JP2023171856A (ja) 半導体素子製造時に窒化ケイ素を選択的に除去するためのエッチング組成物及びエッチング方法
US20220228062A1 (en) Etching Composition And Method For Selectively Removing Silicon Nitride During Manufacture Of A Semiconductor Device
JP2022527614A (ja) ５０ｎｍ以下のライン間寸法を有するパターン化材料を処理する際のパターンの崩壊を回避するための、アンモニア活性化シロキサンを含む組成物
TWI822057B (zh) 用於選擇性蝕刻氮化矽膜之組合物及方法
TW202206584A (zh) 用於去除蝕刻殘餘物的清洗液
US20230323248A1 (en) Post cmp cleaning composition
TW202346541A (zh) 用於多晶矽挖掘的配製鹼性化學物質
TW202216978A (zh) 在處理具有５０ｎｍ或以下之線距尺寸之經圖案化材料時用於避免圖案塌陷之包含矽氧烷及烷烴之組成物

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant