KR102520371B1 - 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법 - Google Patents

실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법 Download PDF

Info

Publication number
KR102520371B1
KR102520371B1 KR1020190130273A KR20190130273A KR102520371B1 KR 102520371 B1 KR102520371 B1 KR 102520371B1 KR 1020190130273 A KR1020190130273 A KR 1020190130273A KR 20190130273 A KR20190130273 A KR 20190130273A KR 102520371 B1 KR102520371 B1 KR 102520371B1
Authority
KR
South Korea
Prior art keywords
etching
silicon nitride
acid
nitride film
composition
Prior art date
Application number
KR1020190130273A
Other languages
English (en)
Other versions
KR20210046496A (ko
Inventor
최정민
장준영
김현정
문형랑
이지혜
한권우
황기욱
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020190130273A priority Critical patent/KR102520371B1/ko
Priority to US17/071,224 priority patent/US11254871B2/en
Priority to JP2020174583A priority patent/JP7389007B2/ja
Priority to TW109135799A priority patent/TWI756865B/zh
Priority to CN202011107899.9A priority patent/CN112680228B/zh
Publication of KR20210046496A publication Critical patent/KR20210046496A/ko
Application granted granted Critical
Publication of KR102520371B1 publication Critical patent/KR102520371B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/04Aqueous dispersions
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/06Other polishing compositions
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • C09K3/1454Abrasive powders, suspensions and pastes for polishing
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • C09K3/1454Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463Aqueous liquid suspensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Weting (AREA)

Abstract

무기산 또는 그의 염; 용매; 산 개질 실리카, 산 개질 규산 중 1종 이상; 및 4개 이상의 질소를 갖는 고리-함유 화합물을 포함하는 것인, 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법이 제공된다.

Description

실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법{ETCHING COMPOSITION FOR SILICON NITRIDE LAYER AND ETCHING PROCESS OF SILICON NITRIDE LAYER USING THE SAME}
본 발명은 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법에 관한 것이다. 보다 상세하게는, 본 발명은 고온의 식각 공정에서 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비를 현저하게 높일 수 있고, 상온에서 보관한 후에도 고온의 식각 공정에서 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비를 현저하게 높일 수 있는, 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법에 관한 것이다.
실리콘 질화막은 실리콘 산화막의 위 또는 아래에 존재하거나 교대로 적층된다.
반도체 제조 과정 중 기판 상에 형성된 실리콘 질화막 패턴을 제거하기 위해 고온으로 가열된 인산 용액을 이용하는 식각 방법이 알려져 있다. 그러나, 인산 용액은 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비를 높이는데 한계가 있었다. 그래서, 식각 선택비를 높이기 위해 실란계 화합물을 포함시키는 방법이 고려되고 있다.
한편, 최근 200℃ 이상의 고온에서 실리콘 질화막과 실리콘 산화막을 식각하는 공정이 도입되고 있다. 이러한 고온의 식각 공정에서 실란계 화합물을 사용하는 경우 안정성에 문제점이 있었다. 이에, 식각 선택비를 높이기 위하여 실란계 화합물 대신에 산 개질 실리카, 산 개질 규산을 사용하는 방법이 고려되고 있다. 산 개질 실리카, 산 개질 규산은 고온에서는 실리카, 규산이 개질 상태로 그대로 유지됨으로써 실리콘 산화막에 흡착이 되어 선택비를 높일 수 있다. 그러나, 본 발명의 발명자는 산 개질 실리카, 산 개질 규산이 상온으로 냉각되면 서로 결합함으로써 안정성이 떨어지거나 개질 전의 상태로 되돌아감을 확인하였다. 이것을 다시 고온에서의 식각에 적용할 경우 선택비 개선 효과를 얻기 어려울 수 있다. 그렇다고, 산 개질 실리카, 산 개질 규산을 계속해서 고온에서 보관하거나 이송할 경우에는 고온 유지를 위한 추가적인 설비와 비용이 필요하다.
본 발명의 목적은 고온의 식각 공정에서 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비를 현저하게 높일 수 있는 실리콘 질화막 식각용 조성물을 제공하는 것이다.
본 발명의 다른 목적은 상온에서 보관한 후에도 고온의 식각 공정에서 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비를 현저하게 높일 수 있는 실리콘 질화막 식각용 조성물을 제공하는 것이다.
본 발명의 또 다른 목적은 보관 및 이송할 경우 고온 유지를 위한 추가적인 설비와 비용이 필요하지 않는 실리콘 질화막 식각용 조성물을 제공하는 것이다.
본 발명의 일 관점은 실리콘 질화막 식각용 조성물이다.
1.실리콘 질화막 식각용 조성물은 무기산 또는 그의 염; 용매; 산 개질 실리카, 산 개질 규산 중 1종 이상; 및 4개 이상의 질소를 갖는 고리-함유 화합물을 포함한다.
2.1에서, 상기 4개 이상의 질소를 갖는 고리-함유 화합물은 치환 또는 비치환된 테트라졸, 치환 또는 비치환된 테트라진 중 1종 이상을 포함할 수 있다.
3.2에서, 상기 치환 또는 비치환된 테트라졸은 하기 화학식 1의 화합물을 포함할 수 있다:
[화학식 1]
Figure 112019106787845-pat00001
상기 화학식 1에서,
R1, R2는 각각 독립적으로 수소; 치환 또는 비치환된 탄소 수 1 내지 10의 알킬기; 치환 또는 비치환된 탄소 수 6 내지 10의 아릴기; 치환 또는 비치환된 탄소 수 7 내지 20의 아릴 알킬기; 할로겐; 또는 아미노기이다.
4.3에서, 상기 치환 또는 비치환된 테트라졸은 아미노테트라졸, 알킬테트라졸, 아미노알킬테트라졸 중 1종 이상을 포함할 수 있다.
5.1에서, 상기 무기산은 인산을 포함할 수 있다.
6.1에서, 상기 조성물은
상기 무기산 또는 그의 염 60 내지 95중량%;
상기 산 개질 실리카, 산 개질 규산 중 1종 이상 0.0001 내지 10중량%;
상기 4개 이상의 질소를 갖는 고리-함유 화합물 0.1ppm 내지 10중량%; 및
상기 용매 잔량을 포함할 수 있다.
본 발명의 실리콘 질화막 식각 방법은 본 발명의 실리콘 질화막 식각용 조성물을 이용하여 실리콘 질화막을 식각하는 단계를 포함한다.
본 발명은 고온의 식각 공정에서 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비를 현저하게 높일 수 있는 실리콘 질화막 식각용 조성물을 제공하였다.
본 발명은 상온에서 보관한 후에도 고온의 식각 공정에서 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비를 현저하게 높일 수 있는 실리콘 질화막 식각용 조성물을 제공하였다.
본 발명은 보관 및 이송할 경우 고온 유지를 위한 추가적인 설비와 비용이 필요하지 않는 실리콘 질화막 식각용 조성물을 제공하였다.
본 명세서에서 수치 범위가 주어지는 경우(예: 탄소 수 1 내지 탄소 수 10의 알킬기), 이 범위 내의 각 수치뿐만 아니라 그 사이에 있는 모든 범위가 포함될 수 있다. 예를 들면, "탄소 수 1 내지 탄소 수 10의 알킬기"는 탄소 수 1, 탄소 수 2, 탄소 수 3, 탄소 수 4, 탄소 수 5, …, 탄소 수 8, 탄소 수 9, 탄소 수 10 또는 탄소 수 1 내지 탄소 수 6, 탄소 수 1 내지 탄소 수 5의 알킬기를 포함할 수 있다.
"알킬"은 표시된 수의 탄소 원자를 갖는 포화 직쇄 또는 분기쇄의 탄소 사슬을 의미한다.
"아릴"은 표시된 수의 탄소 원자를 지니는 방향족 탄소 고리를 의미한다. 아릴기는 단환식 또는 다환식(예: 이환식 또는 삼환식)일 수 있다.
"아릴알킬"은 아릴 모이어티가 알킬 잔기를 통해서 모 구조에 부착되어 있는 표시된 수의 탄소 원자를 지니는 잔기를 의미한다. 알킬 잔기는 직쇄 또는 분기쇄일 수 있다.
"할로겐"은 F, Cl, Br 또는 I를 의미한다.
"치환 또는 비치환된"에서 "치환된"은 해당 작용기 중 하나 이상의 수소 원자가 할로겐, 히드록시기, 티올기, 시아노기, 아미노기, 카르복시산기, 술폰산기, 포스포릭산기, 포스포닉산기, 아졸기, *-C(=O)(R4), *-C(=O)-N(R4)(R5), *-C(=O)-O-C(=O)(R4)(이때, R4, R5는 각각 독립적으로, 수소, 탄소 수 1 내지 탄소 수 10의 알킬기, 탄소 수 3 내지 탄소 수 10의 시클로알킬기 또는 탄소 수 6 내지 탄소 수 20의 아릴기이다), 탄소 수 1 내지 탄소 수 10의 알킬기, 탄소 수 2 내지 탄소 수 10의 알케닐기, 탄소 수 2 내지 탄소 수 10의 알키닐기, 탄소 수 1 내지 탄소 수 10의 알콕시기, 탄소 수 3 내지 탄소 수 10의 시클로알킬기, 탄소 수 1 내지 탄소 수 10의 헤테로시클로알킬기, 탄소 수 3 내지 탄소 수 10의 시클로알케닐기, 탄소 수 1 내지 탄소 수 10의 헤테로시클로알케닐기, 탄소 수 6 내지 탄소 수 20의 아릴기, 탄소 수 1 내지 탄소 수 20의 헤테로아릴기 중 하나로 치환되는 것을 의미한다.
본 발명자는 무기산 또는 그의 염과 용매를 포함하는 실리콘 질화막 식각용 조성물에 있어서, 산 개질 실리카, 산 개질 규산 중 1종 이상과 4개 이상의 질소를 갖는 고리-함유 질소 화합물을 동시에 포함함으로써 고온에서의 식각 공정에서도 실리콘 산화막과 실리콘 질화막 간의 식각 선택비를 현저하게 높일 수 있고, 상온에서 보관 후 다시 고온에서 적용하더라도 식각 선택비를 높일 수 있고 고온에서의 보관 및 이송이 필요 없음을 확인하고 본 발명을 완성하였다.
이하, 본 발명의 실리콘 질화막 식각용 조성물의 구성 성분을 상세하게 설명한다.
무기산 또는 그의 염은 실리콘 질화막 식각용 조성물 내에 수소 이온을 제공하여 식각을 촉진시킬 수 있는 것이라면 특별히 제한되지 않는다. 예를 들어 무기산은 황산, 질산, 염산, 과염소산, 불산, 붕산, 인산(H3PO4), 아인산(H3PO3), 하이포아인산(H3PO2), 하이포인산(H4P2O6), 트리폴리인산(H5P3O10), 피로인산(H4P2O7) 중 1종 이상을 포함할 수 있다. 바람직하게는, 무기산은 인산이 될 수 있다.
무기산 또는 그의 염은 실리콘 질화막 식각용 조성물 중 60 내지 95 중량%로 포함될 수 있다. 상기 범위에서, 실리콘 산화막의 식각 속도에 대한 실리콘 질화막의 식각 속도의 비(식각 선택비)를 높이는 효과가 있을 수 있다. 예를 들어, 무기산 또는 그의 염은 실리콘 질화막 식각용 조성물 중 60 내지 90 중량%, 80 내지 90 중량%로 포함될 수 있다.
용매는 물, 예를 들어 반도체용 등급의 물 또는 초순수일 수 있으나, 이에 한정되는 것은 아니다. 용매는 실리콘 질화막 식각용 조성물 중 잔량으로 포함될 수 있다.
실리콘 질화막 식각용 조성물은 산 개질 실리카, 산 개질 규산 중 1종 이상을 포함한다. 산 개질 실리카, 산 개질 규산은 적어도 표면에 실리콘-OH(Si-OH)를 함유함으로써, 실리콘 질화막 식각시 실리콘 산화막을 보호할 수 있다.
특히, 본 발명의 실리콘 질화막 식각용 조성물은 종래 실란계 화합물 또는 실리콘계 화합물 대신에 산 개질 실리카, 산 개질 규산 중 1종 이상을 포함함으로써 고온 예를 들면 200℃ 내지 300℃, 구체적으로 230℃ 내지 300℃에서도 실리콘 산화막의 보호 효과를 얻도록 할 수 있다. 종래 실란계 화합물, 실리콘계 화합물을 구비하는 실리콘 질화막 식각용 조성물은 고온의 식각 공정에서는 실리콘 산화막 보호 효과가 떨어져서 사용이 어려울 수 있다.
산 개질 실리카, 산 개질 규산은 실리카 또는 규산의 표면 중 적어도 일 부분이 OH기로 개질되어 있을 수 있다. 예를 들면, 실리카, 규산의 표면 중 10% 내지 100%가 OH기로 개질되어 있을 수 있다.
산 개질 실리카, 산 개질 규산 중 1종 이상은 조성물 중 0.0001중량% 내지 10중량%, 구체적으로 0.1중량% 내지 5중량%로 포함될 수 있다. 상기 범위에서, 식각 선택비를 높일 수 있다.
산 개질 실리카는 실리카를 무수의 산 또는 산 수용액에 투입하고 고온에서 개질 반응시켜 제조될 수 있다. 상기 산은 상술한 무기산 중 1종 이상을 포함할 수 있고, 바람직하게는 인산을 포함할 수 있다.
실리카는 산에 의해 개질되는데, 바람직하게는 실리카는 산 수용액에 의해 개질될 수 있다. 산 수용액은 산 농도가 1 내지 85중량%, 바람직하게는 10 내지 85중량%인 수용액을 사용할 수 있다. 상기 범위에서, 개질 효과를 높일 수 있다. 실리카를 산으로 개질시키는 반응은 고온에서 수행됨으로써 실리카 표면을 실리콘-OH기를 개질시킬 수 있다. 구체적으로, 상기 개질 반응은 100℃ 내지 300℃, 구체적으로 150℃ 내지 250℃에서 수행될 수 있다. 상기 범위에서, 실리카 표면의 개질 효율을 높일 수 있다.
일 실시예에서, 상기 개질 반응은 실리카를 무수의 산 또는 산 수용액에 투입한 후 10분 내지 120분, 구체적으로 30분 내지 90분 동안 수행될 수 있다. 상기 범위에서, 실리카 표면의 개질 효율을 높일 수 있다.
일 실시예에서, 상기 개질 반응에서 무수의 산 또는 산 수용액 100중량부에 대해 실리카는 0.001중량부 내지 10중량부, 구체적으로 0.1중량부 내지 5중량부로 포함될 수 있다. 상기 범위에서, 실리카 개질에 의한 선택비 개선 효과를 얻고, 실리카 함량이 적절하여 실리카가 충분히 용해됨으로써 개질 효과를 얻을 수 있고 추후 산 개질 실리카 제조 후 석출되는 문제점이 없을 수 있다.
산 개질 규산은 상기 산 개질 실리카의 제조 대비 동일하거나 실질적으로 유사한 방법으로 제조될 수 있다.
한편, 산 개질 실리카, 산 개질 규산은 200℃ 이상의 고온에서 실리콘 산화막을 보호하여 실리콘 산화막의 식각을 억제할 수 있다. 그러나, 산 개질 실리카, 산 개질 규산이 고온에서 상온으로 냉각되면 산 개질 실리카, 산 개질 규산 대부분이 개질 전의 실리카, 규산 상태로 되돌아가거나 서로 결합됨으로써 조성물 내 안정성이 떨어지게 되어 결국 고온에서 다시 사용할 경우 식각 선택비가 떨어질 수 있다. 본 발명은 산 개질 실리카, 산 개질 규산 중 1종 이상에 4개 이상의 질소를 갖는 고리-함유 화합물을 추가로 포함하는 것을 특징으로 한다.
4개 이상의 질소를 갖는 고리-함유 화합물은 산 개질 실리카, 산 개질 규산의 안정성을 높여 산 개질 실리카, 산 개질 규산의 개질 상태를 유지함으로써 조성물의 온도 변화에 관계 없이 고온에서의 식각에서 식각 선택비를 높은 상태로 유지하게 할 수 있다. 따라서, 4개 이상의 질소를 갖는 고리-함유 화합물은 조성물을 보관 및 이송할 경우 고온 유지를 위한 추가적인 설비와 비용이 필요하지 않게 할 수 있다. 또한, 4개 이상의 질소를 갖는 고리-함유 화합물은 산 개질 실리카, 산 개질 규산의 안정성을 높여 산 개질 실리카, 산 개질 규산이 각각 실리카, 규산으로 석출되는 속도를 지연시킬 수 있다.
4개 이상의 질소를 갖는 고리-함유 화합물은 고리 내에 질소 원자를 4개 이상, 구체적으로 4개 내지 8개 갖는 화합물을 포함할 수 있다. 상기 "고리"는 질소 및 탄소를 구비하는 단일환의 고리뿐만 아니라 다환의 고리도 포함할 수 있다. 상기 "다환의 고리"는 질소 및/또는 탄소를 구비하는 단일환 2개 이상이 서로 탄소 또는 질소를 공유하면서 서로 융합되어 있는 형태를 포함할 수 있다.
4개 이상의 질소를 갖는 고리-함유 화합물은 치환 또는 비치환된 테트라졸, 치환 또는 비치환된 테트라진, 치환 또는 비치환된 퓨린, 치환 또는 비치환된 아데닌, 치환 또는 비치환된 구아닌, 치환 또는 비치환된 크산틴 중 1종 이상을 포함할 수 있다. 바람직하게는, 4개 이상의 질소를 갖는 고리-함유 화합물은 치환 또는 비치환된 테트라졸, 치환 또는 비치환된 테트라진 중 1종 이상, 가장 바람직하게는 치환 또는 비치환된 테트라졸을 포함할 수 있다.
일 구체예에서, 치환 또는 비치환된 테트라졸은 하기 화학식 1의 화합물을 포함할 수 있지만, 이에 제한되지 않는다.
[화학식 1]
Figure 112019106787845-pat00002
상기 화학식 1에서,
R1, R2는 각각 독립적으로, 수소; 치환 또는 비치환된 탄소 수 1 내지 10의 알킬기; 치환 또는 비치환된 탄소 수 6 내지 10의 아릴기; 치환 또는 비치환된 탄소 수 7 내지 20의 아릴 알킬기; 할로겐; 또는 아미노기이다.
상기 화학식 1에서, R1, R2는 각각 독립적으로, 수소, 아미노기, 또는 비치환된 탄소 수 1 내지 5의 알킬기가 될 수 있다. 바람직하게는, R1은 아미노기 또는 탄소 수 1 내지 5의 알킬기가 될 수 있다. 바람직하게는, R2는 수소가 될 수 있다.
예를 들면, 치환 또는 비치환된 테트라졸은 5-아미노 테트라졸 등을 포함하는 아미노테트라졸, 5-메틸 테트라졸 등의 메틸테트라졸을 포함하는 알킬 테트라졸, 5-아미노-1-메틸 테트라졸 등의 아미노메틸테트라졸을 포함하는 아미노알킬테트라졸 중 1종 이상을 포함할 수 있다.
일 구체예에서, 치환 또는 비치환된 테트라진은 하기 화학식 2, 하기 화학식 3의 화합물 중 1종 이상을 포함할 수 있지만, 이에 제한되지 않는다.
[화학식 2]
Figure 112019106787845-pat00003
[화학식 3]
Figure 112019106787845-pat00004
상기 화학식 2, 화학식 3에서,
R3, R4는 각각 독립적으로 수소; 치환 또는 비치환된 탄소 수 1 내지 10의 알킬기; 치환 또는 비치환된 탄소 수 6 내지 10의 아릴기; 치환 또는 비치환된 탄소 수 7 내지 20의 아릴 알킬기; 할로겐; 또는 아미노기이다.
상기 화학식 2, 화학식 3에서, R3, R4는 각각 독립적으로, 수소, 비치환된 탄소 수 1 내지 5의 알킬기 또는 비치환된 탄소 수 6 내지 10의 아릴기가 될 수 있다.
예를 들면, 상기 화학식 2, 상기 화학식 3의 화합물은 1,2,4,5-테트라진, 1,2,3,4-테트라진 중 1종 이상을 포함할 수 있지만, 이에 제한되지 않는다.
4개 이상의 질소를 갖는 고리-함유 화합물은 조성물 중 0.1ppm 내지 10중량%, 바람직하게는 0.1중량% 내지 10중량%로 포함될 수 있다. 상기 범위에서, 실리카 개질에 의한 선택비 개선 효과를 얻을 수 있다.
실리콘 질화막 식각용 조성물은 식각 성능을 향상시키기 위해 당해 기술분야에서 통상적으로 사용되는 임의의 첨가제를 더 포함할 수 있다. 예를 들어, 계면활성제, 분산제, 식각 속도 조절제 등을 더 포함할 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 실리콘 질화막 식각 방법은 본 발명의 실리콘 질화막 식각용 조성물을 이용하여 실리콘 질화막을 식각하는 단계를 포함할 수 있다.
상기 식각 방법은 예를 들어 실리콘 질화막 또는 상기 실리콘 산화막을 기판 위에 형성하는 단계; 상기 실리콘 질화막 식각용 조성물을 상기 실리콘 질화막 또는 상기 실리콘 산화막에 가하여 식각하는 단계; 및 식각 후 상기 실리콘 질화막 식각용 조성물을 제거하는 단계를 포함할 수 있다.
기판은 당해 기술분야에서 통상적으로 사용되는 것이라면 특별히 제한되지 않으며, 예를 들어 반도체 웨이퍼일 수 있다.
실리콘 질화막 식각용 조성물을 상기 실리콘 질화막 또는 상기 실리콘 산화막에 가하여 식각하는 단계는 예를 들면 상기 실리콘 질화막 식각용 조성물을 포함한 식각조 안에 상기 실리콘 질화막 또는 상기 실리콘 산화막을 침지시키거나, 상기 실리콘 질화막 식각용 조성물을 상기 실리콘 질화막 또는 상기 실리콘 산화막 상에 분사하는 단계를 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 실리콘 질화막 식각용 조성물을 상기 실리콘 질화막 또는 상기 실리콘 산화막에 가하여 식각하는 단계 이전에, 상기 실리콘 질화막 식각용 조성물을 가열하는 단계를 더 포함할 수 있으며, 상기 실리콘 질화막 식각용 조성물은 200℃ 이상, 예를 들어 200℃ 내지 300℃로 가열될 수 있다. 일 구현예에 따르면, 상기 실리콘 질화막 식각용 조성물은 230℃ 내지 300℃로 가열될 수 있으나, 이에 한정되는 것은 아니다.
상기 식각 후 상기 실리콘 질화막 식각용 조성물을 제거하는 단계는 예를 들어 상기 식각용 조성물을 초순수 등으로 세척한 후, 상기 실리콘 산화막 또는 상기 실리콘 질화막을 건조하는 단계를 포함할 수 있으나, 이에 한정되는 것은 아니다.
이하, 본 발명의 바람직한 실시예를 통해 본 발명의 구성 및 작용을 더욱 상세히 설명하기로 한다. 다만, 이는 본 발명의 바람직한 예시로 제시된 것이며 어떠한 의미로도 이에 의해 본 발명이 제한되는 것으로 해석될 수는 없다.
실시예 1
인산 수용액(농도: 85중량%)에 실리카(QS-30, TOKUYAMA, 실리카 primary particle size: 7nm)를 첨가하였다. 이때, 실리카는 인산 수용액 100중량부에 대해 1중량부로 포함시켰다. 그런 다음 150℃에서 60분 동안 반응시킨 다음, 여과시켜, 산 개질 실리카를 제조하였다.
인산 85중량%, 상기 제조한 산 개질 실리카 0.5중량%, 5-메틸테트라졸 0.5중량% 및 잔량의 물을 혼합하여 실리콘 질화막 식각용 조성물을 제조하였다.
실시예 2
인산 수용액(농도: 85중량%)에 규산(Silicic acid, sigma-aldrich)을 첨가하였다. 이때, 규산은 인산 수용액 100중량부에 대해 2중량부로 포함시켰다. 그런 다음 150℃에서 60분 동안 반응시킨 다음, 여과시켜, 산 개질 규산을 제조하였다.
상기 제조한 산 개질 규산을 사용해서 실시예 1과 동일한 방법을 실시하여 실리콘 질화막 식각용 조성물을 제조하였다.
실시예 3 내지 실시예 4
실시예 1에서 5-메틸테트라졸 0.5중량% 대신에 5-메틸테트라졸을 하기 표 1의 함량으로 변경하여 사용한 것을 제외하고는 실시예 1과 동일한 방법을 실시하여 실리콘 질화막 식각용 조성물을 제조하였다.
실시예 5 내지 실시예 7
실시예 1에서 5-메틸테트라졸 0.5중량% 대신에 5-아미노테트라졸을 하기 표 1의 함량으로 사용한 것을 제외하고는 실시예 1과 동일한 방법을 실시하여 실리콘 질화막 식각용 조성물을 제조하였다.
실시예 8
실시예 1에서 5-메틸테트라졸 0.5중량% 대신에 테트라졸을 하기 표 1의 함량으로 사용한 것을 제외하고는 실시예 1과 동일한 방법을 실시하여 실리콘 질화막 식각용 조성물을 제조하였다.
비교예 1
실시예 1에서 5-메틸테트라졸 0.5중량%를 사용하지 않은 것을 제외하고는 실시예 1과 동일한 방법을 실시하여 실리콘 질화막 식각용 조성물을 제조하였다.
비교예 2
실시예 1에서 5-메틸테트라졸 0.5중량% 대신에 트리아졸 1중량%를 사용한 것을 제외하고는 실시예 1과 동일한 방법을 실시하여 실리콘 질화막 식각용 조성물을 제조하였다.
비교예 3
실시예 1에서 5-메틸테트라졸 0.5중량% 대신에 피라졸 1중량%를 사용한 것을 제외하고는 실시예 1과 동일한 방법을 실시하여 실리콘 질화막 식각용 조성물을 제조하였다.
비교예 4
실시예 1에서 5-메틸테트라졸 0.5중량% 대신에 제1인산암모늄 1중량%를 사용한 것을 제외하고는 실시예 1과 동일한 방법을 실시하여 실리콘 질화막 식각용 조성물을 제조하였다.
실시예와 비교예에서 제조한 실리콘 질화막 식각용 조성물에 대하여 하기 표 1에서 기재된 물성을 평가하였다.
상기 실시예와 비교예에서 제조된 실리콘 질화막 식각용 조성물을 230℃로 가열한 후, LP-SiN막 또는 PE-SiO막을 넣고 5분간 식각하였다. 식각 전 및 식각 후의 LP-SiN 막 또는 PE-SiO 막의 두께를 엘립소미터를 이용하여 측정한 후, 실리콘 질화막의 식각 속도(A), 실리콘 산화막의 식각 속도(B)를 계산하고 하기 식 1에 따라 식각 선택비를 계산하고, 그 결과를 표 1에 나타냈으며, 선택비(초기)를 계산하였다.
[식 1]
식각 선택비 = A/B
(상기 식 1 중,
A는 조성물의 단위 시간당 실리콘 질화막에 대한 식각 속도(단위: Å/분)이고,
B는 조성물의 단위 시간당 실리콘 산화막에 대한 식각 속도(단위: Å/분)이다).
상기 실시예와 비교예에서 제조된 실리콘 질화막 식각용 조성물을 25℃에서 24시간 동안 보관한 다음 다시 230℃로 가열한 후, 상기와 동일한 방법으로 식각 속도와 선택비를 계산하였다. 그 결과를 표 1에 나타내었으며, 선택비(보관 후)로 기재하였다.
부산물 유무는 탁도 측정 방법으로 평가하였다.
I
(wt%)
II
(wt%)
화합물 에칭 속도
(Å/분)
(초기)
선택비
(초기)
에칭 속도
(Å/분)
(보관 후)
선택비
(보관 후)
부산물
유무
종류 함량
(wt%)
실리콘 질화막 실리콘 산화막 실리콘 질화막 실리콘 산화막
실시예1 0.5 0 5-메틸테트라졸 0.5 505 0.3 1683 503 0.3 1677
실시예2 0 0.5 5-메틸테트라졸 0.5 517 0.1 5170 520 0.2 2600
실시예3 0.5 0 5-메틸테트라졸 1 495 0.5 990 494 0.5 988
실시예4 0.5 0 5-메틸테트라졸 5 490 0.8 613 492 0.7 703
실시예5 0.5 0 5-아미노테트라졸 0.5 498 0.4 1245 499 0.4 1248
실시예6 0.5 0 5-아미노테트라졸 1 480 0.7 686 477 0.6 795
실시예7 0.5 0 5-아미노테트라졸 5 474 1 474 476 0.9 529
실시예8 0.5 0 테트라졸 1 512 0.4 1280 513 0.3 1710
비교예1 0.5 0 - - 515 0.2 2575 502 12 42
비교예2 0.5 0 트리아졸 1 503 0.3 1677 499 11 45
비교예3 0.5 0 피라졸 1 507 0.2 2535 503 14 36
비교예4 0.5 0 제1인산암모늄 1 514 0.4 1285 508 15 34
*표 1에서, I은 산 개질 실리카, II는 산 개질 규산.
상기 표 1에서와 같이, 본 발명의 실리콘 질화막 식각용 조성물은 고온에서의 식각 선택비를 높일 수 있고, 상온에서 보관한 후에 고온의 식각 공정에 적용되더라도 식각 선택비를 높일 수 있다.
반면에, 4개 이상의 질소를 갖는 고리-함유 화합물을 포함하지 않는 비교예 1, 2개 또는 3개의 질소를 갖는 고리-함유 화합물을 포함하는 비교예 3, 비교예 2는 부산물이 석출되는 문제점이 있었다. 또한, 암모늄계 화합물을 포함하는 비교예 4도 부산물이 석출되는 문제점이 있었다.
본 발명의 단순한 변형 내지 변경은 이 분야의 통상의 지식을 가진 자에 의하여 용이하게 실시될 수 있으며, 이러한 변형이나 변경은 모두 본 발명의 영역에 포함되는 것으로 볼 수 있다.

Claims (7)

  1. 실리콘 질화막 식각용 조성물로서, 상기 조성물은
    무기산 또는 그의 염 60 내지 95중량%; 용매; 인산 개질 실리카, 인산 개질 규산 중 1종 이상 0.0001 내지 10중량%; 및 4개 이상의 질소를 갖는 고리-함유 화합물 0.1ppm 내지 10중량%를 포함하고,
    상기 4개 이상의 질소를 갖는 고리-함유 화합물은 하기 화학식 1의 화합물인 것인, 실리콘 질화막 식각용 조성물:
    [화학식 1]
    Figure 112023023101523-pat00006

    상기 화학식 1에서,
    R1은 수소; 비치환된 탄소 수 1 내지 10의 알킬기; 또는 아미노기이고,
    R2는 수소; 또는 비치환된 탄소 수 1 내지 10의 알킬기이다).
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 화학식 1의 화합물은 5-아미노테트라졸, 5-메틸테트라졸, 5-아미노-1-메틸테트라졸 중 1종 이상을 포함하는 것인, 실리콘 질화막 식각용 조성물.
  5. 제1항에 있어서, 상기 무기산은 인산을 포함하는 것인, 실리콘 질화막 식각용 조성물.
  6. 제1항에 있어서, 상기 용매는 상기 조성물 중 잔량으로 포함되는 것인, 실리콘 질화막 식각용 조성물.
  7. 제1항, 제4항, 제5항, 제6항 중 어느 한 항의 실리콘 질화막 식각용 조성물을 이용하여 실리콘 질화막을 식각하는 단계를 포함하는 것인, 실리콘 질화막 식각 방법.
KR1020190130273A 2019-10-18 2019-10-18 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법 KR102520371B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190130273A KR102520371B1 (ko) 2019-10-18 2019-10-18 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법
US17/071,224 US11254871B2 (en) 2019-10-18 2020-10-15 Etching composition for silicon nitride layer and method of etching silicon nitride layer using the same
JP2020174583A JP7389007B2 (ja) 2019-10-18 2020-10-16 シリコン窒化膜エッチング用組成物及びこれを用いたシリコン窒化膜エッチング方法
TW109135799A TWI756865B (zh) 2019-10-18 2020-10-16 用於氮化矽層的蝕刻組成物及使用其蝕刻氮化矽層的方法
CN202011107899.9A CN112680228B (zh) 2019-10-18 2020-10-16 用于氮化硅层的蚀刻组合物及使用其蚀刻氮化硅层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190130273A KR102520371B1 (ko) 2019-10-18 2019-10-18 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법

Publications (2)

Publication Number Publication Date
KR20210046496A KR20210046496A (ko) 2021-04-28
KR102520371B1 true KR102520371B1 (ko) 2023-04-10

Family

ID=75447107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190130273A KR102520371B1 (ko) 2019-10-18 2019-10-18 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법

Country Status (5)

Country Link
US (1) US11254871B2 (ko)
JP (1) JP7389007B2 (ko)
KR (1) KR102520371B1 (ko)
CN (1) CN112680228B (ko)
TW (1) TWI756865B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230030428A (ko) * 2021-08-25 2023-03-06 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101769349B1 (ko) * 2017-04-06 2017-08-18 (주)제이씨아이 실리콘 질화막 식각용 조성물.

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092211A (en) 1976-11-18 1978-05-30 Northern Telecom Limited Control of etch rate of silicon dioxide in boiling phosphoric acid
KR100823461B1 (ko) * 2007-05-11 2008-04-21 테크노세미켐 주식회사 실리콘산화막 및 실리콘질화막 식각용 식각액 조성물
JP6120147B2 (ja) 2012-06-29 2017-04-26 三菱瓦斯化学株式会社 エッチング用液体組成物およびそれを用いた多層プリント配線板の製造方法
TW201445008A (zh) 2013-03-28 2014-12-01 Dongwoo Fine Chem Co Ltd 銅質金屬層蝕刻組成物及製備金屬線方法
KR102150523B1 (ko) 2014-01-28 2020-09-01 동우 화인켐 주식회사 구리막 및 티타늄막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
JP6343160B2 (ja) * 2014-03-28 2018-06-13 株式会社フジミインコーポレーテッド 研磨用組成物
JP2017011225A (ja) 2015-06-25 2017-01-12 株式会社フジミインコーポレーテッド 研磨方法及び不純物除去用組成物並びに基板及びその製造方法
JP6000420B1 (ja) 2015-08-31 2016-09-28 メック株式会社 エッチング液、補給液及び銅配線の形成方法
KR102240647B1 (ko) * 2017-03-28 2021-04-15 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
KR102240654B1 (ko) * 2017-03-28 2021-04-15 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
KR102435551B1 (ko) 2017-06-20 2022-08-25 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 금속 패턴과 박막 트랜지스터 기판 제조 방법
JP7026782B2 (ja) 2017-09-06 2022-02-28 インテグリス・インコーポレーテッド 窒化ケイ素含有基板をエッチングするための組成物および方法
JP6908480B2 (ja) 2017-09-15 2021-07-28 株式会社フジミインコーポレーテッド 研磨用組成物及びその製造方法並びに研磨方法並びに基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101769349B1 (ko) * 2017-04-06 2017-08-18 (주)제이씨아이 실리콘 질화막 식각용 조성물.

Also Published As

Publication number Publication date
US20210115335A1 (en) 2021-04-22
KR20210046496A (ko) 2021-04-28
TW202116978A (zh) 2021-05-01
CN112680228B (zh) 2022-04-19
TWI756865B (zh) 2022-03-01
JP2021068896A (ja) 2021-04-30
JP7389007B2 (ja) 2023-11-29
CN112680228A (zh) 2021-04-20
US11254871B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
KR102365046B1 (ko) 식각 조성물, 식각 방법 및 반도체 소자
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
KR101320416B1 (ko) 식각액 조성물 및 이를 이용한 습식 식각방법
KR20080079999A (ko) 에칭 방법 및 그것에 이용되는 에칭용 조성물
KR102484988B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102654224B1 (ko) 실리콘 질화막 식각액 조성물
KR102343436B1 (ko) 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법
KR102520371B1 (ko) 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법
KR20190024379A (ko) 식각 조성물 및 이를 이용한 식각 방법
CN112166167B (zh) 用于氮化硅的蚀刻组成物及使用该蚀刻组成物的蚀刻方法
KR102557642B1 (ko) 식각 조성물 첨가제, 그 제조방법 및 이를 포함하는 식각 조성물
KR102463292B1 (ko) 실리콘 질화막 식각용 조성물 및 이를 이용한 식각 방법
KR102463291B1 (ko) 실리콘 질화막 식각용 조성물 및 이를 이용한 식각 방법
CN111048415B (zh) 一种选择性刻蚀液组合物及其制备方法和应用
KR102276085B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102576575B1 (ko) 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
KR102311328B1 (ko) 실리콘 질화막 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
KR102636997B1 (ko) 폴리실리콘 식각액 제조용 조성물 및 이를 포함하는 폴리실리콘 식각액
KR102435735B1 (ko) 질화막에 대한 선택성이 우수한 식각액 조성물
KR20200057288A (ko) 식각액 조성물, 절연막의 식각방법 및 반도체 소자의 제조방법
KR20230030428A (ko) 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법
KR20210028447A (ko) 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
KR20230155101A (ko) 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법
JP2021034737A (ja) エッチング組成物、それを用いた絶縁膜のエッチング方法、及び半導体素子の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant