TWI822057B - 用於選擇性蝕刻氮化矽膜之組合物及方法 - Google Patents

用於選擇性蝕刻氮化矽膜之組合物及方法 Download PDF

Info

Publication number
TWI822057B
TWI822057B TW111119596A TW111119596A TWI822057B TW I822057 B TWI822057 B TW I822057B TW 111119596 A TW111119596 A TW 111119596A TW 111119596 A TW111119596 A TW 111119596A TW I822057 B TWI822057 B TW I822057B
Authority
TW
Taiwan
Prior art keywords
composition
acid
silicon nitride
etching
alkyl
Prior art date
Application number
TW111119596A
Other languages
English (en)
Other versions
TW202305181A (zh
Inventor
史蒂芬 M 比洛德
克勞蒂亞 耶維尼斯
余珠姬
Original Assignee
美商恩特葛瑞斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商恩特葛瑞斯股份有限公司 filed Critical 美商恩特葛瑞斯股份有限公司
Publication of TW202305181A publication Critical patent/TW202305181A/zh
Application granted granted Critical
Publication of TWI822057B publication Critical patent/TWI822057B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)

Abstract

本發明係關於用於選擇性濕式蝕刻含有氮化矽(SiN)及多晶矽兩者之微電子裝置表面的組合物及方法。如所描述之蝕刻組合物包含磷酸、某些多晶矽腐蝕抑制劑以及某些矽烷。發現兩種組分之組合極大地改良在多晶矽存在下氮化矽蝕刻組合物之選擇性。

Description

用於選擇性蝕刻氮化矽膜之組合物及方法
本發明大體上係關於用於在氧化矽及多晶矽存在下選擇性蝕刻氮化矽膜之組合物及方法。
在微電子行業中，存在對改良裝置效能且對減小裝置尺寸及減小裝置部件尺寸的持續需求。減小部件尺寸提供增加裝置部件密度及增加裝置速度的雙重優點。
減小部件及裝置尺寸需要尋找新的方式來改良製造微電子裝置之多步驟方法的步驟。在用於製備多種類型微電子裝置之方法中，移除氮化矽之步驟很常見。通常藉由化學氣相沈積自矽烷(SiH 4)及氨(NH 3)沈積之氮化矽(Si 3N 4)之薄層在微電子裝置中可適用作水及鈉之障壁。此外，圖案化氮化矽層用作空間選擇性氧化矽生長之遮罩。在施用之後，可能需要移除此等氮化矽材料之全部或一部分，其通常藉由蝕刻來進行。
藉由蝕刻自基板移除氮化矽宜以不損害或破壞微電子裝置之其他暴露或覆蓋部件的方式進行。通常，移除氮化矽之製程係以相對於亦存在於微電子裝置基板表面處之其他材料(諸如二氧化矽)優先移除氮化矽的方式進行。根據各種商業方法，藉由濕式蝕刻製程自微電子裝置表面移除氮化矽，其涉及在高溫下，例如在溫度在150℃至180℃範圍內之浴中使基板表面暴露於濃磷酸(H 3PO 4)。用於相對於氧化矽選擇性移除氮化矽的習知濕式蝕刻技術使用磷酸(H 3PO 4)水溶液，通常約85重量%磷酸及15重量%水。使用新製熱磷酸，典型的Si 3N 4:SiO 2選擇率可為約40:1。
在其他裝置結構中，除氧化矽以外，亦可能存在多晶矽之暴露表面，其使所需選擇性氮化矽蝕刻製程更加複雜，因為含水磷酸方法往往會引起多晶矽表面之腐蝕。因此，需要適用於在多晶矽表面存在下優先蝕刻氮化矽的組合物及方法。
總體而言，本發明係關於用於濕式蝕刻含有氮化矽(SiN)及多晶矽之微電子裝置表面的組合物及方法。視情況地，存在其他材料，諸如導電材料、半導電材料或適用於微電子裝置之絕緣材料，或適用於製備微電子裝置之加工材料。亦可存在諸如金屬矽化物的材料，但除了存在諸如裂縫或微影未對準的缺陷之情況下，該等材料通常不暴露。如本文所描述之蝕刻組合物包含磷酸、某些多晶矽腐蝕抑制劑以及某些矽烷。在一個實施例中，發現兩種抑制劑類型之組合極大地改良在多晶矽存在下氮化矽蝕刻操作之選擇性。在另一實施例中，一種抑制劑類型及某些矽基添加劑之組合亦改良氮化矽蝕刻，同時亦降低如所施用之組合物的濁度。
除非上下文另外明確指示，否則如本說明書及隨附申請專利範圍中所用，單數形式「一(a/an)」及「該(the)」包括複數個指示物。如本說明書及隨附申請專利範圍中所用，除非上下文另外明確指示，否則術語「或」之含義通常包括「及/或」。
術語「約」一般指代被視為等效於所敍述值之數值範圍(例如具有相同功能或結果)。在許多情況中，術語「約」可包括捨入至最接近之有效數字之數字。
使用端點表示之數值範圍包括該範圍內包涵之所有數字(例如1至5包括1、1.5、2、2.75、3、3.80、4及5)。
在一個態樣中，本發明提供一種組合物，其包含：濃磷酸，其量以該組合物之總重量計為至少60重量%；選自直鏈及分支鏈C 8-C 16烷基苯磺酸及C 6-C 12烷基二苯醚二磺酸的化合物；及式Si[苯基-(-CH 2-) x] n(OR) m之化合物，其中n為1、2或3，m為1、2或3，且n及m之總和為4，且x為0、1、2或3，且其中各R獨立地選自C 1-C 4烷基。
在一個實施例中，本發明提供一種組合物，其包含：濃磷酸，其量以該組合物之總重量計為至少60重量%；選自直鏈及分支鏈C 8-C 16烷基苯磺酸及C 6-C 12烷基二苯醚二磺酸的化合物；式(I)化合物： ， 其中各R獨立地選自C 1-C 4烷基。
在一個實施例中，R在式(I)中為甲基；亦即式(I)化合物為苯基三甲氧基矽烷。
在另一態樣中，本發明提供一種組合物，其包含：濃磷酸，其量以該組合物之總重量計為至少60重量%；選自直鏈及分支鏈C 8-C 16烷基苯磺酸及C 6-C 12烷基二苯醚二磺酸的化合物；選自以下之化合物： i.          N-(3-三甲氧基矽基丙基)二伸乙基三胺； ii.        N-(2-胺乙基)-3-胺丙基三乙氧基矽烷； iii.       N-(2-胺乙基)-3-胺丙基矽烷三醇； iv.       N 1-(3-三甲氧基矽基丙基)二伸乙基三胺； v.         N-(6-胺己基)胺丙基三甲氧基矽烷； vi.       (3-胺丙基)三乙氧基-矽烷；及 vii.      (3-胺丙基)矽烷三醇；以及 選自矽酸四甲銨及正矽酸四乙酯之化合物。
在一個實施例中，此態樣之組合物進一步包含4-(3-苯丙基)吡啶。
在此態樣之一個實施例中，組合物包含(3-胺丙基)矽烷三醇；矽酸四甲銨；磷酸；4-(3-苯丙基)吡啶、十二烷基苯磺酸；及4-辛基苯磺酸。
本發明之組合物利用至少一種在多晶矽存在下在氮化矽之選擇性蝕刻期間充當多晶矽抑制劑之化合物。就此而言，吾人已鑑別出可達成此多晶矽腐蝕抑制目標之多種化合物，其中某些可歸類為界面活性劑。一般而言，多晶矽腐蝕抑制劑化合物係選自直鏈及分支鏈C 8-C 16烷基苯磺酸及C 6-C 12烷基二苯醚二磺酸。實例包括： 己基二苯醚二磺酸(CAS號147732-59-0)， 四丙基-(磺基苯氧基)-苯磺酸(CAS號119345-03-8，亦稱為(a)磺化1,1-氧基雙-苯四丙烯衍生物(benzene, 1,1-oxybis-, tetrapropylene derivatives, sulfonated)，及(b)磺化1,1'-氧基雙苯四丙烯衍生物)， 十二烷基苯磺酸(CAS號121-65-3)，及 4-辛基苯磺酸(CAS號17012-98-5)。
當此等多晶矽腐蝕抑制劑化合物與式Si[苯基-(-CH 2-) x] n(OR) m之化合物或式(I)化合物結合使用時，對多晶矽表面之腐蝕抑制可得到增強，其超過藉由單獨利用任一組分所能實現之腐蝕抑制。因此，本發明之組合物適用作選擇性蝕刻或移除某些微電子裝置上之氮化矽膜中之蝕刻組合物。
如本文所使用，術語「微電子裝置」(或「微電子裝置基板」或簡稱「基板」)之使用方式與此術語在電子、微電子及半導體製造領域中之一般理解的含義一致，例如指代以下多種不同類型中之任一者：半導體基板；積體電路；固態記憶體裝置；硬質記憶體碟；讀取頭、寫入頭及讀寫頭以及其機械或電子組件；平板顯示器；相變記憶體裝置；太陽電池板及其他包括一或多個太陽電池裝置之產品；光伏打裝置；及微機電系統(MEMS)，其經製造以用於微電子、積體電路、能量收集或電腦晶片應用。應瞭解，術語「微電子裝置」可指任何在製微電子裝置或微電子裝置基板，其含有或經製備以含有用於微電子裝置或微電子總成中之最終電子用途的功能性電子(載電流)結構、功能性半導體結構及絕緣結構。
如本文所用，術語「氮化矽」之所賦予含義與微電子及半導體製造行業中使用之術語之含義一致。與此一致，氮化矽係指包括由非晶氮化矽製成之薄膜的材料，該等材料具有商業上適用的較低含量之其他材料或雜質，且圍繞Si 3N 4之標稱化學計量可能存在一些變化。氮化矽可作為微電子裝置基板之一部分，作為裝置之功能部件，例如作為障壁層或絕緣層存在，或可存在以充當促進用於製備微電子裝置之多步驟製造方法的材料。
如本文所用，術語「氧化矽」之所賦予含義與微電子及半導體製造行業中使用之術語之含義一致。與此一致，氧化矽係指由氧化矽(SiO x) (例如SiO 2)、「熱氧化物」 (ThO x)以及類似物製成之薄膜。可藉由任何方法將氧化矽置放於基板上，諸如藉由利用TEOS或另一來源進行化學氣相沈積，或藉由熱沈積。氧化矽可宜含有商業上適用的較低含量之其他材料或雜質。氧化矽可作為微電子裝置基板之部分，作為微電子裝置之部件，例如作為絕緣層存在。
如本文所使用，「多晶矽」或多晶Si或多Si (poly-Si)由熟習此項技術者理解為由多個較小矽晶體組成之矽的多晶形式。其通常利用低壓化學氣相沈積(LPCVD)進行沈積且通常摻雜有n型多晶矽或p型多晶矽。如由熟習此項技術者容易理解，摻雜程度可在輕度摻雜(例如，在10 13cm -3至10 18cm -3之範圍內)至大量摻雜(例如，大於10 18cm -3)之範圍內變化。p摻雜材料之實例包括摻雜有來自週期表之IIIA族的摻雜劑物種(諸如硼、鋁、鎵及/或銦)之多晶矽。n摻雜材料可例如為摻雜有來自週期表之IV族(矽、鍺或錫)或V族(磷、砷、銻或鉍)的摻雜劑物種之多晶矽。
某些蝕刻組合物之實施例包括呈水溶液形式之組合物，其包含、基本上由以下組成或由以下組成：含水磷酸(例如，濃磷酸及視情況選用之一定量之添加水)；多晶矽腐蝕抑制劑化合物；及式Si(苯基) n(OR) m之化合物或式(I)化合物，其量可有效地改良氮化矽之蝕刻速率或氮化矽相對於多晶矽之選擇性；及視情況選用之氟化物化合物，其量可有效地產生氮化矽，及/或視情況選用之經溶解二氧化矽之所需蝕刻(包括適用或有利蝕刻速率)。此等及其他實例組合物可包含所列舉成分及視情況選用之成分、由其組成或基本上由其組成。作為通用慣例，在整個本說明書中，被稱為「基本上由一組指定成分或材料組成」的諸如所描述之蝕刻組合物或其成分或組分的物質之組合物，係指含有以下之組合物：指定成分或材料及不超過少量或微量的其他成分或材料，例如不超過5、2、1、0.5、0.1或0.05重量份之其他成分或材料。舉例而言，含有基本上由含水磷酸；多晶矽腐蝕抑制劑化合物；式Si(苯基) n(OR) m之化合物或式(I)化合物；及如所描述之視情況選用之成分組成之材料的蝕刻組合物，意謂如下蝕刻組合物，其含有此等成分且不超過5、2、1、0.5、0.1或0.05重量份之除已鑑別材料之外的任何其他溶解或未溶解之材料(單獨或作為總體)。
蝕刻組合物包括呈可有效地產生氮化矽之所需蝕刻之量的含水磷酸(例如，濃磷酸)。術語「含水磷酸」係指與蝕刻組合物之其他成分混合或合併以形成蝕刻組合物的蝕刻組合物之成分。術語「磷酸固體」係指含水磷酸成分或由含水磷酸成分製備之蝕刻組合物的非水性組分。
含於蝕刻組合物中之磷酸固體的量可為與蝕刻組合物之其他材料組合將提供所需蝕刻效能(包括所需氮化矽蝕刻速率及選擇性)的量，其通常需要相對較高量(濃度)之磷酸固體。舉例而言，蝕刻組合物可含有量為按蝕刻組合物之總重量計至少約50重量%的磷酸固體，例如按蝕刻組合物之總重量計至少70或至少約80或85重量%的磷酸固體。
為提供所需量之磷酸固體，組合物可含有「濃」磷酸作為與其他成分(在一些形式中，一種成分視情況為水)混合或合併以產生蝕刻組合物的成分。「濃」磷酸係指在少量或最少量之水的存在下含有較高或最大量之磷酸固體，且實質上無其他成分(例如，小於0.5或0.1重量%之任何非水或非磷酸固體材料)的含水磷酸成分。濃磷酸可通常視為在約15或20重量%水中具有至少約80或85重量%磷酸固體。替代地，蝕刻組合物可視為包括一定量的用水稀釋之濃磷酸，意謂例如在與蝕刻組合物之其他成分合併之前或之後已用一定量之水稀釋之濃磷酸或以任何方式形成之等效物。作為另一替代例，蝕刻組合物之成分可為濃磷酸或稀磷酸，且蝕刻組合物可含有額外量之水，其作為不同成分之組分或作為單獨水成分提供給蝕刻組合物。
舉例而言，若使用濃磷酸形成組合物，則濃磷酸之量(85重量%，在水中)按蝕刻組合物之總重量計可為蝕刻組合物之至少60，例如至少80或至少90、93、95或至少98重量%的量。
如本文所用，術語「氟化物化合物」係指某些視情況經添加以提高氮化矽之蝕刻速率的蝕刻劑。此類化合物包括但不限於HF、氟化銨、四氟硼酸、六氟矽酸、含有B-F或Si-F鍵之其他化合物、四氟硼酸四丁銨(TBA-BF 4)、氟化四烷銨(NR 1R 2R 3R 4F)及其組合。在一個實施例中，氟化物化合物係選自HF、氟化銨、四氟硼酸、六氟矽酸、四氟硼酸四丁銨、氟化四(C 1-C 6烷基)銨及其組合。
本發明之組合物中所含有的視情況選用之氟化物化合物之量可為與蝕刻組合物之其他材料組合將提供所需蝕刻效能，包括所需氮化矽蝕刻速率及選擇性的量。舉例而言，蝕刻組合物可含有以蝕刻組合物之總重量計在約百萬分之5至10,000或甚至至多50,000(亦即，0.0005至1或甚至5重量%)範圍內，諸如以蝕刻組合物之總重量計約百萬分之20至2,000(亦即，0.002至0.2重量%)之量的氟源化合物。在某些實施例中，組合物不含或實質上不含此類氟化物化合物。如本文所用，「實質上不含」在某些實施例中定義為小於2重量%、小於1重量%、小於0.5重量%或小於0.1重量%。如本文所用，「不含」在某些實施例中意欲對應於小於0.001重量%以顧及環境污染，且在另一實施例中為0.0重量%。
視情況地，本發明之組合物可進一步包含溶解於磷酸中之一定量的二氧化矽(「額外二氧化矽」)，例如藉由將固體二氧化矽材料溶解在磷酸中，或藉由添加可經由與含水磷酸反應形成經溶解二氧化矽之可溶性含矽化合物，此等化合物之實例包括(a)矽酸四甲銨(TMAS)、(b)四乙醯氧基矽烷或(c)四烷氧基矽烷，諸如四甲氧基矽烷、四乙氧基矽烷或類似者。經溶解二氧化矽可有效地改良蝕刻組合物對於氮化矽之選擇性。量可為不會在蝕刻製程之條件下導致預處理二氧化矽過飽和的任何適用量，諸如按蝕刻組合物之總重量計約百萬分之5至10,000經溶解二氧化矽或可溶性含矽化合物，或按蝕刻組合物之總重量計約百萬分之20至5,000、3,000、1,000或500。
在某些實施例中，本發明之組合物可進一步包含至少一種選自以下之矽烷：(a)烷胺基烷氧基矽烷及(b)烷胺基羥基矽烷，其中該矽烷具有至少一個選自烷氧基及羥基之部分。在一個實施例中，烷胺基烷氧基矽烷及烷胺基羥基矽烷化合物係選自 N-(3-三甲氧基矽基丙基)二伸乙基三胺(CAS號35141-30-1)； N-(2-胺乙基)-3-胺丙基三乙氧基矽烷(CAS號5089-72-5)； N-(2-胺乙基)-3-胺丙基矽烷三醇(CAS號1760-24-3)； N 1-(3-三甲氧基矽基丙基)二伸乙基三胺(CAS號35141-30-1)； N-(6-胺己基)胺丙基三甲氧基矽烷(CAS號51895-58-0)； (3-胺丙基)三乙氧基-矽烷(CAS號919-30-2)，亦稱為「APTES」；及 (3-胺丙基)矽烷三醇(CAS號58160-99-9)，亦稱為「APST」。
蝕刻組合物可含有來自一或多個來源的水。舉例而言，水將存在於含水磷酸成分中。另外，水可用作組合物之其他成分中之一或多者的載劑，且水可作為其自身成分單獨添加。水量應足夠低以允許蝕刻組合物展現所需或較佳或有利的效能特性，包括適用的(足夠高的)氮化矽蝕刻速率。在水存在下之提高傾向於提高氮化矽之蝕刻速率，但亦可降低組合物之沸點，由此迫使組合物之操作溫度降低且具有相反效果。蝕刻組合物中來自所有來源之水的量的實例，按蝕刻組合物之總重量計可小於約50、40或30重量%，例如介於約5重量%至約25重量%範圍內，或按蝕刻組合物之總重量計介於約10至20重量%水之範圍內。
在某些實施例中，本發明之組合物不需要且可不包括通常不包括於蝕刻組合物中之其他類型之成分，諸如pH調節劑及諸如研磨劑之固體材料。
本發明之組合物可藉由將適用於產生如所描述蝕刻組合物之任何方法製備。藉由一種方法，水性或固體成分可合併，視情況加熱，且混合至均勻。
如上文所指出，如所描述之組合物可適用於自微電子裝置基板表面移除氮化矽之方法。基板可含有適用於微電子裝置之其他材料，諸如以下中之一或多者：絕緣體、障壁層、導電材料、半導電材料或適用於加工微電子裝置之材料(例如，光阻、遮罩以及其他)。實例基板具有包括氮化矽、熱氧化物(ThO x)及PETEOS (使用電漿增強正矽酸四乙酯沈積之氧化物)以及多晶矽之表面。
在使用時，本發明之組合物可提供基於商業效能需求及期望適用的蝕刻效能，且相較於比較蝕刻組合物，可在蝕刻速率及氮化矽對於多晶矽之選擇性方面提供改良效能。
因此，在另一態樣中，本發明提供一種蝕刻微電子裝置基板上之氮化矽表面的方法，該基板包含包括多晶矽的表面，該方法包含： 提供如下組合物，其包含：濃磷酸，其量以該組合物之總重量計為至少60重量%；選自直鏈及分支鏈C 8-C 16烷基苯磺酸及C 6-C 12烷基二苯醚二磺酸的化合物；及式Si[苯基-(-CH 2-) x] n(OR) m之化合物，其中n為1、2或3，m為1、2或3，且n及m之總和為4，且x為0、1、2或3，且其中各R獨立地選自C 1-C 4烷基；提供具有包含氮化矽之表面及包含多晶矽之表面的基板，且在有效蝕刻氮化矽之條件下使該基板與該組合物接觸。
在一個實施例中，本發明提供一種蝕刻微電子裝置基板上之氮化矽表面的方法，該基板包含包括多晶矽的表面，該方法包含： 提供如下組合物，其包含：濃磷酸，其量以該組合物之總重量計為至少60重量%；選自直鏈及分支鏈C 8-C 16烷基苯磺酸及C 6-C 12烷基二苯醚二磺酸的化合物；及式(I)化合物： ， 其中各R獨立地選自C 1-C 4烷基； 提供具有包含氮化矽之表面及包含多晶矽之表面的基板，且在有效蝕刻氮化矽之條件下使該基板與該組合物接觸。
在另一態樣中，本發明提供一種蝕刻微電子裝置基板上之氮化矽表面的方法，該基板包含包括多晶矽的表面，該方法包含： 提供如下組合物，其包含：濃磷酸，其量以該組合物之總重量計為至少60重量%；選自直鏈及分支鏈C 8-C 16烷基苯磺酸及C 6-C 12烷基二苯醚二磺酸的化合物；選自以下之化合物： i.          N-(3-三甲氧基矽基丙基)二伸乙基三胺； ii.        N-(2-胺乙基)-3-胺丙基三乙氧基矽烷； iii.       N-(2-胺乙基)-3-胺丙基矽烷三醇； iv.       N 1-(3-三甲氧基矽基丙基)二伸乙基三胺； v.         N-(6-胺己基)胺丙基三甲氧基矽烷； vi.       (3-胺丙基)三乙氧基-矽烷；及 vii.      (3-胺丙基)矽烷三醇；以及 選自矽酸四甲銨及正矽酸四乙酯之化合物； 提供具有包含氮化矽之表面及包含多晶矽之表面的基板，且在有效蝕刻氮化矽之條件下使該基板與該組合物接觸。
此氮化矽蝕刻操作有效地至少部分地移除微電子裝置基板表面上之氮化矽。片語「至少部分地移除」對應於在粒子移除之前移除裝置上所存在之至少約85%、至少90%、至少95%或至少約99%之氮化矽。
此方法可在已知及市售設備上進行。一般而言，為蝕刻基板以選擇性移除基板表面處之材料，蝕刻組合物可施用於表面且使其接觸表面結構從而以化學方式選擇性移除某些結構。
氮化矽膜間或具有可抑制蝕刻製程之較薄氧化表面，此係因為組合物經設計以極緩慢地蝕刻氧化物。在此類狀況下，有利的第一製程步驟可為用稀HF進行非常簡短的處理。
在蝕刻步驟中，組合物可以任何適合方式施用至表面，諸如藉由將組合物噴塗至表面上；藉由將基板浸漬(在組合物之靜態或動態容積中)於蝕刻組合物中；藉由使表面與其上吸附有蝕刻組合物之另一材料(例如襯墊或纖維吸附劑施加器元件)接觸；藉由使基板與循環池中之一定量蝕刻組合物接觸；或藉由任何其他適合手段、方式或技術，藉此，使得蝕刻組合物與微電子基板之含有矽-鍺及矽的表面進行移除接觸。該應用可用在批量或單晶圓設備中，用於動態或靜態清洗。
適用蝕刻製程之條件(例如，時間及溫度)可為被認為有效或有利的任何條件。一般而言，諸如藉由浸沒於蝕刻組合物之浴液中而使蝕刻組合物與表面接觸持續足以選擇性移除氮化矽的時間。暴露於蝕刻組合物之時間及蝕刻組合物之溫度可有效地自基板表面移除所需量之氮化矽。蝕刻步驟之時間不應太短，此係因為此意謂氮化矽蝕刻速率可能過高，其可能使得製程控制困難且在蝕刻步驟結束時降低微電子裝置之品質。當然，蝕刻步驟之所需時間較佳不要過長，以使蝕刻製程及半導體生產線的效率及產量良好。在約100℃至約180℃範圍內之溫度下，適用於蝕刻步驟之時間的實例可在約5分鐘至約300分鐘，或約10分鐘至約60分鐘範圍內。此類接觸時間及溫度為說明性的，且可採用對達成所需移除選擇性有效的任何其他適合時間及溫度條件。
本說明書之蝕刻步驟可適用於自任何類型基板之表面蝕刻氮化矽材料。根據特定實施例，基板可包括氮化矽之交替薄膜層作為基板之結構部件，該基板包括氮化矽層與氧化矽以及多晶矽、導電金屬矽化物及介電質(諸如氧化鋯或氧化鋁)之交替薄膜層。蝕刻步驟之前的基板包括安置於高縱橫比氧化矽結構之間的開口處的氮化矽之交替層。蝕刻步驟移除氮化矽以留下氧化矽層，如圖1之右側基板所示，其中開口或「狹縫」分隔氧化矽層。根據本說明書，可使用如圖1所示之蝕刻製程以蝕刻圖1所示之基板。與先前技術及類似的蝕刻組合物及蝕刻製程相比，實例蝕刻製程可展現出明顯提高之SiN蝕刻速率、相對於氧化矽之良好選擇率大於約150或200或300，且在某些實施例中為至少約2000，且避免大量二氧化矽再沈積(如藉由狹縫開口之閉合或近乎閉合所證明)。
在完成所需量之選擇性氮化矽蝕刻後，殘留於經蝕刻微電子裝置表面上之蝕刻組合物可藉由任何所需及適用方法，諸如藉由沖洗、洗滌或其他移除步驟，使用水(或視情況選用之磷酸，隨後用水)自表面移除。舉例而言，在蝕刻之後，微電子裝置基板可用去離子水沖洗液來沖洗(例如，溫度介於約20℃至約90℃範圍內)，隨後乾燥，例如自旋乾燥、N 2、蒸氣乾燥等。在沖洗之後，可針對表面之粒子的存在及量來量測基板表面。
可藉由簡單添加各別成分且混合至均質狀態而容易地調配本文所描述之組合物。此外，組合物可易於調配為單包裝調配物或在使用之時或之前加以混合之多部分調配物，較佳多部分調配物。多部分調配物之個別部分可在工具處或在混合區/區域中，諸如內嵌混合器或工具上游之儲槽中進行混合。經考慮，多部分調配物之各部分可含有各成分/組分之任何組合，此等成分/組分混合在一起時會形成所需組合物。各別成分之濃度可以半水性組合物之特定倍數廣泛變化，亦即更稀或更濃，且應瞭解，半水性組合物可不同地且替代地包含與本文中之揭示內容一致的成分之任何組合、由其組成或基本上由其組成。
因此，在第三態樣中，本發明提供一種套組，其在一或多個容器中包括適於形成本文所描述之組合物的一或多種組分。套組之容器必須適合於儲存及裝運該等半水性組合物組分，例如NOWPak®容器(Advanced Technology Materials公司, Danbury, Conn., USA)。含有組合物之各組分的一或多個容器較佳包括用於使該一或多個容器中之組分流體連通以供摻合及分配的構件。舉例而言，參考NOWPak®容器，氣體壓力可施加至該一或多個容器中之內襯外部，以使得內襯之至少一部分內含物被排出且因此實現流體連通以供摻合及分配。替代地，可向可用於能夠實現流體連通之習知可加壓容器或泵的頂部空間施加氣體壓力。另外，系統較佳包括分配口用以將摻合組合物分配至處理工具。
諸如高密度聚乙烯之實質上化學惰性、無雜質、可撓性及彈性聚合膜材料可用於製造該一或多個容器之內襯。合乎需要之內襯材料在加工時一般不需要共擠壓或障壁層，亦不需要任何顏料、UV抑制劑或可能對待安置於內襯中的成分之純度要求產生不利影響之加工劑。合乎需要的內襯材料之清單包括包含原生(無添加劑)聚乙烯、原生聚四氟乙烯(PTFE)、聚丙烯、聚胺基甲酸酯、聚偏二氯乙烯、聚氯乙烯、聚縮醛、聚苯乙烯、聚丙烯腈、聚丁烯等之薄膜。該等內襯材料之較佳厚度在約5密耳(0.005吋)至約30密耳(0.030吋)之範圍內，例如20密耳(0.020吋)之厚度。
關於用於套組之容器，以下專利及專利申請案之揭示內容以全文引用的方式併入本文中：美國專利第7,188,644號，題為「APPARATUS AND METHOD FOR MINIMIZING THE GENERATION OF PARTICLES IN ULTRAPURE LIQUIDS」；及美國專利第6,698,619號，題為「RETURNABLE AND REUSABLE, BAG-IN-DRUM FLUID STORAGE AND DISPENSING CONTAINER SYSTEM」。
實例
以重量%計之調配物組成
實例 3-APST H 3PO 4 DIW TMAS PTMOS DBA-40 總計 摻雜多晶矽*ER (nm/min)
A 3.9357 73.9481 21.8800 0.0270 0.2080 0.0012 100 0.130
B 3.9357 73.8249 21.8600 0.0270 0.3500 0.0024 100 0.103
C 3.9357 73.9469 21.8800 0.0270 0.2080 0.0024 100 0.130
D 3.9357 73.8261 21.8600 0.0270 0.3500 0.0012 100 0.238
E 2.6240 76.5278 20.6210 0.0180 0.2080 0.0012 100 0.242
F 2.6240 76.4056 20.6010 0.0180 0.3500 0.0014 100 0.200
G 3.9357 74.1738 21.8600 0.0270 0.0000 0.0035 100 0.171
H 3.9357 74.1773 21.8600 0.0270 0.0000 0.0000 100 TBD
I 3.9357 73.9693 21.8600 0.0270 0.2080 0.0000 100 TBD
J 0.0000 85.0000 15.0000 0.0000 0.0000 0.0000 100 TBD
符號： 3-APST = (3-胺丙基)三甲氧基矽烷(CAS號58160-99-9) DIW =去離子水 TMAS =矽酸四甲銨(CAS號53116-81-7) PTMOS =苯基三甲氧基矽烷(CAS號2996-92-1) DBA-40 =四丙基-(磺基苯氧基)-苯磺酸(CAS號119345-03-8)， *高摻磷多晶矽蝕刻速率
實例K 組成： 27.5重量% (3-胺丙基)矽烷三醇 18重量%矽酸四甲銨 89%磷酸 0.5重量% 4-(3-苯丙基)吡啶 5重量%之含0.5%十二烷基苯甲基磺酸之磷酸 0.15重量% 4-辛基苯甲基磺酸 蝕刻速率結果： SiNx       123.1 (Å/分鐘) SiOx       0.23 (Å/分鐘) *摻雜多晶矽  0.10 (Å/分鐘)
使高摻磷多晶矽首先暴露於100:1 HF溶液60秒以移除表面氧化物。隨後使其在160℃下暴露於選擇性氮化矽調配物30分鐘且在熱去離子水中沖洗。在處理之前及之後使用光譜橢圓偏振法量測多晶矽厚度。
此等調配物需要水經煮沸蒸發以達至160℃。替代地，可使用較少水製造調配物。
實例1-9
實例 3-APST H 3PO 4 TMAS PPP DDBSA OBSA 狀態 多Si
1 8.33 79.59 0.98 1 10 0.10 澄清 ◎
2 8.33 85.14 0.98 0.5 5 0.05 澄清 △
3 8.33 84.14 0.98 1.5 5 0.05 澄清 △
4 8.33 75.14 0.98 0.5 15 0.05 渾濁 ◎
5 8.33 74.14 0.98 1.5 15 0.05 渾濁 O
6 8.33 85.04 0.98 0.5 5 0.15 澄清 ◎
7 8.33 84.04 0.98 1.5 5 0.15 澄清 O
8 8.33 75.04 0.98 0.5 15 0.15 澄清 ◎
9 8.33 74.04 0.98 1.5 15 0.15 澄清 O
符號： ◎：多Si之高度抑制 O：良好 △：輕微有效 DDBSA：十二烷基苯甲基磺酸 OBSA：4-辛基苯甲基磺酸
多晶矽蝕刻速率研究條件：160℃；SiNx及SiOx 1800秒；多Si為7000秒。
態樣
在第一態樣中，本發明提供一種組合物，其包含： a.    濃磷酸，其量以該組合物之總重量計為至少60重量%； b.    選自直鏈及分支鏈C 8-C 16烷基苯磺酸及C 6-C 12烷基二苯醚二磺酸的化合物；及 c.    式Si[苯基-(-CH 2-) x] n(OR) m之化合物，其中n為1、2或3，m為1、2或3，且n及m之總和為4，且x為0、1、2或3，且其中各R獨立地選自C 1-C 4烷基。
在第二態樣中，本發明提供第一態樣之組合物，其中各R為甲基。
在第三態樣中，本發明提供第一態樣之組合物，其中n為1。
在第四態樣中，本發明提供第一態樣之組合物，其中b.係選自 己基二苯醚二磺酸； 四丙基-(磺基苯氧基)-苯磺酸； 十二烷基苯磺酸；及 4-辛基苯磺酸。
在第五態樣中，本發明提供如第一至第四態樣中任一項之組合物，其進一步包含額外二氧化矽。
在第六態樣中，本發明提供如第一至第四態樣中任一項之組合物，其進一步包含至少一種選自以下之矽烷：(a)烷胺基烷氧基矽烷及(b)烷胺基羥基矽烷，其中該矽烷具有至少一個選自烷氧基及羥基之部分。
在第七態樣中，本發明提供如第一至第四態樣中任一項之組合物，其進一步包含 N-(3-三甲氧基矽基丙基)二伸乙基三胺； N-(2-胺乙基)-3-胺丙基三乙氧基矽烷； N-(2-胺乙基)-3-胺丙基矽烷三醇； N 1-(3-三甲氧基矽基丙基)二伸乙基三胺； N-(6-胺己基)胺丙基三甲氧基矽烷； (3-胺丙基)三乙氧基-矽烷；及 (3-胺丙基)矽烷三醇。
在第八態樣中，本發明提供如第一至第四態樣中任一項之組合物，其進一步包含矽酸四甲銨及(3-胺丙基)矽烷三醇。
在第九態樣中，本發明提供如第一至第四態樣中任一項之組合物，其進一步包含矽酸四甲銨。
在第十態樣中，本發明提供一種組合物，其包含： a.    濃磷酸，其量以該組合物之總重量計為至少60重量%； b.    選自直鏈及分支鏈C 8-C 16烷基苯磺酸及C 6-C 12烷基二苯醚二磺酸的化合物；及 c.    下式化合物 ， 其中各R獨立地選自C 1-C 4烷基。
在第十一態樣中，本發明提供第十態樣之組合物，其中各R為甲基。
在第十二態樣中，本發明提供第十或第十一態樣之組合物，其中b.係選自 己基二苯醚二磺酸； 四丙基-(磺基苯氧基)-苯磺酸； 十二烷基苯磺酸；及 4-辛基苯磺酸。
在第十三態樣中，本發明提供第十、第十一或第十二態樣中任一項之組合物，其進一步包含選自以下之化合物 N-(3-三甲氧基矽基丙基)二伸乙基三胺； N-(2-胺乙基)-3-胺丙基三乙氧基矽烷； N-(2-胺乙基)-3-胺丙基矽烷三醇； N 1-(3-三甲氧基矽基丙基)二伸乙基三胺； N-(6-胺己基)胺丙基三甲氧基矽烷； (3-胺丙基)三乙氧基-矽烷；及 (3-胺丙基)矽烷三醇。
在第十四態樣中，本發明提供第十、第十一或第十二態樣中任一項之組合物，其進一步包含矽酸四甲銨及(3-胺丙基)矽烷三醇。
在第十五態樣中，本發明提供一種蝕刻微電子裝置基板上之氮化矽表面的方法，該基板包含包括多晶矽的表面，該方法包含： 提供如下組合物，其包含： a.    濃磷酸，其量以該組合物之總重量計為至少60重量%； b.    選自直鏈及分支鏈C 8-C 16烷基苯磺酸及C 6-C 12烷基二苯醚二磺酸的化合物；及 c.    式Si[苯基-(-CH 2-) x] n(OR) m之化合物，其中n為1、2或3，m為1、2或3，且n及m之總和為4，且x為0、1、2或3，且其中各R獨立地選自C 1-C 4烷基； 提供具有包含氮化矽之表面及包含多晶矽之表面的基板，且在有效蝕刻氮化矽之條件下使該基板與該組合物接觸。
在第十六態樣中，本發明提供第十五態樣之方法，其中各R為甲基。
在第十七態樣中，本發明提供第十五或第十六態樣之方法，其中b.係選自 己基二苯醚二磺酸； 十二烷基二苯醚二磺酸； 十二烷基苯磺酸；及 4-辛基苯磺酸。
在第十八態樣中，本發明提供第十五、第十六或第十七態樣中之任一項之方法，其中c.為下式化合物 ， 其中各R選自C 1-C 4烷基。
在第十九態樣中，本發明提供第十五至第十八態樣中任一項之方法，其中各R為甲基。
在第二十態樣中，本發明提供第十五至第十九態樣中任一項之方法，其中b.係選自 己基二苯醚二磺酸； 四丙基-(磺基苯氧基)-苯磺酸； 十二烷基苯磺酸；及 4-辛基苯磺酸。
在第二十一態樣中，本發明提供如第十五至第二十態樣中任一項之方法，其進一步包含至少一種選自以下之矽烷：(a)烷胺基烷氧基矽烷及(b)烷胺基羥基矽烷，其中該矽烷具有至少一個選自烷氧基及羥基之部分。
在第二十二態樣中，本發明提供如第十五至第二十態樣中任一項之方法，其進一步包含選自以下之化合物 N-(3-三甲氧基矽基丙基)二伸乙基三胺； N-(2-胺乙基)-3-胺丙基三乙氧基矽烷； N-(2-胺乙基)-3-胺丙基矽烷三醇； N 1-(3-三甲氧基矽基丙基)二伸乙基三胺； N-(6-胺己基)胺丙基三甲氧基矽烷； (3-胺丙基)三乙氧基-矽烷；及 (3-胺丙基)矽烷三醇。
在第二十三態樣中，本發明提供如第十五至第二十態樣中任一項之方法，其進一步包含額外二氧化矽。
在第二十四態樣中，本發明提供第十五態樣之方法，其進一步包含矽酸四甲銨及(3-胺丙基)矽烷三醇。
在第二十五態樣中，本發明提供第十五態樣之方法，其進一步包含矽酸四甲銨。
在第二十六態樣中，本發明提供一種組合物，其包含： a.    濃磷酸，其量以該組合物之總重量計為至少60重量%； b.    其選自直鏈及分支鏈C 8-C 16烷基苯磺酸及C 6-C 12烷基二苯醚二磺酸的化合物； c.    選自以下之化合物： i.          N-(3-三甲氧基矽基丙基)二伸乙基三胺； ii.        N-(2-胺乙基)-3-胺丙基三乙氧基矽烷； iii.       N-(2-胺乙基)-3-胺丙基矽烷三醇； iv.       N 1-(3-三甲氧基矽基丙基)二伸乙基三胺； v.         N-(6-胺己基)胺丙基三甲氧基矽烷； vi.       (3-胺丙基)三乙氧基-矽烷；及 vii.      (3-胺丙基)矽烷三醇；以及 d.  選自矽酸四甲銨及正矽酸四乙酯之化合物。
在第二十七態樣中，本發明提供第二十六態樣之組合物，其進一步包含e. 4-(3-苯丙基)吡啶。
在第二十八態樣中，本發明提供第二十六態樣之組合物，其中該組合物包含(3-胺丙基)矽烷三醇；矽酸四甲銨、磷酸、4-(3-苯丙基)吡啶、十二烷基苯磺酸及4-辛基苯磺酸。
在第二十九態樣中，本發明提供一種蝕刻微電子裝置基板上之氮化矽表面的方法，該基板包含包括多晶矽的表面，該方法包含： 提供如下組合物，其包含： a.    濃磷酸，其量以該組合物之總重量計為至少60重量%； b.    選自直鏈及分支鏈C 8-C 16烷基苯磺酸及C 6-C 12烷基二苯醚二磺酸的化合物； c.    選自以下之化合物： i.          N-(3-三甲氧基矽基丙基)二伸乙基三胺； ii.        N-(2-胺乙基)-3-胺丙基三乙氧基矽烷； iii.       N-(2-胺乙基)-3-胺丙基矽烷三醇； iv.       N 1-(3-三甲氧基矽基丙基)二伸乙基三胺； v.         N-(6-胺己基)胺丙基三甲氧基矽烷； vi.       (3-胺丙基)三乙氧基-矽烷；及 vii.      (3-胺丙基)矽烷三醇；以及 d.  選自矽酸四甲銨及正矽酸四乙酯之化合物。
在第三十態樣中，本發明提供如第二十九態樣之方法，其中組合物進一步包含4-(3-苯丙基)吡啶。
在第三十一態樣中，本發明提供一種蝕刻微電子裝置基板上之氮化矽表面的方法，該基板包含包括多晶矽的表面，該方法包含： 提供如下組合物，其包含： (3-胺丙基)矽烷三醇； 矽酸四甲銨； 磷酸； 4-(3-苯丙基)吡啶； 十二烷基苯磺酸；及 4-辛基苯磺酸； 提供具有包含氮化矽之表面及包含多晶矽之表面的基板，且在有效蝕刻氮化矽之條件下使該基板與該組合物接觸。
在第三十二態樣中，本發明提供一種套組，其在一或多個容器中包括如第一至第十四態樣或第二十六或第二十八態樣中任一項之組分a.、b.、c.、d.及/或e.中之一或多者。
因此，根據所描述之本發明的若干說明性實施例，熟習此項技術者將易於瞭解，可在此隨附申請專利範圍之範疇內得出及使用其他實施例。此文件所涵蓋之本發明的眾多優點已在前述描述中予以闡述。然而，將理解，本發明在許多態樣中僅為說明性的。當然，本發明之範疇以表述所附申請專利範圍的語言來限定。
圖1為例示性基板之描繪，其示出了在本發明方法之實踐中蝕刻步驟的前後視圖。

Claims (15)

  1. 一種組合物，其包含：濃磷酸，其量以該組合物之總重量計為至少60重量%；選自直鏈及分支鏈C8-C16烷基苯磺酸及C6-C12烷基二苯醚二磺酸的化合物；及式Si[苯基-(-CH2-)x]n(OR)m之化合物，其中n為1、2或3，m為1、2或3，且n及m之總和為4，且x為0、1、2或3，且其中各R獨立地選自C1-C4烷基。
  2. 如請求項1之組合物，其中各R為甲基。
  3. 如請求項1之組合物，其中n為1。
  4. 如請求項1之組合物，其中該選自直鏈及分支鏈C8-C16烷基苯磺酸及C6-C12烷基二苯醚二磺酸的化合物係選自：己基二苯醚二磺酸；四丙基-(磺基苯氧基)-苯磺酸；十二烷基苯磺酸；及4-辛基苯磺酸。
  5. 如請求項1之組合物，其進一步包含二氧化矽。
  6. 如請求項1之組合物，其進一步包含至少一種選自以下之矽烷：(a)烷胺基烷氧基矽烷及(b)烷胺基羥基矽烷，其中該矽烷具有至少一個選自烷 氧基及羥基之部分。
  7. 如請求項1之組合物，其進一步包含選自以下之化合物N-(3-三甲氧基矽基丙基)二伸乙基三胺；N-(2-胺乙基)-3-胺丙基三乙氧基矽烷；N-(2-胺乙基)-3-胺丙基矽烷三醇；N1-(3-三甲氧基矽基丙基)二伸乙基三胺；N-(6-胺己基)胺丙基三甲氧基矽烷；(3-胺丙基)三乙氧基-矽烷；及(3-胺丙基)矽烷三醇。
  8. 如請求項1之組合物，其進一步包含矽酸四甲銨及(3-胺丙基)矽烷三醇。
  9. 如請求項1之組合物，其進一步包含矽酸四甲銨或正矽酸四乙酯。
  10. 一種組合物，其包含：濃磷酸，其量以該組合物之總重量計為至少60重量%；選自直鏈及分支鏈C8-C16烷基苯磺酸及C6-C12烷基二苯醚二磺酸的化合物；及下式化合物
    Figure 111119596-A0305-02-0030-1
     其中各R獨立地選自C1-C4烷基。
  11. 如請求項10之組合物，其中各R為甲基。
  12. 如請求項10之組合物，其中該選自直鏈及分支鏈C8-C16烷基苯磺酸及C6-C12烷基二苯醚二磺酸的化合物係選自：己基二苯醚二磺酸；四丙基-(磺基苯氧基)-苯磺酸；十二烷基苯磺酸；及4-辛基苯磺酸。
  13. 如請求項10之組合物，其進一步包含選自以下之化合物N-(3-三甲氧基矽基丙基)二伸乙基三胺；N-(2-胺乙基)-3-胺丙基三乙氧基矽烷；N-(2-胺乙基)-3-胺丙基矽烷三醇；N1-(3-三甲氧基矽基丙基)二伸乙基三胺；N-(6-胺己基)胺丙基三甲氧基矽烷；(3-胺丙基)三乙氧基-矽烷；及 (3-胺丙基)矽烷三醇。
  14. 如請求項10之組合物，其進一步包含矽酸四甲銨及(3-胺丙基)矽烷三醇。
  15. 一種蝕刻微電子裝置基板上之氮化矽表面的方法，該基板包含包括多晶矽的表面，該方法包含：提供如下組合物，其包含：濃磷酸，其量以該組合物之總重量計為至少60重量%；選自直鏈及分支鏈C8-C16烷基苯磺酸及C6-C12烷基二苯醚二磺酸的化合物；及式Si[苯基-(-CH2-)x]n(OR)m之化合物，其中n為1、2或3，m為1、2或3，且n及m之總和為4，且x為0、1、2或3，且其中各R獨立地選自C1-C4烷基；提供具有包含氮化矽之表面及包含多晶矽之表面的基板，且在有效蝕刻氮化矽之條件下使該基板與該組合物接觸。
TW111119596A 2021-05-26 2022-05-26 用於選擇性蝕刻氮化矽膜之組合物及方法 TWI822057B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163193450P 2021-05-26 2021-05-26
US63/193,450 2021-05-26

Publications (2)

Publication Number Publication Date
TW202305181A TW202305181A (zh) 2023-02-01
TWI822057B true TWI822057B (zh) 2023-11-11

Family

ID=84230188

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111119596A TWI822057B (zh) 2021-05-26 2022-05-26 用於選擇性蝕刻氮化矽膜之組合物及方法

Country Status (7)

Country Link
US (1) US12012540B2 (zh)
EP (1) EP4347744A1 (zh)
JP (1) JP2024520474A (zh)
KR (1) KR20240012468A (zh)
CN (1) CN117460805A (zh)
TW (1) TWI822057B (zh)
WO (1) WO2022251068A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170321121A1 (en) * 2016-05-04 2017-11-09 Oci Company Ltd. Etching solution capable of suppressing particle appearance
US20180346811A1 (en) * 2017-06-05 2018-12-06 Versum Marerials US, LLC Etching Solution For Selectively Removing Silicon Nitride During Manufacture Of A Semiconductor Device
WO2020102228A1 (en) * 2018-11-15 2020-05-22 Entegris, Inc. Silicon nitride etching composition and method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148533B2 (en) 2004-03-05 2012-04-03 Honeywell International Inc. Ionic liquids of heterocyclic amines
JP6885942B2 (ja) 2015-11-23 2021-06-16 インテグリス・インコーポレーテッド 窒化ケイ素と比べてｐ型ドープポリシリコンを選択的にエッチングするための組成物及び方法
KR20170093004A (ko) * 2016-02-04 2017-08-14 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법
CN111108176B (zh) 2017-09-06 2021-10-08 恩特格里斯公司 用于蚀刻含氮化硅衬底的组合物及方法
JP7512378B2 (ja) 2019-10-09 2024-07-08 インテグリス・インコーポレーテッド 湿式エッチング湿式エッチング組成物及び方法
CN116134588A (zh) * 2020-07-30 2023-05-16 恩特格里斯公司 用于选择性蚀刻氮化硅膜的组合物和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170321121A1 (en) * 2016-05-04 2017-11-09 Oci Company Ltd. Etching solution capable of suppressing particle appearance
US20180346811A1 (en) * 2017-06-05 2018-12-06 Versum Marerials US, LLC Etching Solution For Selectively Removing Silicon Nitride During Manufacture Of A Semiconductor Device
WO2020102228A1 (en) * 2018-11-15 2020-05-22 Entegris, Inc. Silicon nitride etching composition and method

Also Published As

Publication number Publication date
KR20240012468A (ko) 2024-01-29
US20220389314A1 (en) 2022-12-08
CN117460805A (zh) 2024-01-26
JP2024520474A (ja) 2024-05-24
EP4347744A1 (en) 2024-04-10
WO2022251068A1 (en) 2022-12-01
TW202305181A (zh) 2023-02-01
US12012540B2 (en) 2024-06-18

Similar Documents

Publication Publication Date Title
US10651045B2 (en) Compositions and methods for etching silicon nitride-containing substrates
JP5349326B2 (ja) 窒化ケイ素の選択的除去のための組成物および方法
TWI821833B (zh) 濕式蝕刻組合物
CN108369898B (zh) 用于相对于氮化硅选择性蚀刻p掺杂多晶硅的组合物及方法
TWI789854B (zh) 用於選擇性蝕刻氮化矽膜之組合物及方法
TW202026403A (zh) 氮化矽蝕刻組合物及方法
JP2022546293A (ja) 高度に選択的な窒化ケイ素エッチングのための改良された配合物
KR102049125B1 (ko) 습식 에칭을 위한 방법, 장치 및 조성물
TWI818541B (zh) 選擇性蝕刻劑組合物及方法
TWI822057B (zh) 用於選擇性蝕刻氮化矽膜之組合物及方法
US20230365863A1 (en) Silicon nitride etching compositions and method
TW202346541A (zh) 用於多晶矽挖掘的配製鹼性化學物質