KR20170093004A - 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법 - Google Patents

실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR20170093004A
KR20170093004A KR1020160014415A KR20160014415A KR20170093004A KR 20170093004 A KR20170093004 A KR 20170093004A KR 1020160014415 A KR1020160014415 A KR 1020160014415A KR 20160014415 A KR20160014415 A KR 20160014415A KR 20170093004 A KR20170093004 A KR 20170093004A
Authority
KR
South Korea
Prior art keywords
group
carbon atoms
silicon nitride
nitride film
acid
Prior art date
Application number
KR1020160014415A
Other languages
English (en)
Inventor
권기진
양진석
최한영
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020160014415A priority Critical patent/KR20170093004A/ko
Publication of KR20170093004A publication Critical patent/KR20170093004A/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

본 발명은 하기 화학식 1 내지 화학식 3으로 표시되는 인산유도체를 1종 이상 포함하는 것을 특징으로 하는 실리콘 질화막 식각액 조성물 및 상기 식각액 조성물을 사용하여 실리콘 질화막을 식각하는 공정을 포함하는 반도체 소자 또는 TFT 어레이 기판의 제조방법을 제공한다:
[화학식 1]
Figure pat00012

[화학식 2]
Figure pat00013

[화학식 3]

Description

실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 TFT 어레이 기판의 제조방법{Etching solution composition for a silicon nitride layer and method for manufacturing a semiconductor device and a TFT array substrate using the same}
본 발명은 반도체 소자나 평판형 디스플레이 등의 절연막으로 사용되는 실리콘 질화막을 선택적으로 제거하며, 실리콘 산화막에 대한 선택비가 높은 실리콘 질화막의 식각액 조성물 및 이를 이용한 반도체 소자 및 TFT 어레이 기판의 제조방법에 관한 것이다.
일반적으로 실리콘 질화막은 실리콘 산화막층의 위 또는 아래에 존재하거나 교대로 적층된다. 또한 웨이퍼 상에 소자 절연막을 형성시킬 때 하드 마스크로서 실리콘 질화막이 이용된다.
반도체 제조 과정 중 기판상에 형성된 실리콘 질화막(SiNx) 패턴을 제거하기 위해 고온으로 가열된 인산용액을 이용하는 식각방법이 알려져 있다. 이 방법은 일반적으로 식각액을 깨끗이 유지하기 위해 식각액을 여과 순환하여 식각액 중에 포함되어 있는 다른 불순물들을 제거함과 동시에 석출되는 규소화합물을 제거하는 공정을 수반한다.
또한 식각액 중에 불소화합물을 첨가하여 저온 공정을 통한 실리콘 질화막을 선택적으로 제거하는 방법도 제안되고 있다. 그러나 이러한 방법은 불소화합물의 낮은 끓는점으로 인해 공정의 안정성 확보가 어려울 뿐만 아니라, 불소화합물이 인체 및 환경에 유해하여 현재 지양되고 있다.
또한 인산과 규산염을 이용한 기술과 규산을 이용한 방법이 공지되어 있으나, 규산 및 규산염은 기판에 영향을 줄 수 있는 파티클을 유발하기 때문에 오히려 반도체 공정에 적합하지 못한 문제점이 있다.
대한민국 등록특허 제10-1320416호는 인산, 실릴 설페이트 화합물을 포함하는 실리콘 질화막의 습식 식각액 조성물을 개시하고 있다. 이 발명에서 실리콘 질화막 습식 식각액은 실리콘 산화막과 실리콘 질화막의 선택적 식각이 가능하며, 파티클이 발생하지 않아 공정의 안정성 및 신뢰성을 확보할 수 있는 것으로 기재되어 있다.
그러나, 상기 식각액 조성물은 이 분야에서 요구되는 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비를 충족시키지 못하는 것으로 보인다.
대한민국 등록특허 제10-1320416호
본 발명은 종래 기술의 상기와 같은 문제를 해결하기 위하여 안출된 것으로서, 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비가 우수하여, 실리콘 질화막의 식각시에 실리콘 산화막의 어텍을 최소화하면서 실리콘 질화막을 효과적으로 식각할 수 있는 식각액 조성물을 제공하는 것을 목적으로 한다.
또한, 상기 식각액 조성물을 사용하여 실리콘 질화막을 식각하는 공정을 포함하는 반도체 소자의 제조방법 및 TFT 어레이 기판의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은, 하기 화학식 1 내지 화학식 3으로 표시되는 인산유도체를 1종 이상 포함하는 것을 특징으로 하는 실리콘 질화막 식각액 조성물을 제공한다:
[화학식 1]
Figure pat00001
상기 화학식 1에서,
R1, R2, 및 R3는, 각각 독립적으로, 수소, 하이드록시기, 탄소수 1~20의 직쇄 또는 분지쇄 알킬기, 탄소수 1~10의 알콕시기, 탄소수 3~20의 사이클로 알킬기, 탄소수 6~30의 아릴기, 탄소수 7~30의 아릴알킬기, 탄소수 3~10의 헤테로아릴기, 탄소수 4~10의 헤테로아릴알킬기, 아미노기, 탄소수 1~4의 아미노알킬기, 비닐기, 에폭시기, 및 싸이올기로 이루어진 군으로부터 선택되며, 단, 상기 R1, R2, 및 R3 중 하나 이상은 하이드록시기이며, 모두 하이드록시기일 수는 없다.
[화학식 2]
Figure pat00002
상기 화학식 2에서,
R4는 탄소수 1~20의 직쇄 또는 분지쇄 알킬렌기, 탄소수 3~20의 사이클로 알킬렌기, 탄소수 6~30의 아릴렌기, 탄소수 3~10의 헤테로아릴렌기, 아민기, 탄소수 1~4의 알킬아민기, 비닐렌기, 에폭시기, 산소원자, 또는 황원자이며;
R5, R6, R7 및 R8은, 각각 독립적으로, 수소, 하이드록시기, 탄소수 1~20의 직쇄 또는 분지쇄 알킬기, 탄소수 1~10의 알콕시기, 탄소수 3~20의 사이클로 알킬기, 탄소수 6~30의 아릴기, 탄소수 7~30의 아릴알킬기, 탄소수 3~10의 헤테로아릴기, 탄소수 4~10의 헤테로아릴알킬기, 아미노기, 탄소수 1~4의 아미노알킬기, 비닐기, 에폭시기, 및 싸이올기로 이루어진 군으로부터 선택되며, 단, R5, R6, R7 및 R8 중 하나 이상은 하이드록시기이어야 한다.
[화학식 3]
Figure pat00003
상기 화학식 3에서,
R9, R10 및 R11은, 각각 독립적으로, 탄소수 1~20의 직쇄 또는 분지쇄 알킬렌기, 탄소수 3~20의 사이클로 알킬렌기, 탄소수 6~30의 아릴렌기, 탄소수 3~10의 헤테로아릴렌기, 비닐렌기, 또는 에폭시기이며;
R12, R13, R14, R15, R16 및 R17은, 각각 독립적으로, 수소, 하이드록시기, 탄소수 1~20의 직쇄 또는 분지쇄 알킬기, 탄소수 1~10의 알콕시기, 탄소수 3~20의 사이클로 알킬기, 탄소수 6~30의 아릴기, 탄소수 7~30의 아릴알킬기, 탄소수 3~10의 헤테로아릴기, 탄소수 4~10의 헤테로아릴알킬기, 아미노기, 탄소수 1~4의 아미노알킬기, 비닐기, 에폭시기, 및 싸이올기로 이루어진 군으로부터 선택되며, 단, R12, R13, R14, R15, R16 및 R17 중 하나 이상은 하이드록시기이어야 한다.
또한, 본 발명은
상기 식각액 조성물을 사용하여 실리콘 질화막을 식각하는 공정을 포함하는 반도체 소자의 제조방법 및 TFT 어레이 기판의 제조방법을 제공한다.
본 발명의 실리콘 질화막 식각액 조성물은 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비가 우수하여, 실리콘 질화막의 식각시에 실리콘 산화막의 어텍을 최소화하면서 실리콘 질화막을 효과적으로 식각하는 것을 가능하게 한다.
또한, 본 발명의 반도체 소자의 제조방법 및 TFT 어레이 기판의 제조방법은 효율적으로 반도체 소자 및 TFT 어레이 기판을 제조하는 것을 가능하게 한다.
본 발명은 하기 화학식 1 내지 화학식 3으로 표시되는 인산유도체를 1종 이상 포함하는 것을 특징으로 하는 실리콘 질화막 식각액 조성물에 관한 것이다:
[화학식 1]
Figure pat00004
상기 화학식 1에서,
R1, R2, 및 R3는, 각각 독립적으로, 수소, 하이드록시기, 탄소수 1~20의 직쇄 또는 분지쇄 알킬기, 탄소수 1~10의 알콕시기, 탄소수 3~20의 사이클로 알킬기, 탄소수 6~30의 아릴기, 탄소수 7~30의 아릴알킬기, 탄소수 3~10의 헤테로아릴기, 탄소수 4~10의 헤테로아릴알킬기, 아미노기, 탄소수 1~4의 아미노알킬기, 비닐기, 에폭시기, 및 싸이올기로 이루어진 군으로부터 선택되며, 단, 상기 R1, R2, 및 R3 중 하나 이상은 하이드록시기이며, 모두 하이드록시기일 수는 없다.
[화학식 2]
Figure pat00005
상기 화학식 2에서,
R4는 탄소수 1~20의 직쇄 또는 분지쇄 알킬렌기, 탄소수 3~20의 사이클로 알킬렌기, 탄소수 6~30의 아릴렌기, 탄소수 3~10의 헤테로아릴렌기, 아민기, 탄소수 1~4의 알킬아민기, 비닐렌기, 에폭시기, 산소원자, 또는 황원자이며;
R5, R6, R7 및 R8은, 각각 독립적으로, 수소, 하이드록시기, 탄소수 1~20의 직쇄 또는 분지쇄 알킬기, 탄소수 1~10의 알콕시기, 탄소수 3~20의 사이클로 알킬기, 탄소수 6~30의 아릴기, 탄소수 7~30의 아릴알킬기, 탄소수 3~10의 헤테로아릴기, 탄소수 4~10의 헤테로아릴알킬기, 아미노기, 탄소수 1~4의 아미노알킬기, 비닐기, 에폭시기, 및 싸이올기로 이루어진 군으로부터 선택되며, 단, R5, R6, R7 및 R8 중 하나 이상은 하이드록시기이어야 한다.
[화학식 3]
Figure pat00006
상기 화학식 3에서,
R9, R10 및 R11은, 각각 독립적으로, 탄소수 1~20의 직쇄 또는 분지쇄 알킬렌기, 탄소수 3~20의 사이클로 알킬렌기, 탄소수 6~30의 아릴렌기, 탄소수 3~10의 헤테로아릴렌기, 비닐렌기, 또는 에폭시기이며;
R12, R13, R14, R15, R16 및 R17은, 각각 독립적으로, 수소, 하이드록시기, 탄소수 1~20의 직쇄 또는 분지쇄 알킬기, 탄소수 1~10의 알콕시기, 탄소수 3~20의 사이클로 알킬기, 탄소수 6~30의 아릴기, 탄소수 7~30의 아릴알킬기, 탄소수 3~10의 헤테로아릴기, 탄소수 4~10의 헤테로아릴알킬기, 아미노기, 탄소수 1~4의 아미노알킬기, 비닐기, 에폭시기, 및 싸이올기로 이루어진 군으로부터 선택되며, 단, R12, R13, R14, R15, R16 및 R17 중 하나 이상은 하이드록시기이어야 한다.
본 발명의 실리콘 질화막 식각액 조성물은 인산유도체만을 포함하는 경우에도 실리콘 산화막에 대한 우수한 식각 선택비를 제공할 수 있으며, 실리콘 화합물 등 다른 성분들과 함께 사용하는 경우에는 더 우수한 효과를 제공할 수 있다.
상기 화학식 1로 표시되는 인산유도체로는 아인산(phosphorous acid), 차인산(Hypophosphorous acid), 메틸포스페이트, 디메틸포스페이트, 메틸포스폰산, 디메틸포스폰산, 페닐포스폰산, 디페닐포스폰산, 비닐포스폰산, 아미노메틸포스폰산, 및 1-아미노에틸포스폰산 등을 들 수 있으며;
화학식 2로 표시되는 인산유도체로는 1,4-페닐렌디포스폰산, 1-하이드록시에탄-1,1-디포스폰산, 1,3-프로필렌디포스폰산, 및 1,4-부틸렌디포스폰산 등을 들 수 있으며;
화학식 3으로 표시되는 인산유도체로는 대표적으로 니트릴로트리스(메틸렌포스폰산) 등을 들 수 있다.
상기에서 메틸포스페이트는 메틸 포스페이트 디앤아이온()및 메틸 디하이드로전 포스페이트(Methyl dihydrogen phosphate)를 포함하며, 디메틸포스페이트는 디메틸 포스페이트 앤아이온(Di)및 디메틸 하이드로전 포스페이트(methyl dihydrogen phosphate)를 포함한다.
본 발명의 실리콘 질화막 식각액 조성물에 있어서, 상기 인산유도체는 20 내지 100 중량%로 포함될 수 있으며, 40 내지 100 중량%로 포함되는 것이 더욱 바람직하다. 인산유도체가 20 중량% 미만으로 포함되는 경우, 실리콘질화막의 식각속가 크게 감소한다.
본 발명의 실리콘 질화막 식각액 조성물은 물을 더 포함할 수 있다. 상기 물은 다른 성분의 함량을 고려하여 조성물이 100 중량%가 되게 하는 잔량으로 포함될 수 있다. 상기 물로는 탈이온수가 바람직하게 사용될 수 있다.
본 발명의 실리콘 질화막 식각액 조성물은 실리콘 화합물을 더 포함할 수 있다. 실리콘 화합물은 실리콘 산화막에 보호층을 형성하여 실리콘 산화막을 보호하는 역할을 수행한다.
상기 실리콘 화합물은 조성물 총 중량에 대하여 0.01 내지 3 중량%로 포함될 수 있으며, 0.1 내지 3 중량%로 포함되는 것이 더욱 바람직하다.
상기 실리콘 화합물이 0.01 중량% 미만으로 포함되는 경우에는 목적하는 효과를 거두기 어려우며, 3 중량%를 초과하는 경우에는 적용 대상 표면에 오염이 발생한다.
상기 실리콘 화합물로는 하기 화학식 4로 표시되는 화합물 중에서 선택되는 1종 이상이 사용될 수 있다:
[화학식 4]
Figure pat00007
상기 화학식 4에 있어서,
R’1, R’2, R’3 및 R’4는, 각각 독립적으로, 수소, 하이드록시기, 탄소수 1~20의 직쇄 또는 분지쇄 알킬기, 탄소수 1~10의 알콕시기, 탄소수 3~20의 사이클로 알킬기, 탄소수 6~30의 아릴기, 아미노기, 비닐기, 에폭시기, 및 싸이올기로 이루어진 군으로부터 선택되며, R’1, R’2, R’3 및 R’4 중 하나 이상은 하이드록시기 또는 탄소수 1~10의 알콕시기이다.
상기 화학식 4로 표시되는 화합물의 대표적인 예로는 페닐트리메톡시실란(Phenyltrimethoxysilane), 페닐트리에톡시실란(Phenyltriethoxysilane), 비닐트리메톡시실란(Vinyltrimethoxysilane), 디메틸디메톡시실란(Dimethyldimethoxysilane), 디메틸디에톡시실란(Dimethyldiethoxysilane), 에틸트리메톡시실란(Ethyltrimethoxysilane), 에틸트리에톡시실란(Ethyltriethoxysilane), 트리메틸메톡시실란(Trimethylmethoxysilane), 트리메틸에톡시실란(Trimethylethoxysilane), 트리에틸메톡시실란(Triethylmethoxysilane), 트리에틸에톡시실란(Triethylethoxysilane) 등을 들 수 있다.
본 발명의 실리콘 질화막 식각액 조성물은 상기 인산유도체와 함께 상기 실리콘 화합물 및 물을 포함하는 형태일 수 있다.
본 발명의 실리콘 질화막 식각액 조성물은 전술한 성분 이외에 통상의 첨가제가 더 포함될 수 있으며, 첨가제로는 부식 방지제 등을 들 수 있다. 또한, 상기 첨가제는 이에만 한정되는 것이 아니라, 본 발명의 효과를 더욱 양호하게 하기 위하여, 당 업계에 공지되어 있는 여러 다른 첨가제들을 선택하여 첨가할 수도 있다.
본 발명의 실리콘 질화막 식각액 조성물은 통상적으로 공지된 방법에 의해서 제조가 가능하며, 반도체 공정용의 순도를 가지는 것이 바람직하다.
또한, 본 발명은
상술한 본 발명의 식각액 조성물을 사용하여 실리콘 질화막을 식각하는 공정을 포함하는 반도체 소자 및 TFT 어레이 기판의 제조방법에 관한 것이다.
상기 제조방법은 효율적으로 반도체 소자 및 TFT 어레이 기판을 제조하는 것을 가능하게 한다. 또한, 상기 방법에 의해 제조된 반도체 소자 및 TFT 어레이 기판은 제조공정에서 실리콘 질화막이 클리어하게 식각되고, 실리콘 산화막은 거의 손상되지 않기 때문에 성능이 매우 우수한 특징을 갖는다.
이하, 본 발명을 실시예 및 비교예를 이용하여 더욱 상세하게 설명한다. 그러나 하기 실시예는 본 발명을 예시하기 위한 것으로서 본 발명은 하기 실시예에 의해 한정되지 않고 다양하게 수정 및 변경될 수 있다.
실시예: 실리콘 질화막 식각액 조성물의 제조 및 식각특성 평가
하기 표 1 및 표 2에 나타낸 성분을 그 함량에 따라 혼합하여 실시예 및 비교예의 식각액 조성물을 제조하고, 실리콘 질화막의 식각속도, 실리콘 산화막의 식각속도, 산화막 표면 얼룩을 평가하여 하기 표 1 및 표 2에 나타내었다.
(1) 실리콘 질화막의 식각속도 측정
실리콘 질화막이 800Å의 두께로 증착된 웨이퍼를 2 X 2㎠의 크기로 잘라서 시편을 준비했다. 제조된 실시예 및 비교예의 식각액 조성물을 160℃로 가열한 후, 상기 실시예 및 비교예의 식각액 조성물에 준비된 시편을 5분간 침지시켰다. 상기 시편을 건져서 물로 30초간 세정하고 건조시켜서, SEM으로 잔류 질화막의 막두께를 측정하였다.
(2) 실리콘 산화막의 식각속도 측정 및 표면얼룩 확인
실리콘 산화막이 1000Å의 두께로 증착된 웨이퍼를 2 X 2㎠의 크기로 잘라서 시편을 준비했다. 제조된 실시예 및 비교예의 식각액 조성물을 160℃로 가열한 후, 상기 실시예 및 비교예의 식각액 조성물에 준비된 시편을 5분간 침지시켰다. 상기 시편을 건져서 물로 30초간 세정하고 건조시켜서, SEM으로 잔류 산화막의 막두께를 측정하고, 표면얼룩을 확인하였다.
PA HEDPA NTMPA MP PTMS VTMS H3PO4 BTMSS SF DIW 실리콘질화막 식각속도
(Å/min)
실리콘산화막 식각속도
(Å/min)
산화막
표면얼룩
실시예 1 20 80 14.3 0.5 없음
실시예 2 80 20 55.6 4.0 없음
실시예 3 20 80 17.2 0.3 없음
실시예 4 60 40 48.5 4.7 없음
실시예 5 20 80 21.0 0.6 없음
실시예 6 50 50 78.3 4.2 없음
실시예 7 20 80 11.0 0.6 없음
실시예 8 60 40 32.5 1.2 없음
실시예 9 100 83.4 4.5 없음
실시예 10 59.5 0.5 40 45.2 0.6 없음
실시예 11 49.5 0.5 50 76.5 1.2 없음
실시예 12 57 3 40 41.0 0.0 없음
실시예 13 47 3 50 70.6 0.2 없음
(함량단위: 중량%)
PA HEDPA NTMPA MP TMPS VTMS H3PO4 BTMSS SF DIW 실리콘질화막 식각속도
(Å/min)
실리콘산화막 식각속도
(Å/min)
산화막
표면얼룩
비교예 1 85 15 59.6 9.6 없음
비교예 2 84.5 0.5 15 52.3 8.2 없음
비교예 3 84 1 15 42.2 6.0 없음
비교예 4 84.5 0.5 15 50.5 7.0 없음
비교예 5 84 1 15 41.4 5.7 없음
비교예 6 1 84 15 43.8 6.5 없음
비교예 7 1 84 15 39.6 5.6 없음
비교예 8 18 82 7.5 0.4 없음
비교예 9 56 4 40 28.5 0.0 있음
비교예 10 56 4 40 24.3 0.0 있음
(함량단위: 중량%)
주)
- PA: Phosphorous acid
- HEDPA: 1-Hydroxyethane-1,1-diphosphonic acid
- NTMPA: Nitrilotris(methylenephosphonic acid)
- MP: Methyl dihydrogen phosphate
- PTMS: Phenyltrimethoxysilane
- VTMS: Vinyltrimethoxysilane
- BTMSS: Bis(trimethylsilyl) sulfate
- SF: Silicon fluoride
상기 표 1 및 표 2로부터 확인되는 바와 같이, 본 발명의 실시예 1 내지 13의 식각액 조성물은 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비가 최소 1 : 10.3(실시예 4)으로 매우 우수하였으며, 산화막 표면에 얼룩도 발생하지 않았다. 특히, 실리콘 화합물을 포함하는 실시예 10 내지 13의 경우는 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비가 최소 1 : 63.8(실시예 11)로 현저히 우수하였으며, 산화막 표면에 얼룩도 발생하지 않았다.
반면, 비교예 1 내지 7의 식각액 조성물은 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비가 최대 1 : 7.3(비교예 5)으로 본 발명의 실시예 식각액 조성물에 비해 식각 선택비성이 부족함을 나타내었다.
한편, 비교예 8, 비교예 9 및 10의 경우는 식각 선택비는 우수하지만, 비교예 8의 경우는 실리콘 질화막의 식각속도가 너무 느려서 사용하기 어려운 것으로 판단되었고, 비교예 9 및 10의 경우는 산화막 표면에 얼룩이 발생하므로 사용이 어려운 것으로 판단되었다.

Claims (9)

  1. 하기 화학식 1 내지 화학식 3으로 표시되는 인산유도체를 1종 이상 포함하는 것을 특징으로 하는 실리콘 질화막 식각액 조성물:
    [화학식 1]
    Figure pat00008

    상기 화학식 1에서,
    R1, R2, 및 R3는, 각각 독립적으로, 수소, 하이드록시기, 탄소수 1~20의 직쇄 또는 분지쇄 알킬기, 탄소수 1~10의 알콕시기, 탄소수 3~20의 사이클로 알킬기, 탄소수 6~30의 아릴기, 탄소수 7~30의 아릴알킬기, 탄소수 3~10의 헤테로아릴기, 탄소수 4~10의 헤테로아릴알킬기, 아미노기, 탄소수 1~4의 아미노알킬기, 비닐기, 에폭시기, 및 싸이올기로 이루어진 군으로부터 선택되며, 단, 상기 R1, R2, 및 R3가 모두 하이드록시기일 수는 없으며, 그 들 중의 하나 이상은 하이드록시기이어야 한다.
    [화학식 2]
    Figure pat00009

    상기 화학식 2에서,
    R4는 탄소수 1~20의 직쇄 또는 분지쇄 알킬렌기, 탄소수 3~20의 사이클로 알킬렌기, 탄소수 6~30의 아릴렌기, 탄소수 3~10의 헤테로아릴렌기, 아민기, 탄소수 1~4의 알킬아민기, 비닐렌기, 에폭시기, 산소원자, 또는 황원자이며;
    R5, R6, R7 및 R8은, 각각 독립적으로, 수소, 하이드록시기, 탄소수 1~20의 직쇄 또는 분지쇄 알킬기, 탄소수 1~10의 알콕시기, 탄소수 3~20의 사이클로 알킬기, 탄소수 6~30의 아릴기, 탄소수 7~30의 아릴알킬기, 탄소수 3~10의 헤테로아릴기, 탄소수 4~10의 헤테로아릴알킬기, 아미노기, 탄소수 1~4의 아미노알킬기, 비닐기, 에폭시기, 및 싸이올기로 이루어진 군으로부터 선택되며, 단, R5, R6, R7 및 R8 중의 하나 이상은 하이드록시기이어야 한다.
    [화학식 3]
    Figure pat00010

    상기 화학식 3에서,
    R9, R10 및 R11은, 각각 독립적으로, 탄소수 1~20의 직쇄 또는 분지쇄 알킬렌기, 탄소수 3~20의 사이클로 알킬렌기, 탄소수 6~30의 아릴렌기, 탄소수 3~10의 헤테로아릴렌기, 비닐렌기, 또는 에폭시기이며;
    R12, R13, R14, R15, R16 및 R17은, 각각 독립적으로, 수소, 하이드록시기, 탄소수 1~20의 직쇄 또는 분지쇄 알킬기, 탄소수 1~10의 알콕시기, 탄소수 3~20의 사이클로 알킬기, 탄소수 6~30의 아릴기, 탄소수 7~30의 아릴알킬기, 탄소수 3~10의 헤테로아릴기, 탄소수 4~10의 헤테로아릴알킬기, 아미노기, 탄소수 1~4의 아미노알킬기, 비닐기, 에폭시기, 및 싸이올기로 이루어진 군으로부터 선택되며, 단, R12, R13, R14, R15, R16 및 R17 중의 하나 이상은 하이드록시기이어야 한다.
  2. 청구항 1에 있어서,
    상기 인산유도체는 20 내지 100 중량%로 포함되는 것을 특징으로 하는 실리콘 질화막 식각액 조성물.
  3. 청구항 2에 있어서,
    물을 잔량만큼 더 포함하는 것을 특징으로 하는 실리콘 질화막 식각액 조성물.
  4. 청구항 2에 있어서,
    실리콘 화합물 0.01 내지 3 중량%를 더 포함하는 것을 특징으로 하는 실리콘 질화막 식각액 조성물.
  5. 청구항 4에 있어서,
    상기 실리콘 화합물은 하기 화학식 4로 표시되는 화합물 중에서 선택되는 1종 이상의 것인 것을 특징으로 하는 실리콘 질화막 식각액 조성물:
    [화학식 4]
    Figure pat00011

    상기 화학식 4에 있어서,
    R’1, R’2, R’3 및 R’4는, 각각 독립적으로, 수소, 하이드록시기, 탄소수 1~20의 직쇄 또는 분지쇄 알킬기, 탄소수 1~10의 알콕시기, 탄소수 3~20의 사이클로 알킬기, 탄소수 6~30의 아릴기, 아미노기, 비닐기, 에폭시기, 및 싸이올기로 이루어진 군으로부터 선택되며, 단, R’1, R’2, R’3 및 R’4 중 하나 이상은 하이드록시기 또는 탄소수 1~10의 알콕시기이어야 한다.
  6. 청구항 4에 있어서,
    물을 잔량만큼 더 포함하는 것을 특징으로 하는 실리콘 질화막 식각액 조성물.
  7. 청구항 1에 있어서,
    화학식 1로 표시되는 인산유도체는 아인산(phosphorous acid), 차인산(Hypophosphorous acid), 메틸포스페이트, 디메틸포스페이트, 메틸포스폰산, 디메틸포스폰산, 페닐포스폰산, 디페닐포스폰산, 비닐포스폰산, 아미노메틸포스폰산, 또는 1-아미노에틸포스폰산이며;
    화학식 2로 표시되는 인산유도체는 1,4-페닐렌디포스폰산, 1-하이드록시에탄-1,1-디포스폰산, 1,3-프로필렌디포스폰산, 또는 1,4-부틸렌디포스폰산이며;
    화학식 3으로 표시되는 인산유도체는 니트릴로트리스(메틸렌포스폰산)인 것을 특징으로 하는 실리콘 질화막 식각액 조성물.
  8. 청구항 1의 식각액 조성물을 사용하여 실리콘 질화막을 식각하는 공정을 포함하는 반도체 소자의 제조방법.
  9. 청구항 1의 식각액 조성물을 사용하여 실리콘 질화막을 식각하는 공정을 포함하는 TFT 어레이 기판의 제조방법.
KR1020160014415A 2016-02-04 2016-02-04 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법 KR20170093004A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160014415A KR20170093004A (ko) 2016-02-04 2016-02-04 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160014415A KR20170093004A (ko) 2016-02-04 2016-02-04 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20170093004A true KR20170093004A (ko) 2017-08-14

Family

ID=60142151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160014415A KR20170093004A (ko) 2016-02-04 2016-02-04 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR20170093004A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190040743A (ko) * 2017-10-11 2019-04-19 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
KR20190098053A (ko) * 2018-02-13 2019-08-21 동우 화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR20190118921A (ko) * 2018-04-11 2019-10-21 삼성에스디아이 주식회사 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법
KR20190131911A (ko) * 2018-05-18 2019-11-27 동우 화인켐 주식회사 실란 화합물을 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
US20220389314A1 (en) * 2021-05-26 2022-12-08 Entegris, Inc. Compositions and methods for selectively etching silicon nitride films

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190040743A (ko) * 2017-10-11 2019-04-19 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
KR20190098053A (ko) * 2018-02-13 2019-08-21 동우 화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR20190118921A (ko) * 2018-04-11 2019-10-21 삼성에스디아이 주식회사 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법
KR20190131911A (ko) * 2018-05-18 2019-11-27 동우 화인켐 주식회사 실란 화합물을 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
US20220389314A1 (en) * 2021-05-26 2022-12-08 Entegris, Inc. Compositions and methods for selectively etching silicon nitride films
US12012540B2 (en) * 2021-05-26 2024-06-18 Entegris, Inc. Compositions and methods for selectively etching silicon nitride films

Similar Documents

Publication Publication Date Title
KR102415960B1 (ko) 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법
KR102511607B1 (ko) 식각 조성물, 식각 방법 및 반도체 소자
KR20170093004A (ko) 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법
JP2022078087A (ja) 窒化ケイ素含有基板をエッチングするための組成物および方法
KR101320416B1 (ko) 식각액 조성물 및 이를 이용한 습식 식각방법
KR102336865B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR20160010312A (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102484988B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102602860B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR20190127185A (ko) 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법
CN112166167B (zh) 用于氮化硅的蚀刻组成物及使用该蚀刻组成物的蚀刻方法
JP7331842B2 (ja) 水性組成物及びこれを用いた洗浄方法
KR20200006874A (ko) 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법
JP7379060B2 (ja) エッチング液組成物、絶縁膜のエッチング方法及び半導体素子の製造方法
KR102484977B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102276085B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
TW202116978A (zh) 用於氮化矽層的蝕刻組成物及使用其蝕刻氮化矽層的方法
KR20200021824A (ko) 실리콘 질화막 식각 조성물
KR20200021825A (ko) 실리콘 질화막 식각 조성물
KR102724174B1 (ko) 인산염 화합물, 이를 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102278765B1 (ko) 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법
CN112442372B (zh) 蚀刻组合物,使用其蚀刻半导体器件的绝缘膜的方法以及制备半导体器件的方法
KR20200021827A (ko) 실리콘 질화막 식각 조성물
KR20190081344A (ko) 식각 조성물 및 이를 이용한 식각 방법
JP5136339B2 (ja) エッチング用組成物及びそれを用いたエッチング方法