CN108369898B - 用于相对于氮化硅选择性蚀刻p掺杂多晶硅的组合物及方法 - Google Patents

用于相对于氮化硅选择性蚀刻p掺杂多晶硅的组合物及方法 Download PDF

Info

Publication number
CN108369898B
CN108369898B CN201680073524.0A CN201680073524A CN108369898B CN 108369898 B CN108369898 B CN 108369898B CN 201680073524 A CN201680073524 A CN 201680073524A CN 108369898 B CN108369898 B CN 108369898B
Authority
CN
China
Prior art keywords
acid
ether
glycol
doped polysilicon
nitrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680073524.0A
Other languages
English (en)
Other versions
CN108369898A (zh
Inventor
S·比洛迪奥
E·I·库珀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Entegris Inc
Original Assignee
Entegris Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Entegris Inc filed Critical Entegris Inc
Publication of CN108369898A publication Critical patent/CN108369898A/zh
Application granted granted Critical
Publication of CN108369898B publication Critical patent/CN108369898B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明涉及一种用于从微电子装置相对于氮化硅选择性去除p掺杂多晶硅(例如，硼掺杂多晶硅)的去除组合物及方法，所述微电子装置上具有所述材料。衬底优选包括高k/金属栅极集成方案。

Description

用于相对于氮化硅选择性蚀刻P掺杂多晶硅的组合物及方法
技术领域
本发明涉及用于从包括氮化硅及p掺杂多晶硅的衬底相对于氮化硅选择性去除p掺杂多晶硅的组合物及方法。衬底优选包括高k/金属栅极集成方案。
背景技术
常规半导体装置可包含大量金属氧化物半导体场效晶体管(“MOSFET”)，各包括至少一个源极、漏极及栅极区。互补金属氧化物半导体(“CMOS”)使用p型及n型MOSFET的互补及对称对，使得逻辑函数在芯片上的密度更高。
MOS或CMOS晶体管的栅极区大体由放置在氧化物绝缘体/介电质(例如，SiO2)上方或顶部的栅极材料(例如，多晶硅)组成，其随后覆盖或在半导体材料(一种组合，通常称作“栅极堆叠”)的顶部上。不管金属栅极及金属氧化物半导体中“金属”的参考，多晶硅为常规栅极制造中最常见的栅极材料。多晶硅已为栅极电极的制造中的优选材料，这是因为其沉积的简易性、其在后续制造步骤(例如，退火)中对于极高温(超过900到1000℃)的耐受性及其形成自对准栅极的能力。使用金属的栅极制造遭遇许多多晶硅可避免的问题。
现有技术中所选的栅极介电质已长期为二氧化硅。由于晶体管已减小尺寸，二氧化硅介电质的厚度也已按比例缩小以改进栅极电容，由此促进电流及装置性能。由于穿隧，二氧化硅栅极厚度中的减小低于约2nm就会产生大幅度增加的漏电流，其导致难操作的功率消耗及装置可靠性降低。解决方案已使用高k介电材料取代二氧化硅栅极介电质，其将在不伴随泄漏效果的情况下允许栅极电容增加。然而，已发现使用另一种材料取代二氧化硅栅极介电质使得制作方法复杂化。
由于标准多晶硅栅极与高k栅极介电质间的相容性问题，高k栅极介电质更有利地与金属栅极电极配对(例如，TiN用于p型栅极；TiAlN用于n型栅极)。然而，金属栅极在半导体制造中形成多个额外难题，包含在高温热退火期间分散成硅及/或朝向中间禁带功函数迁移的倾向。对于并入到半导体晶片中的金属而言，不暴露于高温是至关重要的。一个提议解决方案为采用后栅极工艺策略(也称为“替代栅极”、“虚设多栅极”或“冷流工艺”)，其中在高温激活退火之后沉积金属电极。在后栅极工艺中，在传统自对准工艺中图案化多晶硅虚设栅极。当完成剩余处理步骤时，去除虚设栅极以暴露凹槽，且使金属沉积在其位置中。可使用PVD(物理气相沉积)、CVD(化学气相沉积)或ALD(原子层沉积)用金属填充凹槽。然而，通过传统方法去除虚设栅极形成对于后栅极工艺的独特困难。
传统半导体蚀刻方法，湿式及干式，不为选择性的且不仅将侵蚀牺牲性多晶硅虚设栅极，而且同样将侵蚀其它暴露的薄膜，例如，氮化硅。强碱将侵蚀二氧化硅，氧化剂将侵蚀TiN，且多种含(或产生)HF的反应剂将侵蚀所有层。
此外，在p型及n型多晶硅晶体管中，p掺杂多晶硅更加难以蚀刻。氢氧化铵蚀刻通常用于去除n型多晶硅。通常通过湿式蚀刻使用四甲基铵氢氧化物进行p型多晶硅的去除，但由于p型(例如，硼)掺杂，蚀刻速率往往会低。此外，已知硝酸/HF/水组合物可蚀刻未掺杂多晶硅，但仅在高硝酸浓度时。因此，由于高氮含量，具有硝酸(高浓度)/HF/水的溶液不是最好的。此外，这些硝酸(高浓度)/HF/水组合物在蚀刻p掺杂多晶硅(例如，硼掺杂多晶硅)时的有效程度未知，这些组合物对于氮化硅具有低得多的相容性。
因此，所属领域持续探寻制造涉及虚设多栅极技术的半导体装置(尤其p掺杂多晶硅装置)的方法的改进。
发明内容
本发明的实施例大体上涉及用于从包括氮化硅及p掺杂多晶硅的衬底相对于氮化硅去除p掺杂多晶硅的组合物及方法。衬底优选包括高k/金属栅极集成方案。
在一个方面中，描述从包括氮化硅及p掺杂多晶硅的衬底相对于氮化硅选择性去除p掺杂多晶硅的方法，所述方法包括使包括p掺杂多晶硅的衬底及来自衬底的氮化硅与去除组合物接触，其中去除组合物相对于氮化硅选择性去除p掺杂多晶硅。在一个实施例中，p掺杂多晶硅为硼掺杂多晶硅。
在另一方面中，描述从包括氮化硅及p掺杂多晶硅的衬底相对于氮化硅选择性去除p掺杂多晶硅的方法，所述方法包括使包括p掺杂多晶硅及氮化硅的衬底与去除组合物接触，其中去除组合物相对于氮化硅选择性去除p掺杂多晶硅，且其中去除组合物包括至少一种硝酸盐、至少一种氟化物、至少一种强酸、任选地至少一种硅源或至少一种还原剂及任选地至少一种溶剂。在一个实施例中，p掺杂多晶硅为硼掺杂多晶硅。
本发明的其它方面、特征及优势将根据随后公开内容及所附权利要求书而更加完全显而易见。
具体实施方式
本发明的实施例大体上涉及用于从包括氮化硅及p掺杂多晶硅的衬底相对于氮化硅选择性去除p掺杂多晶硅的组合物及方法。更确切来说，本发明的实施例大体上涉及用于从包括氮化硅及p掺杂多晶硅的衬底相对于氮化硅去除p掺杂多晶硅(例如，硼掺杂多晶硅)的组合物及湿式方法，其中组合物及方法基本上不会去除存在于衬底上的其它栅极堆叠材料。
为了易于参考，“微电子装置”对应于半导体衬底、平板显示器、相变存储器装置、太阳电池板及其它产品，包含太阳能电池装置、光伏打装置及微机电系统(MEMS)，经制造用于微电子、集成电路、能量收集或计算机芯片应用。应理解术语“微电子装置”、“微电子衬底”及“微电子装置结构”不打算以任何方式进行限制且包含将最终成为微电子装置或微电子组合件的任何衬底或结构。微电子装置可经图案化，经覆盖控件及/或测试装置。
如本文所定义，“金属栅极材料”对应于具有对应于半导体衬底的中间禁带的费米能阶(Fermi level)的材料，例如Ti、Ta、W、Mo、Ru、Al、La、氮化钛、氮化钽、碳化钽、碳化钛、氮化钼、氮化钨、氧化钌(IV)、氮化钽硅、氮化钛硅、碳氮化钽、碳氮化钛、铝化钛、铝化钽、氮化钛铝、氮化钽铝、氧化镧或其组合。应了解，公开为金属栅极材料的化合物可具有变化的化学计量。因此，本文氮化钛将表示为TiNx，本文氮化钽将表示为TaNx，等等。
如本文所定义，“高k介电”材料对应于：铪氧化物(例如，HfO2)；锆氧化物(例如，ZrO2)；铪氧基硅酸盐；铪硅酸盐；锆硅酸盐；钛硅酸盐；铝氧化物；其镧掺杂类似物(例如，LaAlO3)；铝硅酸盐；钽酸盐(例如，Ta2O5)；铪及硅的氧化物及氮化物(例如，HfSiON)；其镧掺杂类似物(例如，HfSiON(La))；钛酸钡锶(BST)；铪及铝的氧化物(例如，HfxAlyOz)；钛酸锶(SrTiO3)；钛酸钡(BaTiO3)；及其组合。
如本文所定义，“栅极堆叠材料”对应于在微电子装置上的：钽、氮化钽、氮化钛、钛、镍、钴、钨、氮化钨及前述金属的硅化物；低k介电质；多晶硅；聚SiGe；氧化硅；氮化硅；BEOL层；高k替代栅极；铪氧化物；铪氧基硅酸盐；锆氧化物；镧系氧化物；钛酸盐；其氮掺杂类似物；钌；铱；镉；铅；硒；银；MoTa；及其组合及盐。
如本文所定义，“胺”物质包含至少一种伯胺、仲胺、叔胺及胺-N-氧化物，前提是根据所述定义，含铵盐不视为“胺”。胺化学式可表示为NR1R2R3，其中R1、R2及R3可彼此相同或不同且选自由以下组成的群：氢、直链或支链C1-C6烷基(例如，甲基、乙基、丙基、丁基、戊基、己基)、C6-C10芳基(例如，苯甲基)、直链或支链C1-C6烷醇(例如，甲醇、乙醇、丙醇、丁醇、戊醇、己醇)及其组合。如本文所定义，“含铵盐”包括阳离子[NR1R2R3R4]+，其中R1、R2、R3及R4彼此相同或不同且选自由以下组成的群：氢、C1-C6烷基(例如，甲基、乙基、丙基、丁基、戊基、己基)、C1-C6烷醇(例如，甲氧基、乙氧基、丙氧基、丁氧基、戊氧基、己氧基)及C6-C10芳基(例如，苯甲基)。
如本文所使用，“约”打算对应于所述值的±5％。
“基本上不含”在本文中定义为少于2重量％、优选少于1重量％、更优选少于0.5重量％、甚至更优选少于0.1重量％且最优选0重量％。
如本文所使用，“相对于氮化硅选择性去除p掺杂多晶硅”对应于蚀刻速率选择率为约2:1到约1000:1，优选约10:1到约300:1，且最优选约50:1到约200:1，其中所述比率基于随时间变化的厚度。换句话说，当p掺杂多晶硅的蚀刻速率为2nm min-1(或至多1000nmmin-1)时，氮化硅的蚀刻速率为至多1nm min-1。
如本文所使用，术语“去除”对应于使用去除组合物从衬底选择性去除p掺杂(例如，硼掺杂)多晶硅。应了解p掺杂多晶硅(例如，硼掺杂多晶硅)溶解或者溶于去除组合物中，优选溶解。此外，本领域技术人员应了解组合物可包含溶解或者溶于其中的可忽略量的来自衬底的氮化硅。
如本文所使用，“氟化”物质对应于包含(但不限于)氟离子(F-)及HF2 -或包括其的盐的物质。应了解氟化物质可作为氟化物质包含或就地产生。
如本文所使用，“硝酸盐”物质对应于包含(但不限于)硝酸及其盐、优选硝酸铵或其酯的物质。
如本文所使用，“氮化硅”及“Si3N4”对应于纯氮化硅(Si3N4)以及晶体结构中包含氢、碳及/或氧杂质的不纯氮化硅。
如本文所使用，“多晶硅”或多晶Si或聚Si应由本领域技术人员理解为由多个小硅结晶组成的硅的多晶形式。其通常利用低压化学气相沉积(LPCVD)而沉积且通常经掺杂n型多晶硅或p型多晶硅。如本领域技术人员容易理解，掺杂的程度可在轻度掺杂(例如，在1013cm-3到1018cm-3的范围内)到大量掺杂(例如，大于1018cm-3)的范围内变化。p掺杂材料的实例包含掺杂有来自周期表的IIIA族的掺杂剂物质(例如硼、铝、镓及/或铟)的多晶硅。n掺杂材料可例如为掺杂有来自周期表的IV族(硅、锗或锡)或V族(磷、砷、锑或铋)的掺杂剂物质的多晶硅。虚设多晶硅可经掺杂以提供p掺杂及/或n掺杂栅极材料，使得所得p掺杂及/或n掺杂材料可经选择性去除。
如下文更充分地描述，本发明的组合物可实施于广泛多种特定调配物中。
在所有所述组合物中，其中参考重量百分比变化(包含零下限)论述组合物的特定组分，应理解所述组分可存在或不存在于组合物的各种特定实施例中，且在存在所述组分的实例中，以其中采用所述组分的组合物的总重量计，其可能以低到0.00001重量百分比的浓度存在。
在一个方面中，描述从包括氮化硅及p掺杂多晶硅的衬底相对于氮化硅选择性去除p掺杂多晶硅的方法，所述方法包括使包括p掺杂多晶硅及氮化硅的衬底与去除组合物接触，其中去除组合物相对于氮化硅选择性去除p掺杂多晶硅。优选地，组合物基本上不会去除存在于衬底上的其它栅极堆叠材料。在一个实施例中，p掺杂多晶硅包括硼。衬底优选包括高k/金属栅极集成方案。
所述方法在约10℃到约75℃、优选约20℃到约50℃范围内的温度下相对于氮化硅选择性去除p掺杂多晶硅。本领域技术人员应了解，去除时间视去除是在单晶片工具还是多晶片工具中进行而变化，其中对于前者时间优选地在约30秒到约4分钟的范围内，且对于后者在约1分钟到约20分钟的范围内。所述接触时间及温度为说明性的，且可采用有效地从衬底相对于氮化硅选择性去除p掺杂多晶硅的任何其它合适的时间及温度。
优选地p掺杂多晶硅的去除速率在约50nm min-1到约500nm min-1、更优选约100nmmin-1到约300nm min-1且最优选约120nm min-1到约300nm min-1的范围内。如本文所描述，氮化硅的去除速率低于p掺杂多晶硅(例如，硼掺杂多晶硅)的去除速率。举例来说，氮化硅的去除速率优选低于约3nm min-1，更优选低于约2nm min-1且最优选低于约1nm min-1。
如上文所介绍，已知硝酸/HF/水组合物可蚀刻p型多晶硅，但仅在高硝酸浓度下，其中高氮含量是不利的。出人意料地，本发明人发现降低硝酸浓度同时添加硫酸产生能够相对于氮化硅选择性去除p掺杂多晶硅(例如，硼掺杂多晶硅)，同时仍具有p掺杂多晶硅的高蚀刻速率的去除组合物。
在第二方面中，描述去除组合物，所述去除组合物包含至少一种硝酸盐、至少一种氟化物、至少一种强酸、任选地至少一种硅源、任选地至少一种还原剂及任选地至少一种溶剂，用于相对于氮化硅选择性去除p掺杂多晶硅。优选地，组合物基本上不会去除存在于衬底上的其它栅极堆叠材料。在一个实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物及至少一种强酸，由以上组成或基本上由以上组成。在另一实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物及至少一种含硫强酸，由以上组成或基本上由以上组成。在另一实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物、至少一种强酸及至少一种溶剂，由以上组成或基本上由以上组成。在另一实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物、至少一种含硫强酸及至少一种溶剂，由以上组成或基本上由以上组成。在另一实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物及至少一种强酸，由以上组成或基本上由以上组成，其中去除组合物基本上不含添加的水。在另一实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物及至少一种含硫强酸，由以上组成或基本上由以上组成，其中去除组合物基本上不含添加的水。在另一实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物、至少一种强酸及至少一种硅源或至少一种还原剂，由以上组成或基本上由以上组成。在另一实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物、至少一种含硫强酸及至少一种硅源，由以上组成或基本上由以上组成。在另一实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物、至少一种含硫强酸及至少一种还原剂，由以上组成或基本上由以上组成。在另一实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物、至少一种强酸、至少一种硅源或至少一种还原剂及至少一种溶剂，由以上组成或基本上由以上组成。在另一实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物、至少一种含硫酸、至少一种硅源及至少一种溶剂，由以上组成或基本上由以上组成。在另一实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物、至少一种含硫酸、至少一种还原剂及至少一种溶剂，由以上组成或基本上由以上组成。在另一实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物、至少一种强酸及至少一种硅源或至少一种还原剂，由以上组成或基本上由以上组成，其中去除组合物基本上不含添加的水。在另一实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物、至少一种强酸、至少一种硅源或至少一种还原剂及至少一种溶剂，由以上组成或基本上由以上组成。在另一实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物、至少一种含硫强酸及至少一种硅源，由以上组成或基本上由以上组成，其中去除组合物基本上不含添加的水。在另一实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物、至少一种含硫强酸、至少一种硅源及至少一种溶剂，由以上组成或基本上由以上组成。在另一实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物、至少一种含硫强酸及至少一种还原剂，由以上组成或基本上由以上组成，其中去除组合物基本上不含添加的水。在另一实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物、至少一种含硫强酸、至少一种还原剂及至少一种溶剂，由以上组成或基本上由以上组成。在另一实施例中，去除组合物包括至少一种硝酸盐、至少一种氟化物、至少一种强酸、至少一种硅源、至少一种还原剂及至少一种溶剂，由以上组成或基本上由以上组成。
在本发明的一优选实施例中，去除组合物基本上不含XeF2、胺、氯化物(Cl-)、金属卤化物、螯合剂(例如，亚氨基二乙酸、丙二酸、乙二酸、丁二酸、硼酸、苹果酸、2,4-戊二酮及/或二醇醚螯合剂)及其组合。第二方面的去除组合物的pH(或哈米特(Hammett)酸度函数H0)优选低于2，优选在2到约-8、更优选-1到约-5的范围内。
至少一种溶剂可包括水及/或选自由以下组成的群的至少一种水可混溶性有机溶剂：甲醇、乙醇、异丙醇、丁醇、戊醇、己醇、2-乙基-1-己醇、庚醇、辛醇、乙二醇、丙二醇、丁二醇、碳酸亚丁酯、碳酸亚乙酯、碳酸亚丙酯、二丙二醇、二乙二醇单甲醚、三乙二醇单甲醚、二乙二醇单乙醚、三乙二醇单乙醚、乙二醇单丙醚、乙二醇单丁醚、二乙二醇单丁醚、三乙二醇单丁醚、乙二醇单己醚、二乙二醇单己醚、乙二醇苯醚、丙二醇甲醚、二丙二醇甲醚(DPGME)、三丙二醇甲醚(TPGME)、二丙二醇二甲醚、二丙二醇乙醚、丙二醇正丙醚、二丙二醇正丙醚(DPGPE)、三丙二醇正丙醚、丙二醇正丁醚、二丙二醇正丁醚、三丙二醇正丁醚、丙二醇苯醚、2,3-二氢十氟戊烷、乙基全氟丁醚、甲基全氟丁醚、碳酸烷酯、碳酸亚烷基酯、4-甲基-2-戊醇、二甲亚砜、环丁砜、甲基磺酰基甲烷、乙酸、乙酸酐、三氟乙酸、致密流体及其组合。优选地，至少一种溶剂包括水、环丁砜、甲基磺酰基甲烷及其任何组合。
至少一种氟源包含(但不限于)：氢氟酸；氟化铵；二氟化铵；六氟硅酸；四氟硼酸；四氟硼酸四丁铵(TBA-BF4)；六氟钽酸；六氟钛酸；六氟钽酸铵；具有式[NR1R2R3R4]F的氟化四烷基铵，其中R1、R2、R3及R4彼此相同或不同且选自由C1-C6烷基(例如，甲基、乙基、丙基、丁基、戊基、己基)及C6-C10芳基(例如，苯甲基)组成的群，例如氟化四甲铵；或其组合。优选地，至少一种氟化物包括HF。
本文涵盖的硝酸盐包含(但不限于)：硝酸；硝酸钠；硝酸钾；硝酸铷；硝酸镁；硝酸钙；硝酸铵；具有式[NR1R2R3R4]NO3的硝酸四烷基铵，其中R1、R2、R3及R4彼此相同或不同且选自由C1-C6烷基(例如，甲基、乙基、丙基、丁基、戊基、己基)及C6-C10芳基(例如，苯甲基)组成的群，例如硝酸四甲铵；及其组合。优选地，至少一种硝酸盐包括硝酸。
至少一种强酸包含(但不限于)：硫酸、烷基磺酸(例如，甲磺酸(MSA)、乙磺酸、2-羟基乙磺酸、正丙磺酸、异丙磺酸、异丁烯磺酸、正丁磺酸、正辛磺酸)、三氟甲磺酸、对甲苯磺酸、四氟硼酸、过氯酸及其组合。优选地，至少一种强酸包括例如硫酸的含硫酸。
尽管不希望受理论束缚，但认为硅源使p掺杂多晶硅的蚀刻速率稳定。硅源可作为硅粉末、或作为硅烷或两者的组合添加到去除组合物。硅烷包含(但不限于)正硅酸四甲酯(TMOS)、正硅酸四乙酯(TEOS)、3-氨丙基三甲氧基硅烷、双[3-(三甲氧基硅基)丙基]-乙二胺、双[3-(三乙氧基硅基)丙基]-乙二胺、甲基三甲氧基硅烷(MTMS)、聚二甲基硅烷(PDMS)、丙基三甲氧基硅烷(PTMS)、甲基三乙氧基硅烷(MTES)、乙基三乙氧基硅烷、三乙氧基硅烷、三甲氧基硅烷、二甲基二乙氧基硅烷、二乙基二乙氧基硅烷、二乙基二甲氧基硅烷、双(3-三甲氧基硅基丙基)-N-甲胺、3-(2-氨基乙氨基)丙基三乙氧基硅烷、N-丙基三乙氧基硅烷、3-(2-氨基乙氨基)丙基三甲氧基硅烷、甲基环己基二甲氧基硅烷、二甲基二甲氧基硅烷、二环戊基二甲氧基硅烷、3-[2(乙烯基苯甲基氨基)乙氨基]丙基三甲氧基硅烷、3-氨丙基三乙氧基硅烷、3-(氨丙基)二甲基乙氧基硅烷、3-(氨丙基)甲基二乙氧基硅烷、3-(氨丙基)甲基二甲氧基硅烷、3-(氨丙基)二甲基甲氧基硅烷、N-丁基-3-氨丙基三乙氧基硅烷、N-丁基-3-氨丙基三甲氧基硅烷、N-(β-氨乙基)-γ-氨基-丙基三乙氧基硅烷、4-氨基-丁基二甲基乙氧基硅烷、N-(2-氨乙基)-3-氨丙基甲基二甲氧基硅烷、N-(2-氨乙基)-3-氨丙基甲基二乙氧基硅烷、3-氨丙基甲基二乙氧基硅烷、1,1,3,3-四甲基二硅氧烷、1,1,3,3-四甲基二硅氮烷、(N,N-二甲氨基)二甲基硅烷或其组合。可替代地，或除此以外，硅源可为硅酸季铵，例如硅酸四烷基铵。硅源优选溶解于去除组合物中。优选地，硅源包括硅粉末。
尽管不希望受理论束缚，但认为蚀刻速率的另一个稳定机制涉及存在经还原氮物质，例如氧化氮、亚硝酸及二氧化氮，可能呈阳离子形式。所述物质可通过至少一种硝酸盐(例如，硝酸)与硅源的反应就地形成。硅源可作为硅粉末、或作为硅烷或两者的组合添加到去除组合物。硅烷包含(但不限于)三乙氧基硅烷、三甲氧基硅烷、正硅酸四甲酯(TMOS)、正硅酸四乙酯(TEOS)、3-氨丙基三甲氧基硅烷、双[3-(三甲氧基硅基)丙基]-乙二胺、双[3-(三乙氧基硅基)丙基]-乙二胺、甲基三甲氧基硅烷(MTMS)、聚二甲基硅烷(PDMS)、丙基三甲氧基硅烷(PTMS)、甲基三乙氧基硅烷(MTES)、乙基三乙氧基硅烷、三乙氧基硅烷、三甲氧基硅烷、二甲基二乙氧基硅烷、二乙基二乙氧基硅烷、二乙基二甲氧基硅烷、双(3-三甲氧基硅基丙基)-N-甲胺、3-(2-氨基乙氨基)丙基三乙氧基硅烷、N-丙基三乙氧基硅烷、3-(2-氨基乙氨基)丙基三甲氧基硅烷、甲基环己基二甲氧基硅烷、二甲基二甲氧基硅烷、二环戊基二甲氧基硅烷、3-[2(乙烯基苯甲基氨基)乙氨基]丙基三甲氧基硅烷、3-氨丙基三乙氧基硅烷、3-(氨丙基)二甲基乙氧基硅烷、3-(氨丙基)甲基二乙氧基硅烷、3-(氨丙基)甲基二甲氧基硅烷、3-(氨丙基)二甲基甲氧基硅烷、N-丁基-3-氨丙基三乙氧基硅烷、N-丁基-3-氨丙基三甲氧基硅烷、N-(β-氨乙基)-γ-氨基-丙基三乙氧基硅烷、4-氨基-丁基二甲基乙氧基硅烷、N-(2-氨乙基)-3-氨丙基甲基二甲氧基硅烷、N-(2-氨乙基)-3-氨丙基甲基二乙氧基硅烷、3-氨丙基甲基二乙氧基硅烷、1,1,3,3-四甲基二硅氧烷、1,1,3,3-四甲基二硅氮烷、(N,N-二甲氨基)二甲基硅烷或其组合。可替代地，或除此以外，硅源可为硅酸季铵，例如硅酸四烷基铵。硅源优选溶解于去除组合物中。优选地，硅源包括硅粉末。
也可使用至少一种还原剂还原至少一种硝酸盐(例如，硝酸)的一部分。举例来说，可通过添加二氧化硫溶液、亚硫酸盐(例如，亚硫酸氢铵)或硫代硫酸盐(例如，硫代硫酸铵)或元素硫进行还原。其它还原剂包含(但不限于)二甲亚砜、甲酸及甲醛(氧化成CO2)、乙醛酸或乙二醛(氧化成乙二酸)、硫酸肼、硫酸羟胺、硼氧杂环己烷(H3B3O3，氧化成硼酸)、硼烷-胺或硼烷-氨络合物、硼氢化四甲铵、亚硫酸或硼氢化钾。优选地，使用亚硫酸作为还原剂产生经还原氮物质。不涉及添加剂的另一个选择为将至少一种硝酸盐电化学还原成经还原氮物质。
应了解，经还原氮物质可作为添加剂为调配物的部分，其中亚硝酸尤其最适宜地以例如亚硝酸钾、亚硝酸二环己胺或亚硝酸四丁铵的亚硝酸盐的形式添加。可向去除组合物直接添加经还原氮物质的其它化合物包含亚硝酰磺酸、四氟硼酸亚硝酰酯、以及氧化氮(NO)、二氧化氮(NO2)或其混合物。优选地，气泡通过去除组合物。替代或除本文所述的至少一种硝酸盐以外，将添加前文经还原氮物质。
值得注意的是，通常通过残余量的水运送氢氟酸、硫酸及硝酸且因此，除有意添加到化学品的组合的任何水以外，在去除组合物中可存在水。可替代地，可使用气态无水氟化氢及/或发烟硝酸(100％)，其中可添加额外水或其它溶剂。如本领域技术人员所理解，不认为天然存在水(例如，在浓缩硫酸、浓缩硝酸、浓缩HF等中)为“添加的水”。
在一优选实施例中，第二方面的去除组合物包括以下、由以下或基本上由以下组成：
优选 更优选
硝酸盐 约0.1重量％到约1重量％ 约0.1重量％到约1重量％
氟化物 约0.1重量％到约3重量％ 约0.1重量％到约3重量％
强酸 约50重量％到约85重量％ 约60重量％到约80重量％
溶剂 约11重量％到约49.8重量％ 约16重量％到约39.8重量％
在另一优选实施例中，第二方面的去除组合物包括以下、由以下或基本上由以下组成：
优选 更优选
硝酸(浓) 约0.1重量％到约1重量％ 约0.1重量％到约1重量％
HF(浓) 约0.1重量％到约3重量％ 约0.1重量％到约3重量％
硫酸(浓) 约50重量％到约85重量％ 约60重量％到约80重量％
溶剂 约11重量％到约49.8重量％ 约16重量％到约39.8重量％
在另一优选实施例中，第二方面的去除组合物包括以下、由以下或基本上由以下组成：
优选 更优选
硝酸盐 约0.1重量％到约1重量％ 约0.1重量％到约1重量％
氟化物 约0.1重量％到约3重量％ 约0.1重量％到约3重量％
强酸 约50重量％到约85重量％ 约60重量％到约80重量％
硅源及/或还原剂 约0.00001重量％到约0.005重量％ 约0.00001重量％到约0.002重量％
溶剂 约11重量％到约49.8重量％ 约16重量％到约39.8重量％
在另一优选实施例中，第二方面的去除组合物包括以下、由以下或基本上由以下组成：
优选 更优选
硝酸(浓) 约0.1重量％到约1重量％ 约0.1重量％到约1重量％
HF(浓) 约0.1重量％到约3重量％ 约0.1重量％到约3重量％
硫酸(浓) 约50重量％到约85重量％ 约60重量％到约80重量％
硅源及/或还原剂 约0.00001重量％到约0.005重量％ 约0.00001重量％到约0.002重量％
溶剂 约11重量％到约49.8重量％ 约16重量％到约39.8重量％
在另一优选实施例中，第二方面的去除组合物包括以下、由以下或基本上由以下组成：
优选 更优选
硝酸盐 约0.1重量％到约1重量％ 约0.1重量％到约1重量％
氟化物 约0.1重量％到约3重量％ 约0.1重量％到约3重量％
强酸 约50重量％到约85重量％ 约60重量％到约80重量％
硅源及/或还原剂 约0.00001重量％到约0.5重量％ 约0.00001重量％到约0.3重量％
溶剂 约10.5重量％到约49.8重量％ 约15.7重量％到约39.8重量％
在另一优选实施例中，第二方面的去除组合物包括以下、由以下或基本上由以下组成：
优选 更优选
硝酸(浓) 约0.1重量％到约1重量％ 约0.1重量％到约1重量％
HF(浓) 约0.1重量％到约3重量％ 约0.1重量％到约3重量％
硫酸(浓) 约50重量％到约85重量％ 约60重量％到约80重量％
硅源及/或还原剂 约0.00001重量％到约0.5重量％ 约0.00001重量％到约0.3重量％
溶剂 约10.5重量％到约49.8重量％ 约15.7重量％到约39.8重量％
有利地，本文所述的去除组合物能够以高蚀刻速率蚀刻p掺杂多晶硅(例如，硼掺杂多晶硅)而同时与氮化硅相容(即，存在氮化硅的低蚀刻速率)。此外，处理温度为适中的，去除组合物可溶于水，组合物制备的成本低，且由于去除组合物中的低磷及氮含量，废料少。
尽管不希望受理论束缚，但认为硝酸盐比氟化物的重量百分比比率影响p掺杂多晶硅相对于氮化硅的选择率。初始结果表明在约0.2:1到约2:1、优选约0.3:1到约1:1范围内的70％硝酸比49％HF的重量百分比比率产生p掺杂多晶硅(例如，硼掺杂多晶硅)相对于氮化硅的最优选选择率(大于50:1选择率)。此外，初始结果表明可存在理想重量百分比的含硫酸(例如，硫酸)，举例来说，产生p掺杂多晶硅(例如，硼掺杂多晶硅)相对于氮化硅的最优选选择率(大于50:1选择率)的在约60重量％到约70重量％范围内的浓缩硫酸。另外，发现添加至少一种硅源或至少一种还原剂催化了p掺杂多晶硅的蚀刻速率以及提供了p掺杂多晶硅的稳定蚀刻速率。
在本发明的另一方面中，本文所述的去除组合物可进一步包含经溶解的p掺杂多晶硅，例如，硼掺杂多晶硅。举例来说，去除组合物可包括至少一种硝酸盐、至少一种氟化物、至少一种强酸、任选地至少一种硅源或至少一种还原剂及任选地至少一种溶剂，基本上由以上或由以上组成。
应了解，惯例为制备在使用前需稀释的去除组合物的浓缩形式。举例来说，可能以更加浓缩的形式制造去除组合物，包含至少一种硝酸盐、至少一种氟化物、至少一种强酸、任选地至少一种硅源、任选地至少一种还原剂及任选地至少一种溶剂，且随后在使用前在制造厂及/或在工厂使用期间用溶剂及/或额外强酸稀释。稀释比率可在约0.1份稀释剂:1份去除组合物浓缩物到约100份稀释剂:1份去除组合物浓缩物的范围内。
应进一步了解，用以在使用时分配或处理混合物的系统的局限性可能需要修改流变特征曲线以减小混合物的黏度。为此，使用表面活性剂、聚合物或其类似物可减小黏度或总体流变特征曲线(即，牛顿到非牛顿)以改进混合物的处理能力。存在使用呈高纵横比特征的去除组合物以及改进处理后的冲洗特性的潜在额外益处。
易于通过单纯添加相应成分且混合到均质状况来调配本发明的去除组合物。此外，去除组合物可易于调配为在使用时或之前经混合的单包装调配物或多组份调配物，优选多组份调配物。多组份调配物的个别组份可在工具处或在混合区/区域中经混合，例如内嵌搅拌机或在工具上游的储槽中。预期多组份调配物的各种组份可含有成分/组分的任何组合，当混合在一起时形成所希望的去除组合物。在本发明的广泛实践中，相应成分的浓度可在特定多个去除组合物中广泛变化，即，更稀或更浓，且应了解，本发明的去除组合物可不同地及替代地包括符合本文公开内容的成分的任何组合，由其组成或基本上由其组成。
因此，本发明的另一方面涉及试剂盒，其在一或多个容器中包含经调适以形成本发明的组合物的一或多种组分。优选地，试剂盒在一或多个容器中包含至少一种硝酸盐、至少一种氟化物、至少一种强酸、任选地至少一种硅源、任选地至少一种还原剂及任选地至少一种溶剂，用于在工厂处或使用时与溶剂及/或额外强酸混合。试剂盒的容器必须适合于存储及运送所述去除组合物，举例来说，
Figure BDA0001696262420000121
容器(Advanced Technology Materials,Inc.,Danbury,美国康涅狄格州)。含有去除组合物的组分的一或多个容器优选包含用于使所述一或多个容器中的组分流体连通以用于掺合及分配的构件。举例来说，参看
Figure BDA0001696262420000122
容器，可向所述一或多个容器中衬垫的外部施加气体压力以使得衬垫的内容物的至少一部分释放且因此使得能够流体连通以用于掺合及分配。替代地，可向可用于使得能够流体连通的常规可加压容器或泵的顶部空间施加气体压力。另外，系统优选包含分配端口用以分配经掺合去除组合物到处理工具。
大体上化学惰性、无杂质、可挠性及弹性聚合薄膜材料，例如高密度聚乙烯优选用于制造所述一或多个容器的衬垫。处理合乎需要的衬垫材料不需要共挤塑或势垒层，且不需可不利地影响需要待安置于衬垫中的组分的纯度的任何颜料、UV抑制剂或处理制剂。合乎需要的衬垫材料的列表包含包括原始(无添加剂)聚乙烯、原始聚四氟乙烯(PTFE)、聚丙烯、聚胺脂、聚偏二氯乙烯、聚氯乙烯、聚缩醛、聚苯乙烯、聚丙烯腈、聚丁烯等的薄膜。所述衬垫材料的优选厚度在约5密耳(0.005英寸)到约30密耳(0.030英寸)的范围内，例如20密耳(0.020英寸)的厚度。
关于用于试剂盒的容器，以下专利及专利申请案的公开内容在此以其相应全文引用的方式并入本文中：标题为“用于将超纯液体中颗粒的产生减到最少的设备和方法(APPARATUS AND METHOD FOR MINIMIZING THE GENERATION OF PARTICLES IN ULTRAPURELIQUIDS)”的美国专利第7,188,644号；标题为“可回收且可再用桶中袋流体存储与分配容器系统(RETURNABLE AND REUSABLE,BAG-IN-DRUM FLUID STORAGE AND DISPENSINGCONTAINER SYSTEM)”的美国专利第6,698,619号；及在2009年11月24日以约翰E.Q.休斯(John E.Q.Hughes)的名义申请的标题为“用于材料混合与分配的系统和方法(SYSTEMSAND METHODS FOR MATERIAL BLENDING AND DISTRIBUTION)”的美国专利申请案第12/599,291号。
如应用于微电子制造操作，有效地采用本文所述的去除组合物以从微电子装置的表面相对于氮化硅选择性去除p掺杂多晶硅(例如，硼掺杂多晶硅)，且可在应用经调配以从装置的表面去除替代材料的其它组合物之前或之后应用于所述表面。重要的是，本文所述的去除组合物相对于氮化硅选择性去除p掺杂多晶硅(例如，硼掺杂多晶硅)而基本上不去除存在于衬底上的其它金属堆叠材料。
在去除应用中，以任何合适的方式使去除组合物应用于装置，例如，通过将去除组合物喷到装置的表面上、通过使装置浸渍于去除组合物的静态或动态体积中、通过使装置与具有去除组合物吸附其上的另一种材料(例如，垫片或纤维吸附剂施料器元件)接触、或通过其中使去除组合物与具有p掺杂多晶硅及氮化硅的装置去除接触的任何其它合适的方法、方式或技术。此外，本文涵盖分批或单晶片处理。
在实现所希望的去除操作之后，易于从装置去除先前应用于其上的去除组合物，例如，通过冲洗、洗涤或如可能希望的及有效的其它去除步骤。举例来说，可利用包含去离子水的冲洗溶液冲洗装置及/或干燥(例如，自旋干燥、N2、溶剂(例如IPA)蒸气干燥等)装置。任选地，可将少量碱性反应剂(例如氨)添加到冲洗水，以便使其pH达约10。认为此改进适用于防止在高浓度硫酸溶液中处理的硅类表面的硫酸盐污染。
本发明的另一方面涉及根据本发明的方法制得的经改进微电子装置且涉及含有所述微电子装置的制品。
本发明的另一方面涉及制造包括微电子装置的物品的方法，所述方法包括使微电子装置与去除组合物接触足够的时间，以从其上具有氮化硅及p掺杂多晶硅的微电子装置相对于氮化硅选择性去除p掺杂多晶硅(例如，硼掺杂多晶硅)，及使所述微电子装置并入到所述物品中。去除组合物可包括至少一种硝酸盐、至少一种氟化物、至少一种强酸、任选地至少一种硅源或至少一种还原剂及任选地至少一种溶剂，由以上组成或基本上由以上组成。
本发明的另一方面涉及一种制品，所述制品包括微电子装置衬底及去除组合物，其中微电子装置衬底包括p掺杂多晶硅(例如，硼掺杂多晶硅)及氮化硅。举例来说，去除组合物可包括至少一种硝酸盐、至少一种氟化物、至少一种强酸、任选地至少一种硅源或至少一种还原剂及任选地至少一种溶剂。
在另一方面中，本发明涉及一种制造半导体装置的方法，其包括进行后栅极工艺，包含形成p掺杂多晶硅的虚设栅极，且随后去除虚设栅极以替换成金属栅极，其中虚设栅极通过本文所描述的去除组合物去除。
本领域技术人员应了解，本文所述的去除组合物不限于相对于氮化硅选择性去除p掺杂多晶硅，但一般来说可用以去除含硅材料(例如，牺牲性多晶硅(掺杂或未掺杂)及结晶硅)，如本领域技术人员所理解。
通过下文论述的说明性实例更充分地展示本发明的特征及优势。
实例1
样品调配物的实例展示于下表1中。
表1：调配物A-D
Figure BDA0001696262420000141
调配物A-D的性能展示于下表2中。在自旋晶片上以400RPM测量蚀刻速率。在55℃下执行加速存放期测试，持续多达37.4天的时间。表2中展示的时间用于预测的20℃下老化行为且包含预计为10×的加速系数。
表2：调配物A-D的实验结果
Figure BDA0001696262420000142
尽管本文已参看说明性实施例及特征不同地公开本发明，但应了解上文描述的实施例及特征不打算限制本发明，且基于本文公开内容，其它变化、修改及其它实施例将浮现于一般技术者心中。因此，本发明应明显被理解为所有所述变化、修改及替代实施例包含在下文给出的权利要求书的精神及范围内。

Claims (7)

1.一种相对于氮化硅选择性去除p掺杂多晶硅的方法，所述方法包括使包括p掺杂多晶硅及氮化硅的衬底与去除组合物接触，其中所述去除组合物相对于氮化硅选择性去除所述p掺杂多晶硅且包括0.1重量％到1重量％的至少一种硝酸盐、0.1重量％到3重量％的至少一种氟化物、50重量％到85重量％的至少一种强酸、0.00001重量％到0.5重量％的至少一种硅源和至少一种还原剂及10.5重量％到49.8重量％的至少一种溶剂，其中所述去除组合物具有在0.2:1到2:1的至少一种硝酸盐比至少一种氟化物的比率和在2到-8的pH，且所述至少一种还原剂包括选自由以下组成的群的物质：二氧化硫溶液、亚硫酸盐、硫代硫酸盐、亚硫酸、元素硫、二甲亚砜、甲酸、甲醛、乙醛酸、乙二醛、硫酸肼、硫酸羟胺、硼氧烃三聚物(boroxine)、硼烷-胺络合物、硼烷-氨络合物、硼氢化四甲铵、硼氢化钾及其组合。
2.根据权利要求1所述的方法，其中所述至少一种氟化物包括选自由以下组成的群的物质：氢氟酸；氟化铵；二氟化铵；六氟硅酸；四氟硼酸；四氟硼酸四丁铵TBA-BF4；六氟钽酸；六氟钛酸；六氟钽酸铵；具有式[NR1R2R3R4]F的氟化四烷基铵，其中R1、R2、R3及R4彼此相同或不同且选自由C1-C6烷基及C6-C10芳基组成的群；及其组合。
3.根据权利要求1所述的方法，其中所述至少一种硝酸盐包括选自由以下组成的群的物质：硝酸；硝酸钠；硝酸钾；硝酸铷；硝酸镁；硝酸钙；硝酸铵；具有式[NR1R2R3R4]NO3的硝酸四烷基铵，其中R1、R2、R3及R4彼此相同或不同且选自由C1-C6烷基及C6-C10芳基组成的群；及其组合。
4.根据权利要求1所述的方法，其中所述至少一种溶剂包括选自由以下组成的群的物质：水、甲醇、乙醇、异丙醇、丁醇、戊醇、己醇、2-乙基-1-己醇、庚醇、辛醇、乙二醇、丙二醇、丁二醇、碳酸亚丁酯、碳酸亚乙酯、碳酸亚丙酯、二丙二醇、二乙二醇单甲醚、三乙二醇单甲醚、二乙二醇单乙醚、三乙二醇单乙醚、乙二醇单丙醚、乙二醇单丁醚、二乙二醇单丁醚、三乙二醇单丁醚、乙二醇单己醚、二乙二醇单己醚、乙二醇苯醚、丙二醇甲醚、二丙二醇甲醚DPGME、三丙二醇甲醚TPGME、二丙二醇二甲醚、二丙二醇乙醚、丙二醇正丙醚、二丙二醇正丙醚DPGPE、三丙二醇正丙醚、丙二醇正丁醚、二丙二醇正丁醚、三丙二醇正丁醚、丙二醇苯醚、2,3-二氢十氟戊烷、乙基全氟丁醚、甲基全氟丁醚、碳酸烷酯、碳酸亚烷基酯、4-甲基-2-戊醇、乙酸、乙酸酐、三氟乙酸、二甲亚砜、环丁砜、甲基磺酰基甲烷、致密流体及其组合。
5.根据权利要求1所述的方法，其中所述至少一种强酸包括选自由以下组成的群的物质：硫酸、甲磺酸MSA、乙磺酸、2-羟基乙磺酸、正丙磺酸、异丙磺酸、异丁烯磺酸、正丁磺酸、正辛磺酸、三氟甲磺酸、对甲苯磺酸、四氟硼酸、过氯酸及其组合。
6.根据权利要求1所述的方法，
其中所述至少一种硅源选自由以下组成的群：硅粉末、正硅酸四甲酯TMOS、正硅酸四乙酯TEOS、3-氨丙基三甲氧基硅烷、双[3-(三甲氧基硅基)丙基]-乙二胺、双[3-(三乙氧基硅基)丙基]-乙二胺、甲基三甲氧基硅烷MTMS、聚二甲基硅烷PDMS、丙基三甲氧基硅烷PTMS、甲基三乙氧基硅烷MTES、乙基三乙氧基硅烷、三乙氧基硅烷、三甲氧基硅烷、二甲基二乙氧基硅烷、二乙基二乙氧基硅烷、二乙基二甲氧基硅烷、双(3-三甲氧基硅基丙基)-N-甲胺、3-(2-氨基乙氨基)丙基三乙氧基硅烷、N-丙基三乙氧基硅烷、3-(2-氨基乙氨基)丙基三甲氧基硅烷、甲基环己基二甲氧基硅烷、二甲基二甲氧基硅烷、二环戊基二甲氧基硅烷、3-[2(乙烯基苯甲基氨基)乙氨基]丙基三甲氧基硅烷、3-氨丙基三乙氧基硅烷、3-(氨丙基)二甲基乙氧基硅烷、3-(氨丙基)甲基二乙氧基硅烷、3-(氨丙基)甲基二甲氧基硅烷、3-(氨丙基)二甲基甲氧基硅烷、N-丁基-3-氨丙基三乙氧基硅烷、N-丁基-3-氨丙基三甲氧基硅烷、N-(β-氨乙基)-γ-氨基-丙基三乙氧基硅烷、4-氨基-丁基二甲基乙氧基硅烷、N-(2-氨乙基)-3-氨丙基甲基二甲氧基硅烷、N-(2-氨乙基)-3-氨丙基甲基二乙氧基硅烷、3-氨丙基甲基二乙氧基硅烷、1,1,3,3-四甲基二硅氧烷、1,1,3,3-四甲基二硅氮烷、(N,N-二甲氨基)二甲基硅烷、硅酸四烷基铵及其组合。
7.根据权利要求1所述的方法，其中所述去除组合物基本上不含XeF2、胺、氯化物(Cl-)、金属卤化物、亚氨基二乙酸、丙二酸、乙二酸、丁二酸、硼酸、苹果酸、2,4-戊二酮、二醇醚螯合剂或其组合。
CN201680073524.0A 2015-11-23 2016-11-22 用于相对于氮化硅选择性蚀刻p掺杂多晶硅的组合物及方法 Active CN108369898B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201562258735P 2015-11-23 2015-11-23
US62/258,735 2015-11-23
US201662288809P 2016-01-29 2016-01-29
US62/288,809 2016-01-29
US201662353228P 2016-06-22 2016-06-22
US62/353,228 2016-06-22
PCT/US2016/063323 WO2017091572A1 (en) 2015-11-23 2016-11-22 Composition and process for selectively etching p-doped polysilicon relative to silicon nitride

Publications (2)

Publication Number Publication Date
CN108369898A CN108369898A (zh) 2018-08-03
CN108369898B true CN108369898B (zh) 2022-08-23

Family

ID=58763622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680073524.0A Active CN108369898B (zh) 2015-11-23 2016-11-22 用于相对于氮化硅选择性蚀刻p掺杂多晶硅的组合物及方法

Country Status (7)

Country Link
US (1) US10991809B2 (zh)
EP (1) EP3381046B1 (zh)
JP (3) JP6885942B2 (zh)
KR (1) KR102090307B1 (zh)
CN (1) CN108369898B (zh)
TW (1) TWI722055B (zh)
WO (1) WO2017091572A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7177344B2 (ja) 2017-11-14 2022-11-24 セントラル硝子株式会社 ドライエッチング方法
US11441229B2 (en) * 2018-07-06 2022-09-13 Entegris, Inc. Method for selectively removing nickel platinum material
CN109554711A (zh) * 2019-01-31 2019-04-02 武汉华星光电半导体显示技术有限公司 蚀刻液组合物
WO2020207824A1 (en) * 2019-04-09 2020-10-15 Basf Se Composition comprising an ammonia-activated siloxane for avoiding pattern collapse when treating patterned materials with line-space dimensions of 50 nm or below
CN110373719B (zh) * 2019-08-13 2020-12-15 湖北兴福电子材料有限公司 一种高选择比的多晶硅蚀刻液及其制备方法
US11421157B2 (en) * 2019-08-21 2022-08-23 Entegris, Inc. Formulations for high selective silicon nitride etch
EP4045978A4 (en) * 2019-10-17 2023-11-15 Versum Materials US, LLC ETCHING COMPOSITION AND METHOD FOR AN EUV MASK PROTECTION STRUCTURE
JP7446097B2 (ja) * 2019-12-06 2024-03-08 東京応化工業株式会社 表面処理剤及び表面処理方法
CN111019659B (zh) * 2019-12-06 2021-06-08 湖北兴福电子材料有限公司 一种选择性硅蚀刻液
JP7418261B2 (ja) * 2020-03-26 2024-01-19 東京エレクトロン株式会社 基板処理方法および基板処理装置
KR20240012468A (ko) 2021-05-26 2024-01-29 엔테그리스, 아이엔씨. 질화규소 막을 선택적으로 에칭하기 위한 조성물 및 방법
CN115558601B (zh) * 2022-11-30 2023-06-06 苏州大学 一种迷你哺乳动物模型及其应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008098034A1 (en) * 2007-02-06 2008-08-14 Advanced Technology Materials, Inc. Composition and process for the selective removal of tisin

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998246A (en) * 1997-08-08 1999-12-07 National Science Council Of Republic Of China Self-aligned manufacturing method of a thin film transistor for forming a single-crystal bottom-gate and an offset drain
US6833084B2 (en) * 1999-04-05 2004-12-21 Micron Technology, Inc. Etching compositions
US6346467B1 (en) * 1999-09-02 2002-02-12 Advanced Micro Devices, Inc. Method of making tungsten gate MOS transistor and memory cell by encapsulating
DE19962136A1 (de) * 1999-12-22 2001-06-28 Merck Patent Gmbh Verfahren zur Rauhätzung von Siliziumsolarzellen
JP2007318172A (ja) * 2000-07-31 2007-12-06 Mitsubishi Chemicals Corp エッチング液の製造方法
TW511180B (en) 2000-07-31 2002-11-21 Mitsubishi Chem Corp Mixed acid solution in etching process, process for producing the same, etching process using the same and process for producing semiconductor device
US6653199B2 (en) * 2001-10-09 2003-11-25 Micron Technology, Inc. Method of forming inside rough and outside smooth HSG electrodes and capacitor structure
US6698619B2 (en) 2002-05-03 2004-03-02 Advanced Technology Materials, Inc. Returnable and reusable, bag-in-drum fluid storage and dispensing container system
US7188644B2 (en) 2002-05-03 2007-03-13 Advanced Technology Materials, Inc. Apparatus and method for minimizing the generation of particles in ultrapure liquids
US7153734B2 (en) * 2003-12-29 2006-12-26 Intel Corporation CMOS device with metal and silicide gate electrodes and a method for making it
CN1690120A (zh) * 2004-03-01 2005-11-02 三菱瓦斯化学株式会社 具有高减震能力的树脂组合物
JP2006319171A (ja) 2005-05-13 2006-11-24 Tosoh Corp エッチング用組成物
KR101288572B1 (ko) * 2008-12-17 2013-07-22 제일모직주식회사 보관안정성이 우수한 레지스트 하층막용 하드마스크 조성물
US8461566B2 (en) 2009-11-02 2013-06-11 Micron Technology, Inc. Methods, structures and devices for increasing memory density
US8980121B2 (en) * 2010-01-28 2015-03-17 Mitsubishi Gas Chemical Company, Inc. Etching liquid for a copper/titanium multilayer thin film
CN101924139B (zh) * 2010-06-25 2012-05-30 北京大学 一种应变沟道场效应晶体管及其制备方法
SG10201508015RA (en) * 2010-10-06 2015-10-29 Entegris Inc Composition and process for selectively etching metal nitrides
JP2012238849A (ja) * 2011-04-21 2012-12-06 Rohm & Haas Electronic Materials Llc 改良された多結晶テクスチャ化組成物および方法
TW201311869A (zh) 2011-06-16 2013-03-16 Advanced Tech Materials 選擇性蝕刻氮化矽之組成物及方法
JP2014212138A (ja) * 2011-09-02 2014-11-13 シャープ株式会社 Ｓｉエッチング液
US8894877B2 (en) * 2011-10-19 2014-11-25 Lam Research Ag Method, apparatus and composition for wet etching
US8716145B2 (en) * 2011-11-29 2014-05-06 Intermolecular, Inc. Critical concentration in etching doped poly silicon with HF/HNO3
JP5868437B2 (ja) * 2013-04-26 2016-02-24 株式会社Tkx 太陽電池用シリコンウエハーの製造方法
JP2014232829A (ja) * 2013-05-30 2014-12-11 日本化成株式会社 太陽電池用シリコンウエハーの製造方法
US9263278B2 (en) 2013-12-17 2016-02-16 Applied Materials, Inc. Dopant etch selectivity control

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008098034A1 (en) * 2007-02-06 2008-08-14 Advanced Technology Materials, Inc. Composition and process for the selective removal of tisin

Also Published As

Publication number Publication date
EP3381046A4 (en) 2019-07-10
JP2021090061A (ja) 2021-06-10
KR20180075691A (ko) 2018-07-04
CN108369898A (zh) 2018-08-03
US20180337253A1 (en) 2018-11-22
EP3381046B1 (en) 2022-12-28
JP2023089051A (ja) 2023-06-27
JP6885942B2 (ja) 2021-06-16
KR102090307B1 (ko) 2020-03-17
WO2017091572A1 (en) 2017-06-01
EP3381046A1 (en) 2018-10-03
TWI722055B (zh) 2021-03-21
TW201736576A (zh) 2017-10-16
JP2018535558A (ja) 2018-11-29
US10991809B2 (en) 2021-04-27

Similar Documents

Publication Publication Date Title
CN108369898B (zh) 用于相对于氮化硅选择性蚀刻p掺杂多晶硅的组合物及方法
KR102092720B1 (ko) 게르마늄에 대해 실리콘 게르마늄을 선택적으로 에칭하기 위한 배합물
US9158203B2 (en) Compositions and methods for the selective removal of silicon nitride
WO2012174518A2 (en) Compositions and methods for selectively etching silicon nitride
TWI654340B (zh) Ｎｉ：ＮｉＧｅ：Ｇｅ選擇性蝕刻配方及其使用方法
KR102283745B1 (ko) 반도체 소자의 제조 동안 질화티탄에 비해 질화탄탈을 선택적으로 제거하기 위한 에칭액
US9029224B2 (en) High-K layers, transistors, and fabrication method
TWI754684B (zh) 用於半導體表面之氣相鈍化的系統及方法
TWI822057B (zh) 用於選擇性蝕刻氮化矽膜之組合物及方法
CN118715596A (zh) 组合物、以及使用其的半导体基板的制造方法及蚀刻方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant