TWI722055B - 用於相對於氮化矽選擇性蝕刻p摻雜多晶矽之組合物及方法 - Google Patents

用於相對於氮化矽選擇性蝕刻p摻雜多晶矽之組合物及方法 Download PDF

Info

Publication number
TWI722055B
TWI722055B TW105138383A TW105138383A TWI722055B TW I722055 B TWI722055 B TW I722055B TW 105138383 A TW105138383 A TW 105138383A TW 105138383 A TW105138383 A TW 105138383A TW I722055 B TWI722055 B TW I722055B
Authority
TW
Taiwan
Prior art keywords
acid
ether
nitrate
weight
glycol
Prior art date
Application number
TW105138383A
Other languages
English (en)
Other versions
TW201736576A (zh
Inventor
史帝芬 比洛德歐
艾曼紐 I 庫帕
Original Assignee
美商恩特葛瑞斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商恩特葛瑞斯股份有限公司 filed Critical 美商恩特葛瑞斯股份有限公司
Publication of TW201736576A publication Critical patent/TW201736576A/zh
Application granted granted Critical
Publication of TWI722055B publication Critical patent/TWI722055B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本發明係關於一種用於自微電子裝置相對於氮化矽選擇性移除p摻雜多晶矽(例如，硼摻雜多晶矽)之移除組合物及方法，該微電子裝置具有該材料於其上。該基板較佳包含高k/金屬閘極整合方案。

Description

用於相對於氮化矽選擇性蝕刻P摻雜多晶矽之組合物及方法
本發明係關於用於自包含其之基板相對於氮化矽選擇性移除p摻雜多晶矽之組合物及方法。基板較佳包含高k/金屬閘極整合方案。
習知半導體裝置可包括大數目之金屬氧化物半導體場效電晶體(「MOSFET」)，各者包含至少一個源極、漏極及閘極區。互補金屬氧化物半導體(「CMOS」)使用p型及n型MOSFET之互補及對稱對，允許在晶片上邏輯函數之更高密度。 MOS或CMOS電晶體之閘極區大體由置放在氧化物絕緣體/介電質(例如，SiO2 )上方或頂部之閘極材料(例如，多晶矽)組成，其隨後覆蓋或在半導體材料(一種組合，通常稱作「閘極堆疊」)之頂部上。不管金屬閘極及金屬氧化物半導體中「金屬」之參考，多晶矽為習知閘極製造中最常見的閘極材料。多晶矽已為閘極電極之製造中的較佳材料，此歸因於與其沈積之簡易性、其在後續製造步驟(例如，退火)中對於極高溫(超過900至1000℃)之耐受性及其形成自對準閘極之能力。使用金屬之閘極製造遭受許多多晶矽避免之問題。 先前技術中所選之閘極介電質已長期為二氧化矽。由於電晶體已減小尺寸，二氧化矽介電質之厚度亦已按比例縮小以改進閘極電容，由此促進電流及裝置效能。歸因於穿隧，二氧化矽閘極厚度中之減小低於約2 nm已產生大幅度增加之漏電流，其導致難操作的功率消耗及裝置可靠性降低。解決方案已使用高k介電材料取代二氧化矽閘極介電質，其將在不伴隨洩漏效果之情況下允許閘極電容增加。然而，已發現使用另一種材料取代二氧化矽閘極介電質使得製作方法複雜化。 歸因於標準多晶矽閘極與高k閘極介電質間之相容性問題，高k閘極介電質更有利地與金屬閘極電極配對(例如，TiN用於p型閘極；TiAlN用於n型閘極)。然而，金屬閘極在半導體製造中形成多個額外難題，包括在高溫熱退火期間分散成矽及/或朝向中間禁帶功函數遷移之傾向。對於併入至半導體晶圓中之金屬而言不暴露於高溫為至關重要的。一個提議解決方案為採用後閘極製程策略(亦稱為「替代閘極」、「虛設多閘極」或「冷流製程」)，其中在高溫激活退火之後沈積金屬電極。在後閘極製程中，在傳統自對準製程中圖案化多晶矽虛設閘極。當完成剩餘處理步驟時，移除虛設閘極以暴露凹槽，且使金屬沈積在其位置中。可使用PVD (物理氣相沈積)、CVD (化學氣相沈積)或ALD (原子層沈積)用金屬填充凹槽。然而，藉由傳統方法移除虛設閘極形成對於後閘極製程之獨特困難。 傳統半導體蝕刻方法，濕式及乾式，不為選擇性的且將侵蝕不僅犧牲性多晶矽虛設閘極，而且同樣其他暴露之薄膜，例如，氮化矽。強鹼將侵蝕二氧化矽，氧化劑將侵蝕TiN，且多種含(或產生)HF反應劑將侵蝕所有層。 此外，在p型及n型多晶矽電晶體中，p摻雜多晶矽更加難以蝕刻。氫氧化銨蝕刻通常用於移除n型多晶矽。通常藉由濕式蝕刻使用四甲基銨氫氧化物進行移除p型多晶矽，但由於p型(例如，硼)摻雜，蝕刻速率往往會低。此外，已知硝酸/HF/水組合物可蝕刻未摻雜多晶矽，但僅在高硝酸濃度時。因此，歸因於高氮含量，具有硝酸(高濃度)/HF/水之溶液不為有利的。此外，未知此等硝酸(高濃度)/HF/水組合物在蝕刻p摻雜多晶矽(例如，硼摻雜多晶矽)時之有效程度，此等組合物對於氮化矽具有低得多的相容性。 因此，此項技術持續搜尋製造半導體裝置之方法中的改進，包含虛設多閘極技術，尤其p摻雜多晶矽裝置。
本發明之實施例大體上係關於用於自包含其之基板相對於氮化矽移除p摻雜多晶矽之組合物及方法。基板較佳包含高k/金屬閘極整合方案。 在一個態樣中，描述自包含其之基板相對於氮化矽選擇性移除p摻雜多晶矽之方法，該方法包含使包含p摻雜多晶矽之基板及來自基板之氮化矽與移除組合物接觸，其中移除組合物相對於氮化矽選擇性移除p摻雜多晶矽。在一個實施例中，p摻雜多晶矽為硼摻雜多晶矽。 在另一態樣中，描述自包含其之基板相對於氮化矽選擇性移除p摻雜多晶矽之方法，該方法包含使包含p摻雜多晶矽及氮化矽之基板與移除組合物接觸，其中移除組合物相對於氮化矽選擇性移除p摻雜多晶矽，且其中移除組合物包含至少一種硝酸鹽、至少一種氟化物、至少一種強酸、視情況至少一種矽源或至少一種還原劑及視情況至少一種溶劑。在一個實施例中，p摻雜多晶矽為硼摻雜多晶矽。 本發明之其他態樣、特徵及優勢將自隨後揭示內容及所附申請專利範圍更加充分明顯。
本發明之實施例大體上係關於用於自包含其之基板相對於氮化矽選擇性移除p摻雜多晶矽之組合物及方法。更確切而言，本發明之實施例大體上係關於用於自包含其之基板相對於氮化矽移除p摻雜多晶矽(例如，硼摻雜多晶矽)之組合物及濕式類方法，其中組合物及方法不會實質上移除存在於基板上之其他閘極堆疊材料。 為了易於參考，「微電子裝置」對應於半導體基板、平板顯示器、相變記憶體裝置、太陽電池板及其他產品，包括太陽能電池裝置、光伏打裝置及微機電系統(MEMS)，經製造用於微電子、積體電路、能量收集或電腦晶片應用。應理解術語「微電子裝置」、「微電子基板」及「微電子裝置結構」不意欲以任何方式限制且包括將最終成為微電子裝置或微電子總成之任何基板或結構。微電子裝置可經圖案化，經覆蓋控制及/或測試裝置。 如本文所定義，「金屬閘極材料」對應於具有對應於半導體基板之中間能隙的費米能階(Fermi level)之材料，諸如Ti、Ta、W、Mo、Ru、Al、La、氮化鈦、氮化鉭、碳化鉭、碳化鈦、氮化鉬、氮化鎢、氧化釕(IV)、氮化鉭矽、氮化鈦矽、碳氮化鉭、碳氮化鈦、鋁化鈦、鋁化鉭、氮化鈦鋁、氮化鉭鋁、氧化鑭或其組合。應瞭解，揭示為金屬閘極材料之化合物可具有變化的化學計量。因此，本文氮化鈦將表示為TiNx ，本文氮化鉭將表示為TaNx ，等等。 如本文所定義，「高k介電」材料對應於：鉿氧化物(例如，HfO2 )；鋯氧化物(例如，ZrO2 )；鉿氧基矽酸鹽；鉿矽酸鹽；鋯矽酸鹽；鈦矽酸鹽；鋁氧化物；其鑭摻雜類似物(例如，LaAlO3 )；鋁矽酸鹽；鉭酸鹽(例如，Ta2 O5 )；鉿及矽之氧化物及氮化物(例如，HfSiON)；其鑭摻雜類似物(例如，HfSiON(La))；鈦酸鋇鍶(BST)；鉿及鋁之氧化物(例如，Hfx Aly Oz )；鈦酸鍶(SrTiO3 )；鈦酸鋇(BaTiO3 )；及其組合。 如本文所定義，「閘極堆疊材料」對應於在微電子裝置上之：鉭、氮化鉭、氮化鈦、鈦、鎳、鈷、鎢、氮化鎢及前述金屬之矽化物；低k介電質；多晶矽；聚SiGe；氧化矽；氮化矽；BEOL層；高k替代閘極；鉿氧化物；鉿氧基矽酸鹽；鋯氧化物；鑭系氧化物；鈦酸鹽；其氮摻雜類似物；釕；銥；鎘；鉛；硒；銀；MoTa；及其組合及鹽。 如本文所定義，「胺」物質包括至少一種一級胺、二級胺、三級胺及胺-N-氧化物，其限制條件為根據此定義，含銨鹽不視為「胺」。胺化學式可表示為NR1 R2 R3 ，其中R1 、R2 及R3 可與彼此相同或不同且係選自由以下組成之群：氫、直鏈或分支鏈C1 -C6 烷基(例如，甲基、乙基、丙基、丁基、戊基、己基)、C6 -C10 芳基(例如，苯甲基)、直鏈或分支鏈C1 -C6 烷醇(例如，甲醇、乙醇、丙醇、丁醇、戊醇、己醇)及其組合。如本文所定義，「含銨鹽」包含陽離子[NR1 R2 R3 R4 ]+ ，其中R1 、R2 、R3 及R4 與彼此相同或不同且係選自由以下組成之群：氫、C1 -C6 烷基(例如，甲基、乙基、丙基、丁基、戊基、己基)、C1 -C6 烷醇(例如，甲氧基、乙氧基、丙氧基、丁氧基、戊氧基、己氧基)及C6 -C10 芳基(例如，苯甲基)。 如本文所使用，「約」意欲對應於所述值之±5%。 「實質上不含」在本文中定義為少於2重量%、較佳少於1重量%、更佳少於0.5重量%、甚至更佳少於0.1重量%且最佳0重量%。 如本文所使用，「相對於氮化矽選擇性移除p摻雜多晶矽」對應於蝕刻速率選擇率為約2:1至約1000:1，較佳約10:1至約300:1，且最佳約50:1至約200:1，其中比率係基於厚度作為時間之函數。換言之，當p摻雜多晶矽之蝕刻速率為2 nm min- 1 (或至多1000 nm min- 1 )時，氮化矽之蝕刻速率為至多1 nm min- 1 。 如本文所使用，術語「移除」對應於使用移除組合物自基板選擇性移除p摻雜(例如，硼摻雜)多晶矽。應瞭解p摻雜多晶矽(例如，硼摻雜多晶矽)溶解或者溶於移除組合物中，較佳溶解。此外，熟習此項技術者應瞭解組合物可包括溶解或者溶於其中之可忽略量的來自基板的氮化矽。 如本文所使用，「氟化」物質對應於包括(但不限於)氟離子(F- )及HF2 - 或包含其之鹽的物質。應瞭解氟化物質可作為氟化物質包括或原位產生。 如本文所使用，「硝酸鹽」物質對應於包括(但不限於)硝酸及其鹽、較佳硝酸銨或其酯之物質。 如本文所使用，「氮化矽」及「Si3 N4 」對應於純氮化矽(Si3 N4 )以及晶體結構中包括氫、碳及/或氧雜質之不純氮化矽。 如本文所使用，「多晶矽」或多晶Si或聚Si應由熟習此項技術者理解為由多個小矽結晶組成之矽的多晶形式。其通常利用低壓化學氣相沈積(LPCVD)經沈積且通常經摻雜n型多晶矽或p型多晶矽。如由熟習此項技術者容易地理解，摻雜之程度可在輕度摻雜(例如，在1013 cm- 3 至1018 cm- 3 之範圍內)至大量摻雜(例如，大於1018 cm- 3 )之範圍內變化。p摻雜材料之實例包括摻雜有來自週期表之IIIA族的摻雜劑物質(諸如硼、鋁、鎵及/或銦)之多晶矽。n摻雜材料可例如為摻雜有來自週期表之IV族(矽、鍺或錫)或V族(磷、砷、銻或鉍)的摻雜劑物質之多晶矽。虛設多晶矽可經摻雜以提供p摻雜及/或n摻雜閘極材料，使得所得p摻雜及/或n摻雜材料可經選擇性移除。 如下文更充分地描述，本發明之組合物可實施於廣泛多種特定調配物中。 在所有該等組合物中，其中參考重量百分比變化(包括零下限)論述組合物之特定組分，應理解該等組分可存在或不存在於組合物之各種特定實施例中，且在存在該等組分之實例中，以其中該等組分經採用之組合物的總重量計，其可以低至0.00001重量百分比之濃度存在。 在一個態樣中，描述自包含其之基板相對於氮化矽選擇性移除p摻雜多晶矽之方法，該方法包含使包含p摻雜多晶矽及氮化矽之基板與移除組合物接觸，其中移除組合物相對於氮化矽選擇性移除p摻雜多晶矽。較佳地，組合物不會實質上移除存在於基板上之其他閘極堆疊材料。在一個實施例中，p摻雜多晶矽包含硼。基板較佳包含高k/金屬閘極整合方案。 相對於氮化矽選擇性移除p摻雜多晶矽之方法在約10℃至約75℃、較佳約20℃至約50℃範圍內之溫度下。熟習此項技術者應瞭解移除時間視移除是否在單晶圓工具或多晶圓工具中進行而變化，其中對於前者時間較佳地在約30秒至約4分鐘之範圍內，且對於後者在約1分鐘至約20分鐘之範圍內。該等接觸時間及溫度為說明性的，且可採用有效地自基板相對於氮化矽選擇性移除p摻雜多晶矽之任何其他合適的時間及溫度。 較佳地p摻雜多晶矽之移除速率在約50 nm min- 1 至約500 nm min- 1 、更佳約100 nm min- 1 至約300 nm min- 1 且最佳約120 nm min- 1 至約300 nm min- 1 之範圍內。 如本文所描述，氮化矽之移除速率低於p摻雜多晶矽(例如，硼摻雜多晶矽)之移除速率。舉例而言，氮化矽之移除速率較佳低於約3 nm min- 1 ，更佳低於約2 nm min- 1 且最佳低於約1 nm min- 1 。 如上文所介紹，已知硝酸/HF/水組合物可蝕刻p型多晶矽，但僅在高硝酸濃度下，其中高氮含量為不利的。出人意料地，本發明人發現降低硝酸濃度同時添加硫酸產生能夠相對於氮化矽選擇性移除p摻雜多晶矽(例如，硼摻雜多晶矽)，同時仍具有p摻雜多晶矽之高蝕刻速率的移除組合物。 在第二態樣中，描述移除組合物，該移除組合物包括至少一種硝酸鹽、至少一種氟化物、至少一種強酸、視情況至少一種矽源、視情況至少一種還原劑及視情況至少一種溶劑，用於相對於氮化矽選擇性移除p摻雜多晶矽。較佳地，組合物不會實質上移除存在於基板上之其他閘極堆疊材料。在一個實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物及至少一種強酸組成。在另一實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物及至少一種含硫強酸組成。在又一實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物、至少一種強酸及至少一種溶劑組成。在再一實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物、至少一種含硫強酸及至少一種溶劑組成。在另一實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物及至少一種強酸組成，其中移除組合物實質上不含添加的水。在另一實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物及至少一種含硫強酸組成，其中移除組合物實質上不含添加的水。在另一實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物、至少一種強酸及至少一種矽源或至少一種還原劑組成。在另一實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物、至少一種含硫強酸及至少一種矽源組成。在另一實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物、至少一種含硫強酸及至少一種還原劑組成。在另一實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物、至少一種強酸、至少一種矽源或至少一種還原劑及至少一種溶劑組成。在又一實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物、至少一種含硫酸、至少一種矽源及至少一種溶劑組成。在另一實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物、至少一種含硫酸、至少一種還原劑及至少一種溶劑組成。在再一實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物、至少一種強酸及至少一種矽源或至少一種還原劑組成，其中移除組合物實質上不含添加的水。在再一實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物、至少一種強酸、至少一種矽源或至少一種還原劑及至少一種溶劑組成。在再一實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物、至少一種含硫強酸及至少一種矽源組成，其中移除組合物實質上不含添加的水。在又一實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物、至少一種含硫強酸、至少一種矽源及至少一種溶劑組成。在又一實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物、至少一種含硫強酸及至少一種還原劑組成，其中移除組合物實質上不含添加的水。在另一實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物、至少一種含硫強酸、至少一種還原劑及至少一種溶劑組成。在再一實施例中，移除組合物包含、由或基本上由至少一種硝酸鹽、至少一種氟化物、至少一種強酸、至少一種矽源、至少一種還原劑及至少一種溶劑組成。 在本發明之一較佳實施例中，移除組合物實質上不含XeF2 、胺、氯化物(Cl- )、金屬鹵化物、螯合劑(例如，亞胺基二乙酸、丙二酸、乙二酸、丁二酸、硼酸、蘋果酸、2,4-戊二酮及/或二醇醚螯合劑)及其組合。第二態樣之移除組合物的pH (或Hammett酸度函數H0 )較佳低於2，較佳在2至約-8、更佳-1至約-5之範圍內。 至少一種溶劑可包含水及/或選自由以下組成之群的至少一種水可混溶性有機溶劑：甲醇、乙醇、異丙醇、丁醇、戊醇、己醇、2-乙基-1-己醇、庚醇、辛醇、乙二醇、丙二醇、丁二醇、碳酸伸丁酯、碳酸伸乙酯、碳酸伸丙酯、二丙二醇、二乙二醇單甲醚、三乙二醇單甲醚、二乙二醇單乙醚、三乙二醇單乙醚、乙二醇單丙醚、乙二醇單丁醚、二乙二醇單丁醚、三乙二醇單丁醚、乙二醇單己醚、二乙二醇單己醚、乙二醇苯醚、丙二醇甲醚、二丙二醇甲醚(DPGME)、三丙二醇甲醚(TPGME)、二丙二醇二甲醚、二丙二醇乙醚、丙二醇正丙醚、二丙二醇正丙醚(DPGPE)、三丙二醇正丙醚、丙二醇正丁醚、二丙二醇正丁醚、三丙二醇正丁醚、丙二醇苯醚、2,3-二氫十氟戊烷、乙基全氟丁醚、甲基全氟丁醚、碳酸烷酯、碳酸伸烷酯、4-甲基-2-戊醇、二甲亞碸、環丁碸、甲基磺醯基甲烷、乙酸、乙酸酐、三氟乙酸、緻密流體及其組合。較佳地，至少一種溶劑包含水、環丁碸、甲基磺醯基甲烷及其任何組合。 至少一種氟源包括(但不限於)氫氟酸；氟化銨；二氟化銨；六氟矽酸；四氟硼酸；四氟硼酸四丁銨(TBA-BF4 )；六氟鉭酸；六氟鈦酸；六氟鉭酸銨；具有式[NR1 R2 R3 R4 ]F之氟化四烷基銨，其中R1 、R2 、R3 及R4 與彼此相同或不同且係選自由C1 -C6 烷基(例如，甲基、乙基、丙基、丁基、戊基、己基)及C6 -C10 芳基(例如，苯甲基)組成之群，諸如氟化四甲銨；或其組合。較佳地，至少一種氟化物包含HF。 本文涵蓋之硝酸鹽包括(但不限於)硝酸；硝酸鈉；硝酸鉀；硝酸銣；硝酸鎂；硝酸鈣；硝酸銨；具有式[NR1 R2 R3 R4 ]NO3 之硝酸四烷基銨，其中R1 、R2 、R3 及R4 與彼此相同或不同且係選自由C1 -C6 烷基(例如，甲基、乙基、丙基、丁基、戊基、己基)及C6 -C10 芳基(例如，苯甲基)組成之群，諸如硝酸四甲銨；及其組合。較佳地，至少一種硝酸鹽包含硝酸。 至少一種強酸包括(但不限於)硫酸、烷基磺酸(例如，甲磺酸(MSA)、乙磺酸、2-羥基乙磺酸、正丙磺酸、異丙磺酸、異丁烯磺酸、正丁磺酸、正辛磺酸)、三氟甲磺酸、對甲苯磺酸、四氟硼酸、過氯酸及其組合。較佳地，至少一種強酸包含諸如硫酸之含硫酸。 儘管不希望受理論束縛，但認為矽源穩定p摻雜多晶矽之蝕刻速率。矽源可作為矽粉末、或作為矽烷或兩者之組合添加至移除組合物。矽烷包括(但不限於)正矽酸四甲酯(TMOS)、正矽酸四乙酯(TEOS)、3-胺丙基三甲氧基矽烷、雙[3-(三甲氧基矽基)丙基]-乙二胺、雙[3-(三乙氧基矽基)丙基]-乙二胺、甲基三甲氧基矽烷(MTMS)、聚二甲基矽烷(PDMS)、丙基三甲氧基矽烷(PTMS)、甲基三乙氧基矽烷(MTES)、乙基三乙氧基矽烷、三乙氧基矽烷、三甲氧基矽烷、二甲基二乙氧基矽烷、二乙基二乙氧基矽烷、二乙基二甲氧基矽烷、雙(3-三甲氧基矽基丙基)-N-甲胺、3-(2-胺基乙胺基)丙基三乙氧基矽烷、N-丙基三乙氧基矽烷、3-(2-胺基乙胺基)丙基三甲氧基矽烷、甲基環己基二甲氧基矽烷、二甲基二甲氧基矽烷、二環戊基二甲氧基矽烷、3-[2(乙烯基苯甲基胺基)乙胺基]丙基三甲氧基矽烷、3-胺丙基三乙氧基矽烷、3-(胺丙基)二甲基乙氧基矽烷、3-(胺丙基)甲基二乙氧基矽烷、3-(胺丙基)甲基二甲氧基矽烷、3-(胺丙基)二甲基甲氧基矽烷、N-丁基-3-胺丙基三乙氧基矽烷、N-丁基-3-胺丙基三甲氧基矽烷、N-(β-胺乙基)-γ-胺基-丙基三乙氧基矽烷、4-胺基-丁基二甲基乙氧基矽烷、N-(2-胺乙基)-3-胺丙基甲基二甲氧基矽烷、N-(2-胺乙基)-3-胺丙基甲基二乙氧基矽烷、3-胺丙基甲基二乙氧基矽烷、1,1,3,3-四甲基二矽氧烷、1,1,3,3-四甲基二矽氮烷、(N,N-二甲胺基)二甲基矽烷或其組合。可替代地，或除此以外，矽源可為矽酸四級銨，諸如矽酸四烷基銨。矽源較佳溶解於移除組合物中。較佳地，矽源包含矽粉末。 儘管不希望受理論束縛，但認為蝕刻速率之另一個穩定機制涉及存在經還原氮物質，諸如氧化氮、亞硝酸及二氧化氮，可能呈陽離子形式。該等物質可藉由至少一種硝酸鹽(例如，硝酸)與矽源之反應形成於原位。矽源可作為矽粉末、或作為矽烷或兩者之組合添加至移除組合物。矽烷包括(但不限於)三乙氧基矽烷、三甲氧基矽烷、正矽酸四甲酯(TMOS)、正矽酸四乙酯(TEOS)、3-胺丙基三甲氧基矽烷、雙[3-(三甲氧基矽基)丙基]-乙二胺、雙[3-(三乙氧基矽基)丙基]-乙二胺、甲基三甲氧基矽烷(MTMS)、聚二甲基矽烷(PDMS)、丙基三甲氧基矽烷(PTMS)、甲基三乙氧基矽烷(MTES)、乙基三乙氧基矽烷、三乙氧基矽烷、三甲氧基矽烷、二甲基二乙氧基矽烷、二乙基二乙氧基矽烷、二乙基二甲氧基矽烷、雙(3-三甲氧基矽基丙基)-N-甲胺、3-(2-胺基乙胺基)丙基三乙氧基矽烷、N-丙基三乙氧基矽烷、3-(2-胺基乙胺基)丙基三甲氧基矽烷、甲基環己基二甲氧基矽烷、二甲基二甲氧基矽烷、二環戊基二甲氧基矽烷、3-[2(乙烯基苯甲基胺基)乙胺基]丙基三甲氧基矽烷、3-胺丙基三乙氧基矽烷、3-(胺丙基)二甲基乙氧基矽烷、3-(胺丙基)甲基二乙氧基矽烷、3-(胺丙基)甲基二甲氧基矽烷、3-(胺丙基)二甲基甲氧基矽烷、N-丁基-3-胺丙基三乙氧基矽烷、N-丁基-3-胺丙基三甲氧基矽烷、N-(β-胺乙基)-γ-胺基-丙基三乙氧基矽烷、4-胺基-丁基二甲基乙氧基矽烷、N-(2-胺乙基)-3-胺丙基甲基二甲氧基矽烷、N-(2-胺乙基)-3-胺丙基甲基二乙氧基矽烷、3-胺丙基甲基二乙氧基矽烷、1,1,3,3-四甲基二矽氧烷、1,1,3,3-四甲基二矽氮烷、(N,N-二甲胺基)二甲基矽烷或其組合。可替代地，或除此以外，矽源可為矽酸四級銨，諸如矽酸四烷基銨。矽源較佳溶解於移除組合物中。較佳地，矽源包含矽粉末。 亦可使用至少一種還原劑還原至少一種硝酸鹽(例如，硝酸)之部分。舉例而言，可藉由添加二氧化硫溶液、亞硫酸鹽(例如，亞硫酸氫銨)或硫代硫酸鹽(例如，硫代硫酸銨)或元素硫進行還原。其他還原劑包括(但不限於)二甲亞碸、甲酸及甲醛(氧化成CO2 )、乙醛酸或乙二醛(氧化成乙二酸)、硫酸肼、硫酸羥胺、硼氧雜環己烷(H3 B3 O3 ，氧化成硼酸)、硼烷-胺或硼烷-氨錯合物、硼氫化四甲銨、亞硫酸或硼氫化鉀。較佳地，使用亞硫酸作為還原劑產生經還原氮物質。不涉及添加劑之另一個選擇為至少一種硝酸鹽電化學還原成經還原氮物質。 應瞭解經還原氮物質可為調配物之部分作為添加劑，其中亞硝酸特定言之最適宜地以諸如亞硝酸鉀、亞硝酸二環己胺或亞硝酸四丁銨之亞硝酸鹽的形式添加。可向移除組合物直接添加經還原氮物質之其他化合物包括亞硝醯磺酸、四氟硼酸亞硝醯酯、以及氧化氮(NO)、二氧化氮(NO2 )或其混合物。較佳地，氣體鼓泡通過移除組合物。前文經還原氮物質將替代或除本文所述之至少一種硝酸鹽以外經添加。 值得注意的是，通常藉由殘餘量之水運送氫氟酸、硫酸及硝酸且因此，除有意添加至化學品之組合的任何水以外，在移除組合物中可存在水。可替代地，可使用氣態無水氟化氫及/或發煙硝酸(100%)，其中可添加額外水或其他溶劑。如由熟習此項技術者理解，不認為天然存在水(例如，在濃縮硫酸、濃縮硝酸、濃縮HF等中)為「添加的水」。 在一較佳實施例中，第二態樣之移除組合物包含、由或基本上由以下組成：
Figure 105138383-A0304-0001
 在另一較佳實施例中，第二態樣之移除組合物包含、由或基本上由以下組成：
Figure 105138383-A0304-0002
 在再一較佳實施例中，第二態樣之移除組合物包含、由或基本上由以下組成：
Figure 105138383-A0304-0003
 在又一較佳實施例中，第二態樣之移除組合物包含、由或基本上由以下組成：
Figure 105138383-A0304-0004
 在再一較佳實施例中，第二態樣之移除組合物包含、由或基本上由以下組成：
Figure 105138383-A0304-0005
 在又一較佳實施例中，第二態樣之移除組合物包含、由或基本上由以下組成：
Figure 105138383-A0304-0006
 有利地，本文所述之移除組合物能夠以高蝕刻速率蝕刻p摻雜多晶矽(例如，硼摻雜多晶矽)而同時與氮化矽相容(亦即，存在氮化矽之低蝕刻速率)。此外，處理溫度為適中的，移除組合物可溶於水，組合物製備之成本為低的，且由於移除組合物中之低磷及氮含量，廢料為少的。 儘管不希望受理論束縛，但認為硝酸鹽比氟化物之重量百分比的比率影響p摻雜多晶矽相對於氮化矽之選擇率。初始結果表明在約0.2:1至約2:1、較佳約0.3:1至約1:1範圍內之70%硝酸比49%HF之重量百分比的比率產生p摻雜多晶矽(例如，硼摻雜多晶矽)相對於氮化矽之最佳選擇率(大於50:1選擇率)。此外，初始結果表明可存在理想重量百分比之含硫酸(例如，硫酸)，舉例而言，產生p摻雜多晶矽(例如，硼摻雜多晶矽)相對於氮化矽之最佳選擇率(大於50:1選擇率)的在約60重量%至約70重量%範圍內之濃縮硫酸。另外，發現添加至少一種矽源或至少一種還原劑催化p摻雜多晶矽之蝕刻速率以及提供p摻雜多晶矽之穩定蝕刻速率。 在本發明之另一態樣中，本文所述之移除組合物可進一步包括經溶解之p摻雜多晶矽，例如，硼摻雜多晶矽。舉例而言，移除組合物可包含、基本上由或由至少一種硝酸鹽、至少一種氟化物、至少一種強酸、視情況至少一種矽源或至少一種還原劑及視情況至少一種溶劑組成。 應瞭解慣例為製備在使用前欲稀釋之移除組合物的濃縮形式。舉例而言，可以更加濃縮之形式製造移除組合物，包括至少一種硝酸鹽、至少一種氟化物、至少一種強酸、視情況至少一種矽源、視情況至少一種還原劑及視情況至少一種溶劑，且隨後在使用前在製造廠及/或在工廠使用期間用溶劑及/或額外強酸稀釋。稀釋比率可在約0.1份稀釋劑:1份移除組合物濃縮物至約100份稀釋劑:1份移除組合物濃縮物之範圍內。 應進一步理解用以在使用時分配或處理混合物之系統的侷限性可需要流變特徵曲線之修改以減小混合物之黏度。為此目的，使用表面活性劑、聚合物或其類似物可減小黏度或總體流變特徵曲線(亦即，牛頓至非牛頓)以改進混合物之處理能力。存在使用呈高縱橫比特徵之移除組合物以及改進處理後之沖洗特性的潛在額外益處。 易於藉由單純添加各別成分且混合至均質狀況調配本發明之移除組合物。此外，移除組合物可易於調配為在使用之時或之前經混合之單包裝調配物或多組份調配物，較佳多組份調配物。多組份調配物之單獨組份可在工具處或在混合區/區域中經混合，諸如內嵌攪拌機或在工具上游之儲槽中。預期多組份調配物之各種組份可含有成分/組分之任何組合，當混合在一起時形成所希望之移除組合物。在本發明之廣泛實踐中，各別成分之濃度可在特定多個移除組合物中廣泛變化，亦即，更稀或更濃，且應瞭解本發明之移除組合物可不同地及替代地包含、由或基本上由符合本文揭示內容之成分的任何組合組成。 因此，本發明之另一態樣係關於套組，其在一或多個容器中包括經調適以形成本發明之組合物的一或多種組分。較佳地，套組在一或多個容器中包括至少一種硝酸鹽、至少一種氟化物、至少一種強酸、視情況至少一種矽源、視情況至少一種還原劑及視情況至少一種溶劑，用於在工廠處或使用時與溶劑及/或額外強酸混合。套組之容器必須適合於儲存及運送該等移除組合物，舉例而言，NOWPak®容器(Advanced Technology Materials, Inc., Danbury,美國康涅狄格州)。含有移除組合物之組分的一或多個容器較佳包括用於使該一或多個容器中之組分呈用於摻合及分配的流體連通的構件。舉例而言，參看NOWPak®容器，可向該一或多個容器中襯墊之外部施加氣體壓力以使得襯墊之內容物的至少一部分釋放且因此使能夠用於摻合及分配之流體連通。替代地，可向可用於使能夠流體連通之習知可加壓容器或泵的頂部空間施加氣體壓力。另外，系統較佳包括分配端口用以分配經摻合移除組合物至處理工具。 實質上化學惰性、無雜質、可撓性及彈性聚合薄膜材料，諸如高密度聚乙烯較佳用於製造該一或多個容器之襯墊。處理合乎需要的襯墊材料不需要共擠塑或障壁層，且不需任何顏料、UV抑制劑或處理製劑，其可不利地影響需要待安置於襯墊中之組分的純度。合乎需要的襯墊材料之清單包括包含原始(無添加劑)聚乙烯、原始聚四氟乙烯(PTFE)、聚丙烯、聚胺脂、聚偏二氯乙烯、聚氯乙烯、聚縮醛、聚苯乙烯、聚丙烯腈、聚丁烯等之薄膜。該等襯墊材料之較佳厚度在約5密耳(0.005吋)至約30密耳(0.030吋)之範圍內，例如20密耳(0.020吋)之厚度。 關於用於套組之容器，以下專利及專利申請案之揭示內容在此以其各別全文引用之方式併入本文中：美國專利第7,188,644號名稱為「APPARATUS AND METHOD FOR MINIMIZING THE GENERATION OF PARTICLES IN ULTRAPURE LIQUIDS；」美國專利第6,698,619號名稱為「RETURNABLE AND REUSABLE, BAG-IN-DRUM FLUID STORAGE AND DISPENSING CONTAINER SYSTEM；」及在2009年11月24日以John E.Q. Hughes之名義申請之美國專利申請案第12/599,291號名稱為「SYSTEMS AND METHODS FOR MATERIAL BLENDING AND DISTRIBUTION」。 如應用於微電子製造操作，有效地採用本文所述之移除組合物以自微電子裝置之表面相對於氮化矽選擇性移除p摻雜多晶矽(例如，硼摻雜多晶矽)，且可在應用經調配以自裝置之表面移除替代材料的其他組合物之前或之後應用於該表面。重要的是，本文所述之移除組合物相對於氮化矽選擇性移除p摻雜多晶矽(例如，硼摻雜多晶矽)而實質上不移除存在於基板上之其他金屬堆疊材料。 在移除應用中，以任何合適之方式使移除組合物應用於裝置，例如，藉由使移除組合物噴霧至裝置之表面上、藉由使裝置浸漬於移除組合物之靜態或動態體積中、藉由使裝置與具有移除組合物吸附其上之另一種材料(例如，墊片或纖維吸附劑施料器元件)接觸、或藉由其中使移除組合物與具有p摻雜多晶矽及氮化矽之裝置移除接觸之任何其他合適之方法、方式或技術。此外，本文涵蓋分批或單晶圓處理。 在達成所希望之移除操作之後，易於自裝置移除先前應用於其上之移除組合物，例如，藉由沖洗、洗滌或如可為所希望的及靈驗的其他移除步驟。舉例而言，可利用包括去離子水之沖洗溶液沖洗裝置及/或乾燥(例如，自旋乾燥、N2 、溶劑(諸如IPA)蒸氣乾燥等)裝置。視情況存在之少量鹼性反應劑諸如氨可添加至沖洗水，以便使其pH達約10。認為此改良適用於阻止在高濃度硫酸溶液中處理之矽類表面的硫酸鹽污染。 本發明之另一態樣係關於根據本發明之方法製得之經改良微電子裝置及係關於含有該等微電子裝置之製品。 本發明之又一態樣係關於製造包含微電子裝置之物品的方法，該方法包含使微電子裝置與移除組合物接觸持續充足時間，以自具有該材料於其上之微電子裝置相對於氮化矽選擇性移除p摻雜多晶矽(例如，硼摻雜多晶矽)，及使該微電子裝置併入至該物品中。移除組合物可包含、由或基本上由至少一種硝酸鹽、至少一種氟化物、至少一種強酸、視情況至少一種矽源或至少一種還原劑及視情況至少一種溶劑組成。 本發明之另一態樣係關於一種製品，該製品包含微電子裝置基板及移除組合物，其中微電子裝置基板包含p摻雜多晶矽(例如，硼摻雜多晶矽)及氮化矽。舉例而言，移除組合物可包含至少一種硝酸鹽、至少一種氟化物、至少一種強酸、視情況至少一種矽源或至少一種還原劑及視情況至少一種溶劑。 在另一態樣中，本發明係關於一種製造半導體裝置之方法，其包含進行後閘極製程，包括形成p摻雜多晶矽之虛設閘極，且隨後移除虛設閘極以經由金屬閘極替換，其中虛設閘極係藉由本文所描述之移除組合物移除。 熟習此項技術者應瞭解，本文所述之移除組合物不限於相對於氮化矽選擇性移除p摻雜多晶矽，但一般而言可用以移除含矽材料(例如，犧牲性多晶矽(摻雜或未摻雜)及結晶矽)，如由熟習此項技術者所理解。 藉由下文論述之說明性實例更充分地展示本發明之特徵及優勢。實例 1 樣品調配物之實例展示於下表1中。 表1：調配物A-D
Figure 105138383-A0304-0007
 調配物A-D之效能展示於下表2中。在自旋晶圓上以400 RPM量測蝕刻速率。在55℃下持續範圍多達37.4天之時間執行加速存放期測試。表2中展示之時間用於預測之20℃下老化行為且包括預計為10×之加速係數。 表2：調配物A-D之實驗結果
Figure 105138383-A0304-0008
 _________________ 儘管本文已參看說明性實施例及特徵不同地揭示本發明，但應瞭解上文描述之實施例及特徵不意欲限制本發明，且基於本文揭示內容，其他變化、修改及其他實施例將向一般技術者表明自身。因此如在下文給出之申請專利範圍的精神及範疇內涵蓋所有該等變化、修改及替代實施例，將大致解釋本發明。

Claims (10)

  1. 一種相對於氮化矽選擇性移除p摻雜多晶矽之方法，該方法包含使包含p摻雜多晶矽及氮化矽之基板與移除組合物接觸，該移除組合物包含0.1重量%至1重量%之至少一種硝酸鹽、0.1重量%至3重量%之至少一種氟化物、50重量%至85重量%之至少一種強酸、0.00001重量%至0.5重量%之至少一種矽源或至少一種還原劑及10.5重量%至49.8重量%之至少一種溶劑，其中該移除組合物具有在0.2：1至2：1範圍內之至少一種硝酸鹽比至少一種氟化物之比率及2至-8之pH，且相對於氮化矽選擇性移除該p摻雜多晶矽。
  2. 如請求項1之方法，其中該至少一種氟化物包含選自由以下組成之群的物質：氫氟酸；氟化銨；二氟化銨；六氟矽酸；四氟硼酸；四氟硼酸四丁銨(TBA-BF4)；六氟鉭酸；六氟鈦酸；六氟鉭酸銨；具有式[NR1R2R3R4]F之氟化四烷基銨，其中R1、R2、R3及R4與彼此相同或不同且係選自由C1-C6烷基及C6-C10芳基組成之群；及其組合。
  3. 如請求項1之方法，其中該至少一種硝酸鹽包含選自由以下組成之群的物質：硝酸；硝酸鈉；硝酸鉀；硝酸銣；硝酸鎂；硝酸鈣；硝酸銨；具有式[NR1R2R3R4]NO3之硝酸四烷基銨，其中R1、R2、R3及R4與彼此相同或不同且係選自由C1-C6烷基及C6-C10芳基組成之群；及其組合。
  4. 如請求項1之方法，其中該移除組合物進一步包含至少一種溶劑，且 其中該至少一種溶劑包含選自由以下組成之群的物質：水、甲醇、乙醇、異丙醇、丁醇、戊醇、己醇、2-乙基-1-己醇、庚醇、辛醇、乙二醇、丙二醇、丁二醇、碳酸伸丁酯、碳酸伸乙酯、碳酸伸丙酯、二丙二醇、二乙二醇單甲醚、三乙二醇單甲醚、二乙二醇單乙醚、三乙二醇單乙醚、乙二醇單丙醚、乙二醇單丁醚、二乙二醇單丁醚、三乙二醇單丁醚、乙二醇單己醚、二乙二醇單己醚、乙二醇苯醚、丙二醇甲醚、二丙二醇甲醚(DPGME)、三丙二醇甲醚(TPGME)、二丙二醇二甲醚、二丙二醇乙醚、丙二醇正丙醚、二丙二醇正丙醚(DPGPE)、三丙二醇正丙醚、丙二醇正丁醚、二丙二醇正丁醚、三丙二醇正丁醚、丙二醇苯醚、2,3-二氫十氟戊烷、乙基全氟丁醚、甲基全氟丁醚、碳酸烷酯、碳酸伸烷酯、4-甲基-2-戊醇、乙酸、乙酸酐、三氟乙酸、二甲亞碸、環丁碸、甲基磺醯基甲烷、緻密流體及其組合。
  5. 如請求項1之方法，其中該至少一種強酸包含選自由以下組成之群的物質：硫酸、甲磺酸(MSA)、乙磺酸、2-羥基乙磺酸、正丙磺酸、異丙磺酸、異丁烯磺酸、正丁磺酸、正辛磺酸、三氟甲磺酸、對甲苯磺酸、四氟硼酸、過氯酸及其組合。
  6. 如請求項1之方法，其中至少一種強酸之量為60重量%至80重量%，且其中至少一種溶劑之量為約16重量%至約39.8重量%。
  7. 如請求項1之方法，其同時包含該至少一種矽源及該至少一種還原劑。
  8. 如請求項1之方法，其中該至少一種矽源係選自由以下組成之群：矽粉末、正矽酸四甲酯(TMOS)、正矽酸四乙酯(TEOS)、3-胺丙基三甲氧基矽烷、雙[3-(三甲氧基矽基)丙基]-乙二胺、雙[3-(三乙氧基矽基)丙基]-乙二胺、甲基三甲氧基矽烷(MTMS)、聚二甲基矽烷(PDMS)、丙基三甲氧基矽烷(PTMS)、甲基三乙氧基矽烷(MTES)、乙基三乙氧基矽烷、三乙氧基矽烷、三甲氧基矽烷、二甲基二乙氧基矽烷、二乙基二乙氧基矽烷、二乙基二甲氧基矽烷、雙(3-三甲氧基矽基丙基)-N-甲胺、3-(2-胺基乙胺基)丙基三乙氧基矽烷、N-丙基三乙氧基矽烷、3-(2-胺基乙胺基)丙基三甲氧基矽烷、甲基環己基二甲氧基矽烷、二甲基二甲氧基矽烷、二環戊基二甲氧基矽烷、3-[2(乙烯基苯甲基胺基)乙胺基]丙基三甲氧基矽烷、3-胺丙基三乙氧基矽烷、3-(胺丙基)二甲基乙氧基矽烷、3-(胺丙基)甲基二乙氧基矽烷、3-(胺丙基)甲基二甲氧基矽烷、3-(胺丙基)二甲基甲氧基矽烷、N-丁基-3-胺丙基三乙氧基矽烷、N-丁基-3-胺丙基三甲氧基矽烷、N-(β-胺乙基)-γ-胺基-丙基三乙氧基矽烷、4-胺基-丁基二甲基乙氧基矽烷、N-(2-胺乙基)-3-胺丙基甲基二甲氧基矽烷、N-(2-胺乙基)-3-胺丙基甲基二乙氧基矽烷、3-胺丙基甲基二乙氧基矽烷、1,1,3,3-四甲基二矽氧烷、1,1,3,3-四甲基二矽氮烷、(N,N-二甲胺基)二甲基矽烷、矽酸四烷基銨及其組合，且其中該至少一種還原劑包含選自由以下組成之群的物質：二氧化硫溶液、亞硫酸鹽、硫代硫酸鹽、亞硫酸、元素硫、二甲亞碸、甲酸、甲醛、乙醛酸、乙二醛、硫酸肼、硫酸羥胺、硼氧烴三聚物(boroxine)、硼烷-胺錯合物、硼烷-氨錯合物、硼氫化四甲銨、硼氫化鉀及其組合。
  9. 如請求項1之方法，其中至少一種強酸之量為60重量%至80重量%，至少一種矽源或至少一種還原劑之量為0.00001重量%至約0.3重量%，且其中至少一種溶劑之量為15.7重量%至約39.8重量%。
  10. 如請求項1之方法，其中該移除組合物之pH在-1至-5之範圍內。
TW105138383A 2015-11-23 2016-11-23 用於相對於氮化矽選擇性蝕刻p摻雜多晶矽之組合物及方法 TWI722055B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201562258735P 2015-11-23 2015-11-23
US62/258,735 2015-11-23
US201662288809P 2016-01-29 2016-01-29
US62/288,809 2016-01-29
US201662353228P 2016-06-22 2016-06-22
US62/353,228 2016-06-22

Publications (2)

Publication Number Publication Date
TW201736576A TW201736576A (zh) 2017-10-16
TWI722055B true TWI722055B (zh) 2021-03-21

Family

ID=58763622

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105138383A TWI722055B (zh) 2015-11-23 2016-11-23 用於相對於氮化矽選擇性蝕刻p摻雜多晶矽之組合物及方法

Country Status (7)

Country Link
US (1) US10991809B2 (zh)
EP (1) EP3381046B1 (zh)
JP (3) JP6885942B2 (zh)
KR (1) KR102090307B1 (zh)
CN (1) CN108369898B (zh)
TW (1) TWI722055B (zh)
WO (1) WO2017091572A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7177344B2 (ja) * 2017-11-14 2022-11-24 セントラル硝子株式会社 ドライエッチング方法
US11441229B2 (en) * 2018-07-06 2022-09-13 Entegris, Inc. Method for selectively removing nickel platinum material
CN109554711A (zh) * 2019-01-31 2019-04-02 武汉华星光电半导体显示技术有限公司 蚀刻液组合物
EP3953768A1 (en) * 2019-04-09 2022-02-16 Basf Se Composition comprising an ammonia-activated siloxane for avoiding pattern collapse when treating patterned materials with line-space dimensions of 50 nm or below
CN110373719B (zh) * 2019-08-13 2020-12-15 湖北兴福电子材料有限公司 一种高选择比的多晶硅蚀刻液及其制备方法
EP4017937A4 (en) * 2019-08-21 2023-10-18 Entegris, Inc. IMPROVED FORMULATIONS FOR HIGHLY SELECTIVE SILICON NITRIDE ETCHING
WO2021076676A1 (en) * 2019-10-17 2021-04-22 Versum Materials Us, Llc Etching composition and method for euv mask protective structure
CN111019659B (zh) * 2019-12-06 2021-06-08 湖北兴福电子材料有限公司 一种选择性硅蚀刻液
JP7446097B2 (ja) * 2019-12-06 2024-03-08 東京応化工業株式会社 表面処理剤及び表面処理方法
JP7418261B2 (ja) * 2020-03-26 2024-01-19 東京エレクトロン株式会社 基板処理方法および基板処理装置
KR20240012468A (ko) 2021-05-26 2024-01-29 엔테그리스, 아이엔씨. 질화규소 막을 선택적으로 에칭하기 위한 조성물 및 방법
CN115558601B (zh) * 2022-11-30 2023-06-06 苏州大学 一种迷你哺乳动物模型及其应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998246A (en) * 1997-08-08 1999-12-07 National Science Council Of Republic Of China Self-aligned manufacturing method of a thin film transistor for forming a single-crystal bottom-gate and an offset drain
US6316370B1 (en) * 1999-04-05 2001-11-13 Micron Technology, Inc. Method for etching doped polysilicon with high selectivity to undoped polysilicon
TW201247842A (en) * 2011-04-21 2012-12-01 Rohm & Haas Elect Mat Improved polycrystalline texturing composition and method
US20130137277A1 (en) * 2011-11-29 2013-05-30 Intermolecular, Inc. Critical Concentration in Etching Doped Poly Silicon With HF/HNO3
TW201329298A (zh) * 2011-09-02 2013-07-16 Sharp Kk 矽蝕刻液

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346467B1 (en) * 1999-09-02 2002-02-12 Advanced Micro Devices, Inc. Method of making tungsten gate MOS transistor and memory cell by encapsulating
DE19962136A1 (de) * 1999-12-22 2001-06-28 Merck Patent Gmbh Verfahren zur Rauhätzung von Siliziumsolarzellen
JP2007318172A (ja) * 2000-07-31 2007-12-06 Mitsubishi Chemicals Corp エッチング液の製造方法
TW511180B (en) 2000-07-31 2002-11-21 Mitsubishi Chem Corp Mixed acid solution in etching process, process for producing the same, etching process using the same and process for producing semiconductor device
US6653199B2 (en) * 2001-10-09 2003-11-25 Micron Technology, Inc. Method of forming inside rough and outside smooth HSG electrodes and capacitor structure
US7188644B2 (en) 2002-05-03 2007-03-13 Advanced Technology Materials, Inc. Apparatus and method for minimizing the generation of particles in ultrapure liquids
US6698619B2 (en) 2002-05-03 2004-03-02 Advanced Technology Materials, Inc. Returnable and reusable, bag-in-drum fluid storage and dispensing container system
US7153734B2 (en) * 2003-12-29 2006-12-26 Intel Corporation CMOS device with metal and silicide gate electrodes and a method for making it
CN1690120A (zh) * 2004-03-01 2005-11-02 三菱瓦斯化学株式会社 具有高减震能力的树脂组合物
JP2006319171A (ja) * 2005-05-13 2006-11-24 Tosoh Corp エッチング用組成物
TWI516573B (zh) * 2007-02-06 2016-01-11 安堤格里斯公司 選擇性移除ＴｉＳｉＮ之組成物及方法
KR101288572B1 (ko) * 2008-12-17 2013-07-22 제일모직주식회사 보관안정성이 우수한 레지스트 하층막용 하드마스크 조성물
US8461566B2 (en) * 2009-11-02 2013-06-11 Micron Technology, Inc. Methods, structures and devices for increasing memory density
KR101709925B1 (ko) * 2010-01-28 2017-02-27 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 구리/티타늄계 다층 박막용 에칭액
CN101924139B (zh) * 2010-06-25 2012-05-30 北京大学 一种应变沟道场效应晶体管及其制备方法
TWI619800B (zh) * 2010-10-06 2018-04-01 恩特葛瑞斯股份有限公司 選擇性蝕刻金屬氮化物之組成物及方法
WO2012174518A2 (en) * 2011-06-16 2012-12-20 Advanced Technology Materials, Inc. Compositions and methods for selectively etching silicon nitride
US8894877B2 (en) * 2011-10-19 2014-11-25 Lam Research Ag Method, apparatus and composition for wet etching
JP5868437B2 (ja) * 2013-04-26 2016-02-24 株式会社Tkx 太陽電池用シリコンウエハーの製造方法
JP2014232829A (ja) * 2013-05-30 2014-12-11 日本化成株式会社 太陽電池用シリコンウエハーの製造方法
US9263278B2 (en) 2013-12-17 2016-02-16 Applied Materials, Inc. Dopant etch selectivity control

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998246A (en) * 1997-08-08 1999-12-07 National Science Council Of Republic Of China Self-aligned manufacturing method of a thin film transistor for forming a single-crystal bottom-gate and an offset drain
US6316370B1 (en) * 1999-04-05 2001-11-13 Micron Technology, Inc. Method for etching doped polysilicon with high selectivity to undoped polysilicon
TW201247842A (en) * 2011-04-21 2012-12-01 Rohm & Haas Elect Mat Improved polycrystalline texturing composition and method
TW201329298A (zh) * 2011-09-02 2013-07-16 Sharp Kk 矽蝕刻液
US20130137277A1 (en) * 2011-11-29 2013-05-30 Intermolecular, Inc. Critical Concentration in Etching Doped Poly Silicon With HF/HNO3

Also Published As

Publication number Publication date
EP3381046A1 (en) 2018-10-03
US10991809B2 (en) 2021-04-27
CN108369898B (zh) 2022-08-23
US20180337253A1 (en) 2018-11-22
TW201736576A (zh) 2017-10-16
JP6885942B2 (ja) 2021-06-16
KR102090307B1 (ko) 2020-03-17
EP3381046B1 (en) 2022-12-28
WO2017091572A1 (en) 2017-06-01
JP2018535558A (ja) 2018-11-29
JP2023089051A (ja) 2023-06-27
CN108369898A (zh) 2018-08-03
JP2021090061A (ja) 2021-06-10
KR20180075691A (ko) 2018-07-04
EP3381046A4 (en) 2019-07-10

Similar Documents

Publication Publication Date Title
TWI722055B (zh) 用於相對於氮化矽選擇性蝕刻p摻雜多晶矽之組合物及方法
KR102092720B1 (ko) 게르마늄에 대해 실리콘 게르마늄을 선택적으로 에칭하기 위한 배합물
CN104284997B (zh) 在薄膜晶体管器件上制备含硅膜的方法
US9158203B2 (en) Compositions and methods for the selective removal of silicon nitride
TWI821833B (zh) 濕式蝕刻組合物
TWI654340B (zh) Ｎｉ：ＮｉＧｅ：Ｇｅ選擇性蝕刻配方及其使用方法
KR102283745B1 (ko) 반도체 소자의 제조 동안 질화티탄에 비해 질화탄탈을 선택적으로 제거하기 위한 에칭액
US20220333012A1 (en) Formulations for high selective silicon nitride etch
TWI822057B (zh) 用於選擇性蝕刻氮化矽膜之組合物及方法
TWI754684B (zh) 用於半導體表面之氣相鈍化的系統及方法
US20230365863A1 (en) Silicon nitride etching compositions and method
CN118715596A (zh) 组合物、以及使用其的半导体基板的制造方法及蚀刻方法
TW202346541A (zh) 用於多晶矽挖掘的配製鹼性化學物質