KR20170009240A - 비불소계 실리콘 질화막 식각 조성물 - Google Patents

비불소계 실리콘 질화막 식각 조성물 Download PDF

Info

Publication number
KR20170009240A
KR20170009240A KR1020150100961A KR20150100961A KR20170009240A KR 20170009240 A KR20170009240 A KR 20170009240A KR 1020150100961 A KR1020150100961 A KR 1020150100961A KR 20150100961 A KR20150100961 A KR 20150100961A KR 20170009240 A KR20170009240 A KR 20170009240A
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride film
etching
fluorine
silicon
Prior art date
Application number
KR1020150100961A
Other languages
English (en)
Inventor
최철민
이경호
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020150100961A priority Critical patent/KR20170009240A/ko
Publication of KR20170009240A publication Critical patent/KR20170009240A/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • C23C16/345Silicon nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Weting (AREA)

Abstract

본 발명은 비불소계 실리콘 질화막 식각 조성물에 관한 것으로서, 보다 상세하게는 인산, 규소계 화합물 및 물을 포함함으로써, 하부 금속막 등의 손상 및 실리콘 산화막의 식각을 억제하면서, 선택적으로 실리콘 질화막을 식각할 수 있다.

Description

비불소계 실리콘 질화막 식각 조성물 {NON-FLUORINATED TYPE ETCHING COMPOSITION FOR SILICON NITRIDE LAYER}
본 발명은 실리콘 질화막을 식각하는 비불소계 조성물에 관한 것이다.
실리콘 산화물막(SiOx) 및 실리콘 질화물막(SiNx)은 반도체 제조공정에서 대표적인 절연막으로 사용되며, 각각 단독으로 사용되거나 혹은 1층 이상의 실리콘 산화물막 및 1층 이상의 실리콘 질화물막이 교대로 적층되어 사용되기도 한다. 또한 상기 실리콘 산화물막 및 실리콘 질화물막은 금속 배선과 같은 도전성 패턴을 형성하기 위한 하드마스크(Hard mask)로서도 사용된다.
일반적으로 실리콘 질화막을 제거하기 위해서 인산(Phosphoric acid)을 사용하고 있으나, 식각률이 감소하고 산화막에 대한 선택성이 변하는 것을 방지하기 위하여 순수(Deionized Water)를 공급해야 한다. 그러나, 공급하는 순수의 양이 약간만 변하여도 질화막 제거 불량이 발생하는 문제점이 있다.
또한 인산 자체가 강산이므로 부식성이 가지고 있어 취급하기가 까다롭다.
이에 일본공개공보 제1997-045660호에서 인산에 불화수소산 또는 질산 등을 혼합하여 식각 조성물을 제조하여 질화막을 제거하는 기술을 개시하고 있으나, 이는 오히려 질화막과 산화막을 선택도를 저해시키는 결과를 초래하며, 특히 인산에 불화수소산을 혼합하는 경우 공정 Batch수가 증가 함에 따라 질화막과 산화막의 선택비가 크게 변화한다. 이 현상은 불화수소산이 공정상에서 증발하기 때문에 불화수소산의 농도변화가 생기기 때문이다.
일본공개공보 제1997-045660호
본 발명은 하부 금속막 등의 손상 없이, 선택적으로 실리콘 질화막을 식각할 수 있는 비불소계 실리콘 질화막 식각 조성물을 제공하는 것을 목적으로 한다.
1. 인산, 규소계 화합물 및 물을 포함하는, 비불소계 실리콘 질화막 식각 조성물.
2. 위 1에 있어서, 상기 규소계 화합물은 하기 화학식 1 또는 화학식 2로 표현되는 것인, 비불소계 실리콘 질화막 식각 조성물:
[화학식 1]
H2N-R1-[NH-R2]n1-[NH-R3]n2-Si(OR4)3
(상기 화학식 1에서, R1, R2 및 R3는 서로 독립적으로 탄소수 1 내지 20의 알킬렌기이고, R4는 수소 또는 탄소수 1 내지 20의 알킬기이며, n1 및 n2는 서로 독립적으로 0 내지 10의 정수임)
3. 위 1에 있어서, 수용액의 총 중량을 기준으로 상기 인산 60 내지 95 중량%, 상기 규소계 화합물 0.1 내지 3 중량% 및 잔량의 상기 물을 포함하는, 비불소계 실리콘 질화막 식각 조성물.
4. 위 1에 있어서, 극성 유기 용매를 더 포함하는, 비불소계 실리콘 질화막 식각 조성물.
5. 위 4에 있어서, 상기 극성 유기 용매는 술폭시드, 글리콜, 술폰, 락톤, 락탐 및 알코올로 이루어진 군에서 선택된 적어도 하나인, 비불소계 실리콘 질화막 식각 조성물.
6. 위 4에 있어서, 상기 극성 유기 용매는 수용액의 총 중량을 기준으로 1 내지 20 중량%으로 포함되는, 비불소계 실리콘 질화막 식각 조성물.
본 발명의 비불소계 실리콘 질화막 식각 조성물은 하부 금속막 등의 손상을 억제할 수 있다.
또한, 본 발명의 비불소계 실리콘 질화막 식각 조성물은 실리콘 산화막의 식각을 억제하고, 실리콘 질화막만을 선택적으로 식각할 수 있다.
또한, 불소계 화합물이 포함이 되어 있지 않고, 인산으로 식각을 수행함으로써, 실리콘 산화막의 식각이 진행되더라도 매우 낮은 식각 속도를 일정하게 유지할 수 있다.
본 발명의 일 실시형태는 인산, 규소계 화합물 및 물을 포함함으로써, 하부 금속막 등의 손상 및 실리콘 산화막의 식각을 억제하면서, 선택적으로 실리콘 질화막을 식각할 수 있는 비불소계 실리콘 질화막 식각 조성물에 관한 것이다.
보다 상세하게는 반도체 제조 공정에서, 디램(DRAM) 및 낸드플래시 메모리의 STI (Shallow Trench Isolation) 및 게이트 전극 형성 공정에서 사용되는 실리콘 질화막을 선택적으로 습식 식각할 수 있는 조성물로 식각 선택비가 100 이상이며, 더 바람직하게는 200 이상인 선택적 실리콘 질화막 식각 조성물에 관한 것이다.
본 명세서에서 식각량 및 식각 속도는 각각 식각 전후의 박막 두께의 감소량 및 감소 속도이다.
본 명세서에서 식각 선택비(실리콘 질화막의 식각 속도/실리콘 산화막의 식각 속도)는 실리콘 질화막의 식각 속도와 실리콘 산화막의 식각 속도 비이다.
이하, 본 발명의 구체적인 실시형태를 설명하기로 한다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한 되지 않는다.
본 발명의 비불소계 실리콘 질화막 식각 조성물은 인산, 규소계 화합물 및 물을 포함한다.
인산은 실리콘 질화막의 식각 선택비 및 식각 속도를 확보하기 위한 것으로서, 예를 들어, 60 내지 95 중량%일 수 있고, 보다 바람직하게는 75 내지 90 중량%로 포함될 수 있다. 인산이 60 중량% 미만으로 첨가되는 경우 실리콘 질화막의 식각 선택비가 현저하게 저하될 수 있고, 95 중량%을 초과하는 경우 실리콘질화막 및 실리콘산화막의 식각 속도가 급격히 감소될 수 있다.
규소계 화합물은 실리콘 산화물의 식각을 억제할 수 있는 성분으로서, 실리콘 질화막을 선택적으로 식각할 때, 실리콘 산화막의 식각을 최소화할 수 있다. 규소계 화합물은 예를 들어, 하기 화학식 1로 표시될 수 있다:
[화학식 1]
H2N-R1-[NH-R2]n1-[NH-R3]n2-Si(OR4)3
(상기 화학식 1에서, R1, R2 및 R3는 서로 독립적으로 탄소수 1 내지 20의 알킬렌기이고, R4는 수소 또는 탄소수 1 내지 20의 알킬기이며, n1 및 n2는 서로 독립적으로 0 내지 10의 정수임).
규소계 화합물이 상기 화학식 1의 구조를 갖는 경우에, 질화막의 식각 선택비 및 식각 속도가 향상될 수 있다.
구체적으로, 규소계 화합물에 포함된 산소 또는 질소가 방식 대상물인 금속막, 실리콘 산화막 등의 표면에 존재하는 수산화기와 수소결합을 하는 것으로 판단된다. 이로 인해 규소계 화합물이 그 표면에 결합됨으로써 결과적으로 실리콘 산화막, 금속막 등의 식각 방지 효과가 향상되는 것으로 판단된다.
이러한 측면에서, 바람직하게는, 상기 화학식 1에서 R1이 탄소수 1 내지 3, R2가 1 내지 3, R3가 1 내지 5, n1이 0 내지 2, n2가 0 내지 1, R4가 수소 또는 메틸기일 수 있고, 보다 바람직하게는 N-(2-아미노에틸)-(3-아미노프로필)트리메톡시실란, N-(2-아미노에틸)-(3-아미노프로필)실란트리올, N-(3-트리메톡시실릴프로필)디에틸렌트리아민, (2-아미노에틸)트리에톡시실란, (3-아미노프로필)실란트리올일 수 있다.
규소계 화합물의 함량은 특별히 한정되진 않으나, 총 중량에 대하여 0.1 내지 3 중량%로 포함하는 것이 바람직하며, 더욱 바람직하게는 0.1 내지 2 중량%로 포함되는 것이 바람직하다. 0.1중량% 미만이면 부식방지 효과가 저하되고, 3중량% 초과이면 실리콘 질화막 식각 선택비의 향상의 폭이 줄어들고 크게 유의차가 없을 수 있다.
본 발명의 비불소계 실리콘 질화막 식각 조성물은 상기 성분들을 구체적인 필요에 따라 적절하게 채택한 후, 물을 첨가하여 전체 조성을 조절하게 되어 전체 조성물의 잔량은 물이 차지한다. 이를 통해, 인산의 중량%를 결정할 수 있다. 바람직하게는 상기 성분들이 전술한 함량 범위를 갖도록 조절한다.
물의 종류는 특별히 한정되지 않으나, 탈이온 증류수인 것이 바람직하고, 보다 바람직하게는 반도체 공정용 탈이온 증류수로서 비저항값이 18㏁·cm 이상인 것이 좋다.
필요에 따라, 본 발명의 일 실시예에 따른 비불소계 실리콘 질화막 식각 조성물은 극성 유기 용매를 더 포함 할 수 있다.
인산은 고온 공정에서, 폴리(Poly)-인산을 형성해 점도가 급격히 상승 할 수도 있으므로, 극성 유기 용매를 첨가해 점도를 조절할 수 있다.
극성 유기 용매의 함량은 특별히 제한 없으나, 예를 들어, 바람직하게는 1 내지 20 중량%로 포함될 수 있으며, 보다 바람직하게는 3 내지 18 중량%로 포함될 수 있다.
10중량% 이하로 포함되면, 점도 조절에 실패할 수 있고, 20중량%를 초과하면, 인산의 전체 함량의 감소로 실리콘 질화막의 식각 성능이 감소 될 수 있다.
극성 유기 용매는 실리콘 질화막을 선택적으로 식각하는 본 발명의 조성물 중 하나로서, 고온 공정에 적합한 비등점을 가진 극성 유기 용매라면 특별히 한정하지는 않는데, 예를 들어, 디메틸술폭시드(DMSO), 디에틸술폭시드, 메틸술폭시드 등의 술폭시드; 글리콜로서디에틸렌글리콜 메틸 에틸 에테르(MEDG), 에틸렌 글리콜(EG), 프로필렌 글리콜, 부틸렌 글리콜 등의 알킬렌 글리콜; 글리콜로서 에틸렌글리콜 모노메틸 에테르, 에틸렌글리콜 모노에틸에테르, 에틸렌글리콜 모노이소프로필 에테르, 에틸렌글리콜 모노부틸 에테르, 디에틸렌글리콜 모노메틸 에테르, 디에틸렌글리콜 모노에틸 에테르, 디에틸렌글리콜모노이소프로필 에테르, 디에틸렌글리콜 모노부틸 에테르, 트리에틸렌글리콜 모노메틸 에테르, 트리에틸렌글리콜 모노에틸 에테르, 트리에틸렌글리콜 모노이소프로필 에테르,트리에틸렌글리콜 모노부틸 에테르, 폴리에틸렌글리콜 모노메틸에테르, 폴리에틸렌글리콜 모노부틸 에테르, 프로필렌글리콜 모노메틸 에테르, 디프로필렌글리콜 모노메틸 에테르, 트리프로필렌글리콜 모노메틸 에테르 등의 알킬렌글리콜 모노알킬에테르; 프로필렌글리콜 모노메틸 에테르 아세테이트; 디메틸 술폰, 디에틸 술폰, 비스(2-히드록시에틸)술폰, 테트라메틸렌 술폰(sulfolan) 등의 술폰; 감마-부티로락톤(GBL), 델타-발레로락톤 등의 락톤; N-에틸-2-피롤리돈(NEP), N-프로필-2-피롤리돈, N-히드록 시메틸-2-피롤리돈, N-히드록시에틸-2-피롤리돈, N-메틸피롤리디논 등의 락탐; 메탄올(MeOH), 에탄올, 프로판올, 이소프로판올, 부탄올, 이소부탄올, t-부탄올, 펜탄올, 헥산올, 헵탄올, 옥탄올, 테트라하이드로퍼푸릴 알코올 등의 알코올일 수 있다. 바람직하게는 디메틸술폭시드(DMSO), N-에틸-2-피롤리돈(NEP) 및 디에틸렌글리콜 메틸 에틸 에테르(MEDG)로 이루어진 군에서 선택된 적어도 하나 이상일 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예 및 실험예 등을 제시하나, 이들 실시예 및 실험예 등은 본 발명을 예시하는 것일 뿐 첨부된 특허청구범위를 제한하는 것이 아니며, 본 발명의 범주 및 기술사상 범위 내에서 실시예 및 실험예 등에 대한 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.
실시예 비교예
마그네틱바가 설치되어 있는 각각의 실험용 비커에 [표1]에 기재된 조성비로 첨가한 후, 상온에서 5분 동안 500rpm의 속도로 교반하여, 비불소계 실리콘 질화막 식각 조성물을 제조하였다.
구분
(중량%)
인산 규소계
화합물
탈이온수 극성유기용매 부식
방지제
불소
화합물
성분 함량 성분 함량 성분 함량 성분 함량 성분 함량 성분 함량
실시예 1 A-1 85 B-1 1 C-1 잔량 - - - - - -
실시예 2 A-1 85 B-2 1 C-1 잔량 - - - - - -
실시예 3 A-1 85 B-3 1 C-1 잔량 - - - - - -
실시예 4 A-1 85 B-4 1 C-1 잔량 - - - - - -
실시예 5 A-1 85 B-5 1 C-1 잔량 - - - - - -
실시예 6 A-1 60 B-1 1 C-1 잔량 - - - - - -
실시예 7 A-1 95 B-1 1 C-1 잔량 - - - - - -
실시예 8 A-1 85 B-1 0.1 C-1 잔량 - - - - - -
실시예 9 A-1 85 B-1 3 C-1 잔량 - - - - - -
실시예 10 A-1 85 B-1 5 C-1 잔량 - - - - - -
실시예11 A-1 70 B-1 1 C-1 잔량 D-1 15 - - - -
실시예12 A-1 70 B-1 1 C-1 잔량 D-2 15 - - - -
실시예13 A-1 70 B-1 1 C-1 잔량 D-3 15 - - - -
실시예14 A-1 70 B-1 1 C-1 잔량 (D-1)+
(D-2)+
(D-3)
15 - - - -
비교예 1 - - B-1 1 C-1 잔량 - - - - - -
비교예 2 A-1 85 - - C-1 잔량 - - - - - -
비교예 3 A-1 85 - - C-1 잔량 - - E-1 1 - -
비고예 4 A-1 85 - - C-1 잔량 E-2 1 - -
비교예 5 A-1 85 - - C-1 잔량 - - E-1 1 F-1 1
A-1 : 인산
B-1 : N-(2-아미노에틸)-(3-아미노프로필)트리메톡시실란
B-2 : N-(2-아미노에틸)-(3-아미노프로필)실란트리올
B-3 : (3-트리메톡시실리프로필)디에틸렌트리아민
B-4 : (2-아미노에틸)트리에톡시실란
B-5 : (3-아미노프로필)실란트리올
C-1 : 탈이온수
D-1 : 디메틸설폭시드
D-2 : 디에틸렌글리콜 메틸 에틸 에테르
D-3 : N-에틸-2-피롤리돈
E-1 : 폴리(아크릴아미드-코-디알릴디메틸암모늄 클로라이드)
E-2 : 테트라하이드록시 실란(Si(OH)2)
F-1: 중불화 암모늄 ((NH4)HF2)
실험예
1. 실리콘 산화막 및 실리콘 질화막의 식각량 식각 속도 측정
상기 실시예 및 비교예에서 제조된 에칭 용액의 성능을 파악하기 위하여 CVD 방법을 이용하여 반도체 제조 과정과 동일하게 증착하여 실리콘 질화막 웨이퍼 및 실리콘 산화막 웨이퍼를 각각 준비하였다.
식각을 시작하기 전, 주사전자현미경(FESEM, 모델명:SU-8010, 제조사: 히타치)를 이용하여 식각 전의 두께를 측정하였다. 석영 재질의 배쓰(bath)내에서 150℃ (오차범위±1℃ 이내)로 유지되고 있는 에칭 용액에 웨이퍼를 각 10분씩 담궈 식각 공정을 진행하고, 식각이 완료된 후에 초순수로 세정한 후 건조 장치를 이용하여 잔여 에칭액 및 수분을 완전히 건조시켰다. 건조된 웨이퍼는 엘립소미터(Ellipsometer)를 이용하여 식각 후의 박막 두께를 측정하였다. 식각 전후의 박막 두께를 통해 식각량 및 식각 속도를 측정하였다.
2. 실리콘 산화막에 대한 실리콘 질화막의 선택적 식각 평가
실리콘 질화막의 식각 속도와 실리콘 산화막의 식각 속도 비에 의해 식각 선택비(실리콘 질화막의 식각 속도/ 실리콘 산화막의 식각 속도)를 계산하여 [표2]에 정리하였다.
<식각 선택비 평가 기준>
탁월: 선택비가 200이상
우수: 선택비가 100이상 200미만
효과미흡: 선택비가 100미만
효과없음: 선택비가 거의 없음
구분 식각 속도(Å/min) 식각 선택비 (실리콘 질화막의 식각 속도/ 실리콘 산화막의 식각 속도) 비고
실리콘 질화막 실리콘 산화막
실시예 1 22.1 0.1 221.0 탁월
실시예 2 21.5 0.1 215.0 탁월
실시예 3 21.6 0.1 216.0 탁월
실시예 4 22.1 0.11 200.9 탁월
실시예 5 22 0.11 200.0 탁월
실시예 6 20.9 0.12 174.2 우수
실시예 7 21.8 0.11 198.2 우수
실시예 8 22 0.21 104.8 우수
실시예 9 21 0.11 190.9 우수
실시예 10 17 0.11 154.5 우수
실시예 11 18.5 0.11 168.2 우수
실시예 12 18.8 0.11 170.9 우수
실시예 13 18.7 0.11 170.0 우수
실시예 14 18.9 0.11 171.8 우수
비교예 1 0.2 0.6 0.3 효과없음
비교예 2 21 1.05 20.0 효과미흡
비교예 3 21.2 0.95 22.3 효과미흡
비교예 4 21.5 0.51 42.2 효과미흡
비교예 5 26.3 2.5 10.5 효과미흡
상기 표 2를 참조하면, 실시예 1 내지 14의 비불소계 실리콘 질화막 식각 조성물은 우수한 실리콘 질화막의 식각량 및 실리콘 산화막 식각 억제를 나타내었으며, 결과적으로 우수한 식각 선택비를 나타내었다.
그러나, 비교예 1 내지 5의 비불소계 실리콘 질화막 식각 조성물은 실리콘 질화막의 식각량 및 실리콘 산화막 식각 억제력이 떨어지고, 결과적으로 낮은 식각 선택비를 나타내었다.

Claims (6)

  1. 인산, 규소계 화합물 및 물을 포함하는, 비불소계 실리콘 질화막 식각 조성물.
  2. 청구항 1에 있어서, 상기 규소계 화합물은 하기 화학식 1 또는 화학식 2로 표현되는 것인, 비불소계 실리콘 질화막 식각 조성물:
    [화학식 1]
    H2N-R1-[NH-R2]n1-[NH-R3]n2-Si(OR4)3
    (상기 화학식 1에서, R1, R2 및 R3는 서로 독립적으로 탄소수 1 내지 20의 알킬렌기이고, R4는 수소 또는 탄소수 1 내지 20의 알킬기이며, n1 및 n2는 서로 독립적으로 0 내지 10의 정수임).
  3. 청구항 1에 있어서, 수용액의 총 중량을 기준으로 상기 인산 60 내지 95 중량%, 상기 규소계 화합물 0.1 내지 3 중량% 및 잔량의 상기 물을 포함하는, 비불소계 실리콘 질화막 식각 조성물.
  4. 청구항 1에 있어서, 극성 유기 용매를 더 포함하는, 비불소계 실리콘 질화막 식각 조성물.
  5. 청구항 4에 있어서, 상기 극성 유기 용매는 술폭시드, 글리콜, 술폰, 락톤, 락탐 및 알코올로 이루어진 군에서 선택된 적어도 하나인, 비불소계 실리콘 질화막 식각 조성물.
  6. 청구항 4에 있어서, 상기 극성 유기 용매는 수용액의 총 중량을 기준으로 1 내지 20 중량%으로 포함되는, 비불소계 실리콘 질화막 식각 조성물.

KR1020150100961A 2015-07-16 2015-07-16 비불소계 실리콘 질화막 식각 조성물 KR20170009240A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150100961A KR20170009240A (ko) 2015-07-16 2015-07-16 비불소계 실리콘 질화막 식각 조성물

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150100961A KR20170009240A (ko) 2015-07-16 2015-07-16 비불소계 실리콘 질화막 식각 조성물

Publications (1)

Publication Number Publication Date
KR20170009240A true KR20170009240A (ko) 2017-01-25

Family

ID=57991575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150100961A KR20170009240A (ko) 2015-07-16 2015-07-16 비불소계 실리콘 질화막 식각 조성물

Country Status (1)

Country Link
KR (1) KR20170009240A (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190024379A (ko) * 2017-08-31 2019-03-08 오씨아이 주식회사 식각 조성물 및 이를 이용한 식각 방법
KR20190075670A (ko) * 2017-12-21 2019-07-01 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
KR20190142077A (ko) * 2018-06-15 2019-12-26 주식회사 이엔에프테크놀로지 폴리실록산계 화합물 및 이를 포함하는 실리콘 질화막 식각 조성물
KR20200021824A (ko) * 2018-08-21 2020-03-02 동우 화인켐 주식회사 실리콘 질화막 식각 조성물
KR20200039801A (ko) * 2017-09-06 2020-04-16 엔테그리스, 아이엔씨. 질화 규소를 포함하는 기판을 에칭하는 조성물 및 방법
KR20210016656A (ko) * 2019-08-05 2021-02-17 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20210066007A (ko) * 2018-11-15 2021-06-04 엔테그리스, 아이엔씨. 질화규소 에칭 조성물 및 방법
US11186771B2 (en) 2017-06-05 2021-11-30 Versum Materials Us, Llc Etching solution for selectively removing silicon nitride during manufacture of a semiconductor device
US20220157613A1 (en) * 2019-03-11 2022-05-19 Versum Materials Us, Llc Etching Solution And Method For Selectively Removing Silicon Nitride During Manufacture Of A Semiconductor Device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945660A (ja) 1995-08-03 1997-02-14 Nisso Eng Kk 熱燐酸によるエッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945660A (ja) 1995-08-03 1997-02-14 Nisso Eng Kk 熱燐酸によるエッチング方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11186771B2 (en) 2017-06-05 2021-11-30 Versum Materials Us, Llc Etching solution for selectively removing silicon nitride during manufacture of a semiconductor device
KR20190024379A (ko) * 2017-08-31 2019-03-08 오씨아이 주식회사 식각 조성물 및 이를 이용한 식각 방법
KR20200039801A (ko) * 2017-09-06 2020-04-16 엔테그리스, 아이엔씨. 질화 규소를 포함하는 기판을 에칭하는 조성물 및 방법
KR20190075670A (ko) * 2017-12-21 2019-07-01 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
KR20190142077A (ko) * 2018-06-15 2019-12-26 주식회사 이엔에프테크놀로지 폴리실록산계 화합물 및 이를 포함하는 실리콘 질화막 식각 조성물
KR20200021824A (ko) * 2018-08-21 2020-03-02 동우 화인켐 주식회사 실리콘 질화막 식각 조성물
KR20210066007A (ko) * 2018-11-15 2021-06-04 엔테그리스, 아이엔씨. 질화규소 에칭 조성물 및 방법
JP2022507589A (ja) * 2018-11-15 2022-01-18 インテグリス・インコーポレーテッド 窒化ケイ素エッチング組成物及び方法
US11697767B2 (en) 2018-11-15 2023-07-11 Entegris, Inc. Silicon nitride etching composition and method
US20220157613A1 (en) * 2019-03-11 2022-05-19 Versum Materials Us, Llc Etching Solution And Method For Selectively Removing Silicon Nitride During Manufacture Of A Semiconductor Device
US11955341B2 (en) * 2019-03-11 2024-04-09 Versum Materials Us, Llc Etching solution and method for selectively removing silicon nitride during manufacture of a semiconductor device
KR20210016656A (ko) * 2019-08-05 2021-02-17 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
KR20170009240A (ko) 비불소계 실리콘 질화막 식각 조성물
KR102443370B1 (ko) 실리콘 질화막 식각액 조성물
KR20170030774A (ko) 비인산계 실리콘 질화막 식각 조성물
KR102457249B1 (ko) 식각 조성물
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
KR102365046B1 (ko) 식각 조성물, 식각 방법 및 반도체 소자
KR100742069B1 (ko) 에칭액 및 에칭 방법
US11955341B2 (en) Etching solution and method for selectively removing silicon nitride during manufacture of a semiconductor device
CN109841511B (zh) 绝缘层蚀刻剂组合物和使用其形成图案的方法
US20230374383A1 (en) Etching Composition, Etching Method, Method for Manufacturing Semiconductor Device, and Method for Manufacturing Gate-All-Around-Type Transistor
KR20190081343A (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
US11555150B2 (en) Etching composition for silicon nitride film
KR102008884B1 (ko) 실리콘계 화합물막 식각액 조성물
KR20180109746A (ko) 실리콘 질화막 식각 조성물
KR20180106144A (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
KR102484977B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102379074B1 (ko) 식각액 조성물
KR102629576B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102443313B1 (ko) 실란 화합물을 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102636997B1 (ko) 폴리실리콘 식각액 제조용 조성물 및 이를 포함하는 폴리실리콘 식각액
KR20190081344A (ko) 식각 조성물 및 이를 이용한 식각 방법
CN115074131B (zh) 蚀刻剂的组合物、使用其之半导体装置的形成方法、以及半导体装置
KR102339685B1 (ko) 실리콘 질화막 식각 조성물
KR102278765B1 (ko) 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법
KR102317171B1 (ko) 세정액 조성물