KR100742069B1 - 에칭액 및 에칭 방법 - Google Patents

에칭액 및 에칭 방법 Download PDF

Info

Publication number
KR100742069B1
KR100742069B1 KR1020057004243A KR20057004243A KR100742069B1 KR 100742069 B1 KR100742069 B1 KR 100742069B1 KR 1020057004243 A KR1020057004243 A KR 1020057004243A KR 20057004243 A KR20057004243 A KR 20057004243A KR 100742069 B1 KR100742069 B1 KR 100742069B1
Authority
KR
South Korea
Prior art keywords
etching
ether
film
etching liquid
ethylene glycol
Prior art date
Application number
KR1020057004243A
Other languages
English (en)
Other versions
KR20050043947A (ko
Inventor
미츠시 이타노
다카시 가네무라
히로시 모모타
다이스케 와타나베
Original Assignee
다이킨 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이킨 고교 가부시키가이샤 filed Critical 다이킨 고교 가부시키가이샤
Publication of KR20050043947A publication Critical patent/KR20050043947A/ko
Application granted granted Critical
Publication of KR100742069B1 publication Critical patent/KR100742069B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 비유전율이 8이상인 막(High-k막)과 실리콘 산화막이 표면에 형성된 것을 에칭 처리하는데 적합한 에칭액으로서, High-k막의 에칭 레이트가 2Å/분 이상이고, 열 산화막(THOX)과 High-k막의 에칭 레이트의 비가 50이하인 것을 제공한다. 상기 에칭액으로는, 플루오르화수소(HF)와 다양한 에테르계 유기 용매를 혼합한 것이 바람직하게 사용된다.

Description

에칭액 및 에칭 방법{ETCHANT AND ETCHING METHOD}
본 발명은, 에칭액, 에칭 처리물의 제조 방법 및 상기 방법에 의해 얻을 수 있는 에칭 처리물에 관한 것이다.
최근, 반도체 디바이스의 미세화에 따라 게이트의 폭을 좁히는 것이 필요하기 때문에, 스케일링측에 따라서 게이트 절연막의 실효막 두께를 얇게 할 필요가 발생한다. 그러나, 실리콘 디바이스에 있어서 게이트 절연막으로서 현재 이용되는 SiO2막을 더욱 얇게 하면, 누설 전류의 증가나 신뢰성의 저하라는 문제가 생긴다. 이에 대해 고 유전체 재료(High-k 재료)를 게이트 절연막에 이용함으로써 물리 막 두께를 증가시키는 방법이 제안되어 있다. 이러한 고 유전체 재료로는, 산화하프늄 등, 산화지르코늄막 등이 있는데, 이들 High-k막은, 일반적으로 내 에칭성이 매우 높다. 또한, High-k막을 에칭할 수 있는 에칭액이라도, High-k막의 에칭 프로세스 전에 Si 기판상에 성막, 형성된 THOX, TEOS 등의 Si 산화막에 대한 에칭 속도가 너무 빠르면, 이들 Si 산화막의 기능을 발휘할 수 없을 정도까지 에칭되어 버리기 때문에 바람직하지 못하다. 따라서, High-k막을 에칭할 수 있고, 또한 실리콘 산화막의 에칭 속도가 억제된 에칭액이 요구되고 있다(예를 들면, Experimental observation of the thermal stability of High-k gate dielectric material on silicon, P.S.Lysaght et al, Journal of Non-Crystalline Solids, 303(2002)54-63; Integration of High-k Gate stack systems into planar CMOS process flows, H.R.Huff et al, IWGI 2001, Tokyo ; Selective & Non-Selective Wet Etching, M.Itano et al, Wafer Clean & Surface Prep Workshop, International Sematech를 참조).
본 발명은, High-k막을 에칭할 수 있고, 또한 실리콘 산화막의 에칭 속도가 억제된 에칭액을 제공하는 것을 주요 목적으로 한다.
즉, 본 발명은 하기의 각 항에 나타내는 발명에 관한 것이다.
항 1. 비유전율이 8이상인 막(High-k막)의 에칭 레이트가 2Å/분 이상이고, 열산화막(THOX)과 High-k막의 에칭 레이트의 비([THOX의 에칭 레이트]/[High-k막의 에칭 레이트])가 50이하인 에칭액.
항 2. High-k막의 비유전율이 15이상인 항 1에 기재의 에칭액.
항 3. High-k막이, 산화하프늄막, 산화지르코늄막 또는 산화란탄막인 항 1에 기재의 에칭액.
항 4. High-k막이, 하프늄실리케이트(HfSiOx), 하프늄알루미네이트(HfAlO), HfSiON, HfAlON, ZrSiO, ZrAlO, ZrSiON, ZrAlON, 알루미나(Al2O3), HfON, ZrON 및 Pr2O3로 이루어지는 군에서 선택되는 적어도 1종을 포함하는 항 1기재의 에칭액.
항 5. 열 산화막의 에칭 속도가, 100Å/분 이하인 항 1기재의 에칭액.
항 6. 플루오르화수소(HF)를 포함하는, 항 1기재의 에칭액.
항 7. 플루오르화수소 농도가 3mass% 이상인 항 1기재의 에칭액.
항 8. 플루오르화수소 및 헤테로원자를 갖는 유기 용매를 포함하는 항 1기재의 에칭액.
항 9. 헤테로 원자를 갖는 유기 용매가, 에테르계 화합물, 케톤계 화합물, 유황 함유 복소환 화합물인 항 8기재의 에칭액.
항 10. 헤테로원자를 갖는 유기 용매가, 에테르계 화합물인 항 9기재의 에칭액.
항 11. 에테르계 화합물이, 일반식(1)
R1-O-(CH2CH2-O)n-R2 (1)
[식 중, n은 1, 2, 3 또는 4를 표시하고, R1 및 R2는 동일 또는 상이한 수소 원자, 저급 알킬기 또는 저급 알킬카르보닐기를 표시한다(단, R1과 R2는 동시에 수소 원자로 되는 일은 없다).]로 표시되는 화합물로 이루어지는 군에서 선택되는 적어도 1종인 항 10기재의 에칭액.
항 12. 에테르계 화합물의 비유전율이, 30이하인 항 10기재의 에칭액.
항 13. 헤테로원자를 갖는 유기용매가, 분자내에 적어도 1개의 카르보닐기를 포함하는 항 8기재의 에칭액.
항 14. 헤테로원자를 갖는 유기용매가, 분자내에 적어도 1개의 수산기를 포함하는 항 8기재의 에칭액.
항 15. 에테르계 화합물이, 테트라하이드로푸란, 테트라하이드로피란, 푸란, 푸르푸랄, γ-부티로락톤, 모노그라임(monoglyme), 디그라임 및 디옥산으로 이루어지는 군에서 선택되는 적어도 1종인 항 10기재의 에칭액.
항 16. 에테르계 화합물이, 에틸렌글리콜메틸에틸에테르, 에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디에틸에테르, 트리에틸렌글리콜디메틸에테르, 트리에틸렌글리콜디에틸에테르, 트리에틸렌글리콜에틸메틸에테르, 테트라에틸렌글리콜디메틸에테르, 테트라에틸렌글리콜디에틸에테르, 폴리에틸렌글리콜디메틸에테르로 이루어지는 군에서 선택되는 적어도 1종인 항 10기재의 에칭액.
항 17. 에테르계 화합물이, 에틸렌글리콜모노메틸에테르아세테이트, 에틸렌글리콜모노에틸에테르아세테이트, 에틸렌글리콜모노부틸에테르아세테이트, 디에틸렌글리콜모노메틸에테르아세테이트, 디에틸렌글리콜모노에틸에테르아세테이트, 디에틸렌글리콜모노부틸에테르아세테이트, 트리에틸렌글리콜모노메틸에테르아세테이트 및 트리에틸렌글리콜모노에틸에테르아세테이트로 이루어지는 군에서 선택되는 적어도 1종인 항 10기재의 에칭액.
항 18. 에테르계 화합물이 에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노에틸에테르, 에틸렌글리콜모노프로필에테르, 폴리에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노이소프로필에테르, 에틸렌글리콜모노부틸에테르, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노프로필에테르 및 프로필렌글리콜모노부틸에테르로 이루어지는 군에서 선택되는 적어도 1종인 항 10기재의 에칭액.
항 19. 유황 함유 복소환 화합물이, 술포란 및 프로판술톤에서 선택되는 적어도 1종인 항 9기재의 에칭액.
항 20. 플루오르화수소(HF), 헤테로원자를 포함하는 유기 용매 및 물을 포함하고, HF : 헤테로 원자를 포함하는 유기용매 : 물 = 3mass% 이상 : 50∼97mass% : 10mass% 이하인 항 1기재의 에칭액.
항 21. 항 1기재의 에칭액을 이용해, 실리콘 산화막 및 비유전율이 8이상인 막을 가지고, 비유전율이 8이상인 막 상에 게이트 전극이 형성된 피에칭물을 에칭 처리하는 에칭 처리물의 제조 방법.
항 22. 항 21의 방법에 의해 얻을 수 있는 에칭 처리물.
본 발명의 에칭액은, 열산화막(THOX)과 비유전율이 높은 막(High-k 막)의 에칭 레이트의 비( [THOX의 에칭 레이트]/[High-k막의 에칭 레이트])가 50이하이다. 본 발명의 바람직한 실시 형태에 의하면, 본 발명의 에칭액은 High-k막의 에칭 레이트가 2Å/분 이상, 바람직하게는 약 5Å/분 이상, 보다 바람직하게는 10∼30Å/분 정도이다.
비유전율이 높은 막(High-k막)으로서, 비유전율이 8이상 정도, 바람직하게는 15정도 이상, 보다 바람직하게는 20∼40정도의 막이 이용된다. 비유전율의 상한은 50정도이다. 이러한 High-k막의 재료로서, 산화하프늄, 산화지르코늄, 산화란탄, 하프늄실리케이트(HfSiOx), 하프늄알루미네이트(HfAlOx), HfSiON, HfAlON, ZrSiO, ZrAlO, ZrSiON, ZrAlON, 알루미나(Al2O3), HfON, ZrON, Pr2O3 등을 들 수 있다. 이들 재료의 비유전율은, 알루미나 = 8.5∼10, 알루미네이트류(HfAlO, HfAlON, ZrAlO, ZrAlON) = 10∼20, 실리케이트(HfSiO, HfSiON, ZrSiO, ZrSiON)류 = 10-20, 산화 하프늄 = 24, 산화지르코늄 = 11∼20이다.
본 발명의 에칭액은, THOX와 High-k막의 에칭 레이트의 비(THOX)의 에칭 레이트/High-k막의 에칭 레이트)가 50이하이고, 바람직하게는 20정도 이하, 보다 바람직하게는 10정도 이하, 더욱 바람직하게는 5정도 이하, 특히 바람직하게는 1이하 정도이다. 더욱 바람직하게는, 1/10이하 정도이다.
High-k막과 THOX의 에칭 레이트의 비가 상기의 범위이면, 이하의 이유에서 바람직하다.
반도체 소자의 제조 공정에서, High-k 게이트 산화막의 에칭 프로세스시에는, Si 기판상에, STI(Shallow Trench isolation) 등의 IC의 소자간 분리에, Si 산화막이 성막되어 있고, 또한, 게이트 산화막에 있어서도, High-k 산화층과 Si 기판 사이에, Si 산화막의 중간층이 얇게 형성되어 있다(도 1 참조). High-k 게이트 산화막의 에칭 프로세스에 있어서, High-k막이 오버 에칭되었을 때, 이들 기초막이 에칭되면, 이들 막의 기능에 지장을 초래하여, 문제가 된다. 따라서, Si 산화막이 에칭되지 않고, High-k막만을 에칭할 수 있는 에칭액이 이상적인데, High-k막의 막 두께 및 에칭 속도의 균일성이 높고, 또한 정확한 에칭이 이루어지면, 이들 Si 산화막은 에칭되지 않으므로 문제가 없다. 선택비가 상기와 같은 범위이면, 에칭 시간을 조정하는 등으로 하여 Si 산화막을 에칭하지 않도록 제어할 수 있는 범위이기 때문에 바람직하다. 상기의 선택비이면, High-k막을 오버 에칭한 경우라도, Si 산화막의 기능에 지장을 초래하지 않는 오버 에칭의 범위로 제어하는 것이 가능하다. 혹은 중간층의 Si 산화막은, 사이드부터 에칭되기 때문에, 에칭되는데 시간이 걸려, 상기와 같은 선택비이면, 문제가 없는 범위 내에서의 에칭으로 제어하는 것이 가능해진다.
본 발명의 에칭액은, High-k막의 에칭 레이트가, 약 2Å/분 이상, 바람직하게는 약 5Å/분 이상 정도, 보다 바람직하게는 약 10Å/분 이상이다.
High-k 게이트 산화막 습식 에칭 프로세스에 있어서의 스루 풋의 관점에서, 2Å/분 이상이 바람직하다.
High-k막의 에칭 레이트가 2Å/분 이상이고, High-k막과 열 산화막(THOX)의 에칭 레이트의 비가 50이하라는 조건은, 상기 에칭액이 에칭 가능한 온도 범위내이면, 어떠한 온도에서 만족하면 되고, 본 발명의 에칭액은 원하는 온도에서 상기 2개의 조건을 만족하는 에칭액이면 된다. 바람직하게는, 20℃ 이상의 어느 온도에서 상기 2개의 요건을 만족하는 에칭액이면 되고, 보다 바람직하게는 20℃∼용매의 비점의 어느 온도, 더욱 바람직하게는 20∼90℃중 어느 온도, 더욱 바람직하게는, 20∼60℃중의 어느 온도, 바람직하게는, 20∼30℃에서 상기 요건을 만족하는 에칭액이면 된다.
본 발명의 에칭액은, THOX의 에칭 레이트가, 100Å/분 이하 정도, 바람직하게는 50Å/분 이하 정도, 보다 바람직하게는 20Å/분 이하 정도이다. 보다 바람직하게는, 1Å/분 이하 정도이다. 이 경우의 액온은, 에칭액의 종류에 따라 다르고, 상기 에칭액이 에칭가능한 온도 범위 내이면 어떠한 온도라도 되고, 바람직하게는, 20℃ 이상의 어느 온도, 보다 바람직하게는 20℃∼용매의 비점 이하의 온도 범위의 어느 온도, 보다 바람직하게는, 20∼60℃중의 어느 온도, 바람직하게는, 20∼30℃에서 상기 요건을 만족하는 에칭액이면 된다.
열산화막(THOX)에 대해, High-k막을 상기한 비로 에칭할 수 있으면, TEOS 등의 다른 실리콘 산화막에 대해서도, 동일한 비율로 에칭할 수 있다.
본 발명의 에칭액의 에칭레이트는, 본 발명의 에칭액을 이용해 각 막(High-k막, THOX, TEOS 등의 실리콘 산화막 등)을 에칭하고, 에칭 전후에서의 막 두께의 차이를 에칭 시간으로 나누어 계산함으로써 구할 수 있다.
본 발명의 에칭액으로는, 플루오르화수소(HF)를 포함하는 에칭액, 바람직하게는 플루오르화수소 및 헤테로원자를 갖는 유기 용매를 포함하는 에칭액이 예시된다.
HF의 함유량은, 바람직하게는 3mass% 이상 정도, 보다 바람직하게는 10mass% 이상 정도가 바람직하다. HF의 함유량의 상한치에 대해서는, 특별히 한정되는 것이 아니지만, 바람직하게는 50mass%정도, 보다 바람직하게는 35mass%정도, 더욱 바람직하게는 25mass% 정도이다. 일반적으로, HF의 함유량이 많으면, High-k막의 에칭 레이트가 높아지는 경향이 있다. 한편, HF의 함유량이 적으면, THOX와 High-k막의 에칭 레이트의 비([THOX의 에칭 레이트]/[High-k막의 에칭 레이트])가 작아지는 경향이 있다. 따라서, HF의 농도는, 원하는 High-k막의 에칭 레이트와, 원하는 THOX와 High-k막의 에칭 레이트의 비에 따라, 적절하게 설정할 수 있다.
HF로는, conc.플루오르산(50mass% 수용액)을 통상 이용하는데, 물을 포함하지 않는 에칭액이 바람직한 경우에는, 100% HF를 이용하는 것도 가능하다.
플루오르화수소(HF)를 포함하는 에칭액의 작성 방법은, conc.플루오르산을 이용하는 경우는, 헤테로원자를 갖는 유기 용매에 conc. 플루오르산 물을 혼합한다. 100% HF를 이용하는 경우는, 100% HF를 액으로 혼합하거나, 100% HF를 희석한다. 이들의 혼합, 희석 시는 발열에 주의한다.
헤테로원자를 갖는 유기 용매로는, 에테르계 화합물, 케톤계 화합물, 유황 함유 화합물 등이 바람직하다.
이들 중에서도, 에테르계 화합물이 바람직하다.
에테르계 화합물로는, 사슬상 또는 환상 중 어느 하나이어도 되고, 예를 들면, 하기 식(1)로 표시되는 화합물이 바람직하게 예시된다.
R1-O-(CH2CH2-O)n-R2 (1)
[식 중, n은 1, 2, 3 또는 4를 표시하고, R1 및 R2는 동일 또는 상이한 수소 원자, 저급 알킬기 또는 저급 알킬카르보닐기를 표시한다(단, R1와 R2는 동시에 수소 원자로 되는 일은 없다).]
저급 알킬기로는, 탄소수 1∼3정도의 알킬기가 바람직하고, 메틸기, 에틸기, n-프로필기, 이소프로필기를 들 수 있다.
저급 알킬기 카르보닐기의 저급 알킬기로는, 탄소수 1∼3의 알킬기(메틸기, 에틸기, n-프로필기, 이소프로필기)가 바람직하게 예시되고, 저급 알킬기 카르보닐기로는, 아세틸, 프로피오닐, 부티릴, 이소부티릴이 예시된다.
일반식(1)로 표시되는 바람직한 화합물로는 모노그라임(n= 1); 디그라임, 디에틸렌글리콜디에틸에테르(n=2); 트리에틸렌글리콜디메틸에테르(n= 3); 테트라에틸렌글리콜디메틸에테르(n=4)를 들 수 있다.
다른 에테르계 화합물로는, 테트라하이드로푸란, 테트라하이드로피란, 푸란, 푸르푸랄, γ-부티로락톤, 디옥산 등을 들 수 있다.
이들 에테르 화합물 중에서도, 모노그라임, 디그라임, 테트라하이드로푸란, 디에틸렌글리콜디에틸에테르, 트리에틸렌글리콜디메틸에테르, 테트라에틸렌그리콜디메틸에테르, 디옥산, γ-부티로락톤이 바람직하고, 모노그라임이 특히 바람직하다.
또한, 에테르계 화합물로는, 비유전율이 30이하인 것을 바람직하게 이용할 수 있다. 비유전율이 30이하인 에테르계 화합물로는, 모노그라임, 디그라임, 테트라하이드로푸란, 디옥산, γ-부티로락톤 등을 들 수 있다.
케톤계 화합물로는, γ-부티로락톤 등의 환상 화합물을 들 수 있다.
유황 함유 화합물로는, 술포란, 프로판술톤 등의 환상 화합물을 들 수 있다.
본 발명의 에칭액은 물을 포함하고 있어도 된다. 물을 포함하는 경우의 함유량은, 10mass% 이하, 바람직하게는 5mass% 이하, 보다 바람직하게는 3mass% 정도이다. 단, 본 발명의 에칭액으로는, 물을 포함하지 않는 것이 바람직하다.
본 발명의 바람직한 에칭액으로는,
·HF : 헤테로원자를 포함하는 유기용매(바람직하게는, 에테르계 화합물) : 물 = 3mass% 이상 : 50∼97mass% : 10mass% 이하가 예시된다.
보다 구체적으로는, 하기와 같은 에칭액을 들 수 있다.
·HF : 모노그라임 : 물 = 3∼50mass% : 50∼97mass% : 0∼10mass%
·HF : 디그라임 : 물 = 3∼50mass% : 50∼97mass% : 0∼10mass%
·HF : 디옥산 : 물 = 3∼50mass% : 50∼97mass% : 0∼10mass%
·HF : 테트라하이드로푸란 : 물 = 3∼50mass% : 50∼97mass% : 0∼10mass%
·HF : 디에틸렌글리콜디에틸에테르 : 물 = 1∼20mass% : 70∼99mass% : 0∼10mass%
·HF : 트리에틸렌글리콜디메틸에테르 : 물 = 1∼20mass% : 70∼99mass% : 0∼10mass%
·HF : 테트라에틸렌글리콜디메틸에테르 : 물 = 1∼20mass% : 70∼99mass% : 0∼10mass%
본 발명의 에칭액은, 실리콘 기판상에 High-k막과, THOX나 TEOS 등의 실리콘 산화막이 표면에 형성된 것을 피에칭물로서 에칭 처리하는데 적합하게 사용할 수 있다.
예를 들면, 반도체 제조 프로세스에 있어서, 실리콘 기판상에, THOX나 TEOS 등의 실리콘 산화물을 트렌치에 메워넣어 소자 분리 영역을 형성하고, High-k막을 형성한 후, 게이트 전극을 형성하고, 이어서, 예를 들면 게이트 전극을 마스크로 하여, High-k막을 에칭하여 게이트 절연막을 형성할 때에 이용할 수 있다.
또한, 본 발명의 에칭액을 이용해 에칭하기 전에, 조금만 High-k막을 남기도록 하여 드라이 에칭을 행해도 된다. 즉, 2단계의 에칭에 의해 High-k막의 에칭을 행할 때, 드라이 에칭에 의해 High-k막의 상부를 에칭하고, 남은 High-k막을 제거하기 위해서 습식 에칭을 행하는 경우가 있어, 본 발명의 에칭액을 상기 습식 에칭에 이용할 수 있다.
본 발명의 에칭 방법에 있어서, 에칭액의 온도는, 원하는 에칭 속도 및 선택비로 High-k막과 THOX를 에칭할 수 있는 한 특별히 한정되지 않고, High-k막의 종류, 에칭액의 종류 등에 따라 적절히 설정할 수 있다. 예를 들면, 플루오르화수소를 포함하는 에칭액이면 플루오르화수소 농도가 높은 경우는 비교적 낮은 온도에서 [High-k막의 에칭 레이트가 2Å/분 이상이다」라는 요건을 만족하지만, 플루오르화수소 농도가 낮은 경우는, 상기 요건을 만족하기 위해서는 비교적 높은 온도로 에칭할 필요가 있다. 이와 같이, 에칭액 성분의 종류 및 성분의 배합 비율에 따라, 본 발명의 요건을 만족하는 온도로 적절히 설정하면 된다. 에칭액의 온도는, 통상, 20∼90℃ 정도, 바람직하게는 20∼60℃ 정도이다.
에칭 처리는, 통상법에 따라서 행하면 되고, 예를 들면, 피에칭물을, 에칭액에 침지시키면 된다. 침지시키는 경우의 시간은, 원하는 에칭 속도 및 선택비로 High-k막과 THOX를 원하는 두께로 에칭할 수 있는 한 특별히 한정되지 않고, High-k막의 종류, 에칭액의 종류, 에칭액의 액온 등에 따라 적절히 설정할 수 있는데, 통상, 1∼30분간 정도, 바람직하게는 1∼10분간 정도 침지시키면 된다.
본 발명의 에칭액을 이용해 에칭을 행한 반도체 기판은, 관용되는 방법, (예를 들면, Atlas of IC Technologies: An Introduction to VLSI Processes by W. Maly, 1987 by The Benjamin/Cummings Publishing Company Inc. 에 기재된 방법)에 따라서, 다양한 종류의 반도체 소자로 가공할 수 있다.
본 발명에 의하면, High-k막을 에칭할 수 있고, 또한 실리콘 산화막의 에칭 속도가 억제된 에칭액이 제공된다.
도 1은 본 발명의 피처리물의 일례의 모식도를 도시한다.
본 발명의 실시예에 대해서 기술하는데, 본 발명은 이들에 한정되는 것은 아니다.
실시예 1∼13 및 비교예 1∼10
하기 표 1, 2, 3, 4에 표시하는 조성으로 HF 및 용매를 포함하는 에칭액을 조제했다. 실리콘 기판상에, MOCVD법에 의해 성막한 산화하프늄막(MOCVD HfO2Asdep), 그 성막 후에 어닐 처리한 산화하프늄막(MOCVD HfO2 Anneal), MOCVD법에 의해 성막하여 어닐 처리한 하프늄실리케이트막(HfSiO), MOCVD법에 의해 성막하여 어닐 처리한 알루미나(A12O3), 및 열산화막(THOX)을 각각 형성한 시험 기판에 대한 에칭 레이트 및 선택비를 구했다.
에칭 레이트는, 에칭 전후에서의 막 두께의 차를 에칭 시간으로 나누어 계산한 것이다.
막 두께는, Rudolf Research사 Auto EL-Ⅲ 에리플리메이터를 이용해 측정했 다. 에칭은 에칭액에 시험 기판을 10분간 침지함으로써 행했다.
에칭 온도 50℃의 각 에칭액에서의, MOCVD HfO2Asdep, MOCVD HfO2 Annea1, 및 열산화막(THOX)에 대한 에칭 속도 및 이들 막에 대한 에칭의 선택비를 실시예 1∼6및 비교예 1∼6로서 표 1에 표시한다.
동 HF 농도, 동 물의 농도(0%) 및 동 에칭 온도(60℃)에서의 청구항 9에서 기술한 에테르계 화합물 용매에서의, MOCVD HfO2 Asdep, MOCVD HfO2 Annea1, 및 열 산화막(THOX)에 대한 에칭 속도 및 이들 막에 대한 에칭 선택비를 실시예 7∼11 및 비교예 7∼8로서 표 2에 표시한다.
모노그라임과 HF의 무수플루오르산 혼합액에서의, MOCVD HfSiO Anneal막, MOCVD Al2O3 Annea1막, 및 열산화막(THOX)에 대한 에칭 속도 및 이들 막에 대한 에칭 선택비를 실시예 12∼13 및 비교예 9∼10으로서 표 3, 4에 각각 표시한다.
<표 1>
Figure 112005013009743-pct00001
<표 2>
Figure 112005013009743-pct00002
<표 3>
Figure 112005013009743-pct00003
<표 4>
Figure 112005013009743-pct00004
본 발명에 의하면, High-k막을 에칭할 수 있고, 또한 실리콘 산화막의 에칭 속도가 억제된 에칭액이 제공된다.

Claims (22)

  1. 비유전율이 8이상인 막(High-k막)의 에칭 레이트가 2Å/분 이상이고, 열 산화막(THOX)과 High-k막의 에칭 레이트의 비([THOX의 에칭 레이트]/[High-k막의 에칭 레이트])가 50이하인, 플루오르화수소(HF)를 포함하는 에칭액.
  2. 제1항에 있어서,
    High-k막의 비유전율이 15이상인 에칭액.
  3. 제1항에 있어서,
    High-k막이, 산화하프늄막, 산화지르코늄막 또는 산화란탄막인 에칭액.
  4. 제1항에 있어서,
    High-k막이, 하프늄실리케이트(HfSiOx), 하프늄알루미네이트(HfAlO), HfSiON, HfAlON, ZrSiO, ZrAlO, ZrSiON, ZrAlON, 알루미나(Al2O3), HfON, ZrON 및 Pr2O3로 이루어지는 군에서 선택되는 적어도 1종을 포함하는 에칭액.
  5. 제1항에 있어서, 열 산화막의 에칭 속도가, 100Å/분 이하인 에칭액.
  6. 삭제
  7. 제1항에 있어서,
    플루오르화수소 농도가 3mass% 이상인 에칭액.
  8. 제1항에 있어서,
    플루오르화수소 및 헤테로원자를 갖는 유기 용매를 포함하는 에칭액.
  9. 제8항에 있어서,
    헤테로원자를 갖는 유기용매가, 에테르계 화합물, 케톤계 화합물, 유황 함유 복소환 화합물인 에칭액.
  10. 제9항에 있어서,
    헤테로원자를 갖는 유기용매가, 에테르계 화합물인 에칭액.
  11. 제10항에 있어서,
    에테르계 화합물이, 일반식(1)
    R1-O-(CH2CH2-O)n-R2 (1)
    [식 중, n은 1, 2, 3 또는 4를 표시하고, R1 및 R2는 동일 또는 상이한 수소 원자, 탄소수 1~3의 저급 알킬기 또는 탄소수 1~3의 저급 알킬카르보닐기를 표시한다(단, R1과 R2는 동시에 수소 원자로 되는 일은 없다).]로 표시되는 화합물로 이루어지는 군에서 선택되는 적어도 1종인 에칭액.
  12. 제10항에 있어서,
    에테르계 화합물의 비유전율이, 30이하인 에칭액.
  13. 제8항에 있어서,
    헤테로원자를 갖는 유기용매가, 분자 내에 적어도 1개의 카르보닐기를 포함하는 에칭액.
  14. 제8항에 있어서,
    헤테로원자를 갖는 유기용매가, 분자내에 적어도 1개의 수산기를 포함하는 에칭액.
  15. 제 10항에 있어서,
    에테르계 화합물이, 테트라하이드로푸란, 테트라하이드로피란, 푸란, 푸르푸랄, γ-부티로락톤, 모노그라임(monoglyme), 디그라임 및 디옥산으로 이루어지는 군에서 선택되는 적어도 1종인 에칭액.
  16. 제10항에 있어서,
    에테르계 화합물이, 에틸렌글리콜메틸에틸에테르, 에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디에틸에테르, 트리에틸렌글리콜디메틸에테르, 트리에틸렌글리콜디에틸에테르, 트리에틸렌글리콜에틸메틸에테르, 테트라에틸렌글리콜디메틸에테르, 테트라에틸렌글리콜디에틸에테르, 폴리에틸렌글리콜디메틸에테르로 이루어지는 군에서 선택되는 적어도 1종인 에칭액.
  17. 제10항에 있어서,
    에테르계 화합물이, 에틸렌글리콜모노메틸에테르아세테이트, 에틸렌글리콜모노에틸에테르아세테이트, 에틸렌글리콜모노부틸에테르아세테이트, 디에틸렌글리콜모노메틸에테르아세테이트, 디에틸렌글리콜모노에틸에테르아세테이트, 디에틸렌글리콜모노부틸에테르아세테이트, 트리에틸렌글리콜모노메틸에테르아세테이트 및 트리에틸렌글리콜모노에틸에테르아세테이트로 이루어지는 군에서 선택되는 적어도 1종인 에칭액.
  18. 제10항에 있어서,
    에테르계 화합물이 에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노에틸에테르, 에틸렌글리콜모노프로필에테르, 폴리에틸렌글리콜모노메틸에테르, 에틸렌글리 콜모노이소프로필에테르, 에틸렌글리콜모노부틸에테르, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노프로필에테르 및 프로필렌글리콜모노부틸에테르로 이루어지는 군에서 선택되는 적어도 1종인 에칭액.
  19. 제9항에 있어서,
    유황 함유 복소환 화합물이, 술포란 및 프로판술톤에서 선택되는 적어도 1종인 에칭액.
  20. 제1항에 있어서,
    플루오르화수소(HF), 헤테로원자를 포함하는 유기용매 및 물을 포함하고,
    HF : 헤테로원자를 포함하는 유기용매 : 물 = 10∼25mass% : 70∼85mass% : 0 초과 ~ 10mass% 이하인 에칭액.
  21. 제1항 기재의 에칭액을 이용해, 실리콘 산화막 및 비유전율이 8이상인 막을 가지고, 비유전율이 8이상인 막 상에 게이트 전극이 형성된 피에칭물을 에칭 처리하는 에칭 처리물의 제조 방법.
  22. 제21항의 방법에 의해 얻을 수 있는 에칭 처리물.
KR1020057004243A 2002-09-13 2003-08-04 에칭액 및 에칭 방법 KR100742069B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00269291 2002-09-13
JP2002269291 2002-09-13
JP2002346823 2002-11-29
JPJP-P-2002-00346823 2002-11-29

Publications (2)

Publication Number Publication Date
KR20050043947A KR20050043947A (ko) 2005-05-11
KR100742069B1 true KR100742069B1 (ko) 2007-07-23

Family

ID=31996189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057004243A KR100742069B1 (ko) 2002-09-13 2003-08-04 에칭액 및 에칭 방법

Country Status (8)

Country Link
US (1) US20060011584A1 (ko)
EP (1) EP1538664A4 (ko)
JP (1) JP4221601B2 (ko)
KR (1) KR100742069B1 (ko)
CN (1) CN1682355A (ko)
AU (1) AU2003252362A1 (ko)
TW (1) TWI282814B (ko)
WO (1) WO2004025718A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4229762B2 (ja) * 2003-06-06 2009-02-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2005079311A (ja) * 2003-08-29 2005-03-24 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
US20060054595A1 (en) * 2004-09-10 2006-03-16 Honeywell International Inc. Selective hafnium oxide etchant
WO2006101458A1 (en) * 2005-03-22 2006-09-28 National University Of Singapore Method for patterning ferrelectric/piezoelectric films
CN101180712B (zh) * 2005-05-25 2012-05-09 大金工业株式会社 具有bpsg膜和sod膜的基板的蚀刻液
US20070012662A1 (en) * 2005-07-18 2007-01-18 Audrey Dupont Solution for wet treatment of hafnium containing materials, use of the solution and a wet treatment process
KR100780638B1 (ko) * 2006-05-31 2007-11-29 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그의 제조방법
KR20100123757A (ko) * 2008-03-07 2010-11-24 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 비-선택적 산화물 에칭용 습윤 세정 조성물 및 사용 방법
JP5127694B2 (ja) * 2008-12-26 2013-01-23 パナソニック株式会社 半導体装置及びその製造方法
JP5535583B2 (ja) * 2009-05-25 2014-07-02 ＡｚエレクトロニックマテリアルズＩｐ株式会社 トレンチ・アイソレーション構造の形成方法
JP5592083B2 (ja) * 2009-06-12 2014-09-17 アイメック 基板処理方法およびそれを用いた半導体装置の製造方法
WO2010150135A2 (en) * 2009-06-25 2010-12-29 Lam Research Ag Method for treating a semiconductor wafer
US20130334603A1 (en) * 2012-06-18 2013-12-19 International Business Machines Corporation Isolation structure for semiconductor devices
CN103204709B (zh) * 2013-03-01 2014-06-18 中国科学院长春光学精密机械与物理研究所 一种去除碳化硅基底上硅厚膜的方法
KR101790090B1 (ko) * 2013-05-02 2017-10-25 후지필름 가부시키가이샤 에칭 방법, 이에 이용하는 에칭액 및 에칭액의 키트, 및 반도체 기판 제품의 제조 방법
TWI635160B (zh) * 2014-03-07 2018-09-11 東友精細化工有限公司 紋理蝕刻溶液組成物及晶體矽晶圓紋理蝕刻方法
KR101863536B1 (ko) * 2014-03-07 2018-06-01 동우 화인켐 주식회사 결정성 실리콘 웨이퍼의 텍스쳐 에칭액 조성물 및 텍스쳐 에칭방법
KR101892624B1 (ko) 2014-03-17 2018-08-28 동우 화인켐 주식회사 결정성 실리콘 웨이퍼의 텍스쳐 에칭액 조성물 및 텍스쳐 에칭방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234325A (ja) * 2001-12-04 2003-08-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3438799A (en) * 1965-06-22 1969-04-15 Chem Eng Ltd Method for the surface treatment of metal articles
JPS5349508A (en) * 1976-10-18 1978-05-06 Fuji Photo Film Co Ltd Liquid for weakening screen dot
JPS5530826A (en) * 1978-08-24 1980-03-04 Nec Kyushu Ltd Method of manufacturing semiconductor device
US4469525A (en) * 1983-01-19 1984-09-04 Tennant Company Membrane remover/etchant
US5120605A (en) * 1988-09-23 1992-06-09 Zuel Company, Inc. Anti-reflective glass surface
JP3120566B2 (ja) * 1992-05-12 2000-12-25 株式会社デンソー 半導体装置におけるバンプ電極形成方法
JP3563809B2 (ja) * 1995-02-14 2004-09-08 大日本印刷株式会社 パターン形成方法
TW434196B (en) * 1997-06-25 2001-05-16 Ibm Selective etching of silicate
US5965465A (en) * 1997-09-18 1999-10-12 International Business Machines Corporation Etching of silicon nitride
JP4044215B2 (ja) * 1998-02-25 2008-02-06 花王株式会社 剥離剤組成物
US6200891B1 (en) * 1998-08-13 2001-03-13 International Business Machines Corporation Removal of dielectric oxides
JP2000164586A (ja) * 1998-11-24 2000-06-16 Daikin Ind Ltd エッチング液
DE19914243A1 (de) * 1999-03-29 2000-10-05 Riedel De Haen Gmbh Verfahren zur Herstellung hochreiner Lösungen unter Verwendung von gasförmigem Fluorwasserstoff
JP4516176B2 (ja) * 1999-04-20 2010-08-04 関東化学株式会社 電子材料用基板洗浄液
JP5156155B2 (ja) * 1999-10-13 2013-03-06 アプライド マテリアルズ インコーポレイテッド 半導体集積回路を製造する方法
AU2001233002A1 (en) * 2000-02-04 2001-08-14 Motorola, Inc. Etching solution and method
JP2001332547A (ja) * 2000-03-17 2001-11-30 Toshiba Corp 半導体装置及び半導体装置の製造方法
AU2001242510B2 (en) * 2000-04-28 2006-02-23 Merck Patent Gmbh Etching pastes for inorganic surfaces
US6300202B1 (en) * 2000-05-18 2001-10-09 Motorola Inc. Selective removal of a metal oxide dielectric
CN1218222C (zh) * 2000-07-10 2005-09-07 Ekc技术公司 用于清洁半导体设备上有机残余物和等离子蚀刻残余物的组合物
US6667246B2 (en) * 2001-12-04 2003-12-23 Matsushita Electric Industrial Co., Ltd. Wet-etching method and method for manufacturing semiconductor device
JP3751255B2 (ja) * 2002-03-04 2006-03-01 岸本産業株式会社 絶縁膜エッチング剤
JP3773458B2 (ja) * 2002-03-18 2006-05-10 大日本スクリーン製造株式会社 基板処理方法及びその装置
US6941956B2 (en) * 2002-03-18 2005-09-13 Dainippon Screen Mfg. Co., Ltd. Substrate treating method and apparatus
JP2003273068A (ja) * 2002-03-19 2003-09-26 Dainippon Screen Mfg Co Ltd 基板処理方法
JP2003332297A (ja) * 2002-05-10 2003-11-21 Daikin Ind Ltd エッチング液及びエッチング方法
US6835667B2 (en) * 2002-06-14 2004-12-28 Fsi International, Inc. Method for etching high-k films in solutions comprising dilute fluoride species
JP4443864B2 (ja) * 2002-07-12 2010-03-31 株式会社ルネサステクノロジ レジストまたはエッチング残さ物除去用洗浄液および半導体装置の製造方法
JP2006098421A (ja) * 2003-06-10 2006-04-13 Daikin Ind Ltd シリコンを含有する反射防止膜および埋め込み材の除去液と除去方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234325A (ja) * 2001-12-04 2003-08-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI282814B (en) 2007-06-21
AU2003252362A1 (en) 2004-04-30
EP1538664A1 (en) 2005-06-08
EP1538664A4 (en) 2007-04-04
US20060011584A1 (en) 2006-01-19
KR20050043947A (ko) 2005-05-11
JP4221601B2 (ja) 2009-02-12
WO2004025718A1 (ja) 2004-03-25
CN1682355A (zh) 2005-10-12
JPWO2004025718A1 (ja) 2006-01-12
TW200404091A (en) 2004-03-16

Similar Documents

Publication Publication Date Title
KR100742069B1 (ko) 에칭액 및 에칭 방법
KR102443370B1 (ko) 실리콘 질화막 식각액 조성물
KR20170009240A (ko) 비불소계 실리콘 질화막 식각 조성물
US20080110748A1 (en) Selective High Dielectric Constant Material Etchant
KR20130125561A (ko) 실리콘 질화막의 에칭 용액
KR102283745B1 (ko) 반도체 소자의 제조 동안 질화티탄에 비해 질화탄탈을 선택적으로 제거하기 위한 에칭액
KR102484988B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
US11955341B2 (en) Etching solution and method for selectively removing silicon nitride during manufacture of a semiconductor device
TWI789824B (zh) 用於控制氮化鈦層對鎢層的蝕刻選擇比的蝕刻組合物及使用該組合物的蝕刻方法
KR102069345B1 (ko) 반도체 공정용 조성물 및 반도체 공정
JP2003332297A (ja) エッチング液及びエッチング方法
KR20110100480A (ko) 식각액, 식각액을 사용한 게이트 절연막의 형성 방법 및 식각액을 사용한 반도체 소자의 제조 방법
JP2007150118A (ja) 微細加工処理剤、及びそれを用いた微細加工処理方法
KR20200113458A (ko) 질화티타늄막 및 텅스텐막 적층체 식각용 조성물 및 이를 이용한 반도체 소자의 식각방법
KR102309755B1 (ko) 질화티타늄막 및 텅스텐막 적층체 식각용 조성물 및 이를 이용한 반도체 소자의 식각방법
US10961453B2 (en) Etching compositions
KR102443313B1 (ko) 실란 화합물을 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR20100125464A (ko) 성막 방법 및 반도체 장치의 제조 방법
KR20190081344A (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102278765B1 (ko) 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법
KR20210048306A (ko) 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판
KR102317171B1 (ko) 세정액 조성물
KR20220081169A (ko) 실리콘 식각액 조성물 및 이를 사용한 반도체 소자의 제조 방법
US20230374383A1 (en) Etching Composition, Etching Method, Method for Manufacturing Semiconductor Device, and Method for Manufacturing Gate-All-Around-Type Transistor
TW202235681A (zh) 蝕刻劑的組合物、使用其之半導體裝置的形成方法、以及半導體裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee