KR100297152B1 - 반도체장치의제조방법및그제조방법에사용되는장치 - Google Patents

반도체장치의제조방법및그제조방법에사용되는장치 Download PDF

Info

Publication number
KR100297152B1
KR100297152B1 KR1019970006303A KR19970006303A KR100297152B1 KR 100297152 B1 KR100297152 B1 KR 100297152B1 KR 1019970006303 A KR1019970006303 A KR 1019970006303A KR 19970006303 A KR19970006303 A KR 19970006303A KR 100297152 B1 KR100297152 B1 KR 100297152B1
Authority
KR
South Korea
Prior art keywords
sog
film
sog film
interlayer insulating
semiconductor substrate
Prior art date
Application number
KR1019970006303A
Other languages
English (en)
Other versions
KR19980069296A (ko
Inventor
아쓰시 가리야
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Priority to KR1019970006303A priority Critical patent/KR100297152B1/ko
Publication of KR19980069296A publication Critical patent/KR19980069296A/ko
Application granted granted Critical
Publication of KR100297152B1 publication Critical patent/KR100297152B1/ko

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 기판에 하층배선을 형성하는 단계, 이 하층배선을 덮도록 층간절연막을 형성하는 단계, 층간절연막의 표면에 유기 또는 무기 SOG 를 도포하여 SOG 막을 형성하는 단계, 이 SOG 막을 열처리하는 단계, 이 SOG 막을 에칭하여 SOG 막의 표면을 평탄화하는 단계, SOG 막과 층간절연막을 관통하여 하층배선에 이르는 개구를 형성하는 단계, 이 개구를 도전재로 충전하여 스루홀을 형성하는 단계를 포함하며, 상기 유기 또는 무기 SOG 로 도포하는 단계가 아민계 가스 분위기에서 행해지는 것을 특징으로 하는 반도체장치의 제조방법이 개시된다.

Description

반도체장치의 제조방법 및 그 제조방법에 사용되는 장치{METHOD FOR MAKING SEMICONDUCTOR DEVICE AND APPARATUS USED IN THE SAME METHOD}
본 발명은 반도체장치의 제조방법 및 그 방법에 사용되는 장치에 관한 것으로, 특히, 층간절연막을 평탄화하기 위해 유기 혹은 무기 SOG (spin-on-glass) 막이 형성되는 반도체장치 제조방법 및 그 방법에 사용되는 장치에 관한 것이다.
반도체장치의 고집적화에 수반하여, 다층배선의 사용이 증가하고, 기판의 표면은 더욱 평탄화된다. 그러므로, 층간절연막상에 형성되는 상층 배선이 단절되는 것을 방지하기 위해 층간절연막이 평탄화되는 것이 필요하다. 일반적으로, 반도체 기판상에 하층 알루미늄배선을 형성한 후, 플라즈마 CVD 법에 의해 플라즈마 산화막등을 형성한다. 그후, 이 층간절연막의 평탄화를 행하기 위해 유기 또는 무기의 SOG 를 스핀 도포기를 사용하여 도포하고,특히, 층간절연막 표면의 비평탄성을 흡수할 수 있다. 그런 다음, 드라이 에칭에 의해 전면의 에칭백을 행하여 평탄화한 후, 하층 알루미늄 배선과 상층 알루미늄 배선을 접속시키는 스루홀을 포토레지스트 기술에 의해 층간절연막 및 SOG 막을 관통하여 형성한다. 이 스루홀 형성시, 층간절연막과 SOG 막이 평탄성을 갖도록 하는 것이 중요하다. 그들이 충분한 평탄성을 갖지 않는 경우, 포토레지스트 패턴이 마스크를 따라서만 형성되는 것이 어렵다. 그러므로, 스루홀이 불완전하게 형성되어 수율을 감소시킬 수 있다.
그러나, 층간절연막을 평탄화하기 위해, 층간절연막상에 SOG 막을 형성하는 것은 다음과 같은 문제점을 갖는다. 제 1 의 문제점은 상층 및 하층 알루미늄 배선을 접촉시키는 스루홀의 전기 저항이 높을 수도 있다는 것이다. 그 이유는 스루홀 내부로 알루미늄 배선 형성후 스루홀을 열처리할 때 SOG 막에 포함된 수분이 스루홀로부터 방출되어 알루미늄을 부식시키기 때문이다.
제 2 의 문제점은 SOG 막 혹은 인접하는 층간절연막과 같은 실리카막에 크랙 (crack) 이 발생할 수도 있다는 것이다. 종래 방법에서, SOG 막에 있는 수분에 기인한 제 1 문제점을 해결하기 위해, 수분, 가스등을 방출시키기 위한 열처리를 행한다. 예를 들어, 열처리는 산소등의 반응성 가스에 노출시키는 것 (일본국 특개평 4-196537 호 공보), 탄소함유기체 및 산소로 이루어진 플라즈마에 노출시키는 것 (일본국 특개평 4-174520 호 공보), CO2 플라즈마에 노출시키는 것 (일본국 특개평 4-150029 호 공보), 플루오르를 함유하는 가스 분위기에서 자외선을 조사하는 것 (일본국 특개평 1-132128 호 공보), 플루오르를 함유하는 플라즈마에 노출시키는 것 (일본국 특개평 1-25543 호 공보) 을 포함한다. 그러나, 이 열처리에 의해 SOG 막이 20 % 정도 열수축되기 때문에, 열응력이 SOG 막 자신, 혹은 이것에 인접하는 층간절연막에 영향을 주어, 이들 막에 크랙을 발생시킨다.
따라서, 본 발명의 목적은 SOG 막의 수분이 상당히 감소되어 스루홀의 도전성이 양호한 상태에 유지될 수 있고 열수축에 기인한 크랙의 발생이 억제될 수 있는 반도체장치의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 높은 신뢰성을 갖는 반도체장치가 제조가능한 반도체장치의 제조장치를 제공하는 것이다.
도 1 은 본 발명에 따른 제 1 바람직한 실시예에서의 SOG 도포장치를 도시하는 단면도.
도 2a 내지 도 2d 는 본 발명에 따른 제 1 바람직한 실시예에서의 방법을 사용하여 제조된 반도체 장치를 도시하는 단면도.
도 3 은 종래 방법과 제 1 실시예의 방법에 의해 제조된 SOG 막에서의 수분을 도시한다.
도 4 는 종래 방법과 제 1 실시예의 방법에 의해 제조된 SOG 막에서의 막 수축율을 도시한다.
도 5 는 본 발명에 따른 제 2 바람직한 실시예에서의 SOG 도포장치를 도시하는 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1 ···반도체기판
3 ···하층 알루미늄 배선
4 ···층간절연막
5 ···SOG 막
6 ···개구
7 ···상층 알루미늄 배선
11 ···챔버
12 ···턴테이블
14 ···SOG 노즐
17 ···가스 공급구
18 ···가스 배기구
본 발명에 따르면, 반도체 기판의 표면에 유기 또는 무기 SOG 를 도포하여 SOG 막을 형성하는 단계, 상기 SOG 막을 열처리하는 단계, 및 상기 SOG 막을 에칭하여 상기 SOG 막의 표면을 평탄화하는 단계를 포함하며, 상기 유기 또는 무기 SOG 로 도포하는 단계는 아민계 가스 분위기에서 행해지는 것을 특징으로 하는 반도체장치의 제조방법이 제공된다.
본 발명의 다른 태양에 따르면,
반도체 기판에 하층배선을 형성하는 단계,
이 하층배선을 덮도록 층간절연막을 형성하는 단계,
층간절연막의 표면에 유기 또는 무기 SOG 를 도포하여 SOG 막을 형성하는 단계,
이 SOG 막을 열처리하는 단계,
이 SOG 막을 에칭하여 SOG 막의 표면을 평탄화하는 단계,
SOG 막과 층간절연막을 관통하여 하층배선에 이르는 개구를 형성하는 단계,
이 개구를 도전재로 충전하여 스루홀을 형성하는 단계를 구비하는 반도체장치의 제조방법에 있어서, 유기 또는 무기 SOG 로 도포하는 단계는 아민계 가스 분위기에서 행해지는 것을 특징으로 하는 반도체장치의 제조방법이 제공된다.
본 발명의 또다른 태양에 따르면, 반도체기판의 표면에 SOG 막을 형성하기 위해 사용되는 반도체장치의 제조장치로서,
내부가 기밀유지 가능한 챔버,
이 챔버내에 배치되고 반도체 기판이 놓이는 회전가능한 턴테이블,
반도체 기판의 표면에 SOG를 적하하는 수단,
챔버내에 아민계 가스 분위기를 제공하는 수단을 구비하는 것을 특징으로 하는 반도체장치의 제조장치가 제공된다.
이하, 첨부한 도면을 참조하여 설명한다.
제 1 바람직한 실시예에서의 반도체장치 제조방법 및 그 방법에 사용되는 장치를 도 1 과 도 2 를 참조하여 설명한다.
도 1 은 제 1 실시예의 방법에 사용되는 SOG 도포장치, 즉, 스핀 도포 장치의 개략구성을 도시한다. 내부를 기밀로 유지가능한 챔버 (11) 내에 는 회전구동기구 (13) 에 의해 수평방향으로 회전가능한 턴테이블 (12) 이 배치된다. 턴테이블 (12) 상에는 반도체 기판 (1) 이 놓이고, 진공흡착수단 등에 의해 턴테이블 (12) 상에 고정된다. 턴테이블 (12) 의 상방 위치에는 노즐 (14) 이 배치되어 SOG 공급부 (15) 로부터 튜브 (16) 를 통하여 공급되는 유기 또는 무기의 SOG 가 적하된다. 또한, 챔버 (11) 는 가스 공급구 (17) 와 배기구 (18) 를 가져 이를 통해 챔버 (11) 내를 소망의 가스 분위기로 설정하는 것이 가능하다. 제 1 실시예에서, 챔버 (11) 내의 분위기는 모노에탄올 아민 가스와 같은 아민계 가스일 수 있다.
이와 같은 도포장치를 이용하여 층간절연막을 펑탄화하는 공정을 설명한다. 도 2a 내지 도 2d 는 그 공정을 도시하는 단면도이다. 먼저, 도 2a 에 도시한 바와같이, 웨이퍼 형태의 반도체 기판상의 필드 절연막 (2) 상에 소정 패턴을 갖는 하층 알루미늄 배선 (3) 을 형성하여, 그 위에 플라즈마 CVD 법에 의해 플라즈마 실리콘 산화막을 피착하여 층간절연막 (4) 을 형성한다. 그런 다음, 이 반도체 기판을 도 1 에 도시한 턴테이블 (12) 상에 고정하고, 또한 챔버 (11) 내에 가스 공급구 (16) 로부터 아민계 가스를 공급하여 아민계 가스 분위기를 설정한 다음, 노즐 (14) 로부터 유기 또는 무기 SOG 를 적하하고, 또한 턴테이블 (12) 을 고속회전시켜 반도체 기판 (1) 의 표면에 SOG 를 도포하여, 도 2b 에 도시한 바와같이, SOG 막 (5) 을 형성한다. 이때, SOG 막 (5) 의 두께는 예를들면 0.1 내지 0.6 ㎛ 가 되도록 설정한다.
상술한 바와 같이, 아민계 가스 분위기에서 SOG 를 도포하는 것에 의해, SOG 에 있어서의 중합반응이 촉진되어, 낮은 수분함유량을 갖는 미세한 막이 형성될 수 있다. 도 3 은 종래 기술의 공기중에서 도포된 SOG 막과, 본 발명에 따른 아민계 가스 분위기에서 형성된 SOG 막의 함유수분을 비교한 것이다. 도 3 의 OH 기의 데이터로부터, 본 발명에 따른 SOG 막의 함유 수분이 감소된다는 것이 판명된다.
그후, SOG 막 (5) 중에 함유된 가스를 제거하기 위하여, 반도체 기판 (1) 을 베이크 오븐 (도시하지 않음) 으로 옮겨, SOG 막 (5) 을 구비한 반도체 기판 (1) 을 질소 분위기에서 300 내지 400 ℃ 의 온도로 30 내지 60 분간 베이크한다. 이때, 도 4 에 도시한 바와 같이, 종래 기술에 따른 공기 분위기에서의 SOG 막은 약 20 % 의 막수축율을 갖기 때문에, SOG 막 자신에 크랙이 발생할 수도 있다. 제 1 실시예에서, SOG 막의 수분 함량이 감소되기 때문에, 막수축율은, 도 4 에 도시한 바와 같이, 약 10 % 로 감소되어 크랙발생이 현저하게 억제될 수 있다. 그후, 도 2c 에 도시한 바와 같이, SOG 막 (5) 을 에치백하여 평탄화표면을 제공한다.
그런 다음, 도 2d 에 도시한 바와 같이, SOG 막 (5) 과 층간절연막 (4) 을 통해 하층 알루미늄 배선 (3) 에 이르는 개구 (6) 를 형성하고, 개구 (6) 의 내부를 도전재로 충전하거나 개구 (6) 를 포함하는 영역에 상층 알루미늄 배선 (7) 을 형성함으로써, 개구 (6) 는 스루홀로서 형성하여 상층 및 하층 알루미늄 배선 (3,7) 을 전기적으로 접속한다. 이 경우에도 그후의 열처리시에 SOG 막 (5) 으로부터 스루홀 (6) 에 수분이 거의 방출되지 않으므로 알루미늄의부식이 방지되고, 알루미늄 배선 (7) 의 전도성을 양호한 상태로 유지하는 것이 가능하다.
제 2 바람직한 실시예에서의 장치를 도 5 를 참조하여 설명하고, 동일 구성요소에 대해서는 도 1 에 사용된 동일도면부호에 의해 나타낸다.
제 2 실시예에서는, 턴테이블 (12) 만이 챔버 (11) 에 패키지된다. 즉, 챔버 (11) 는 회전구동기구 (13) 와 턴테이블 (12) 이 배치되는 본체부(11A) 와 본체부 (11A) 로부터 착탈가능한 덮개부 (11B) 로 이루어지고, 가스 공급부 (17) 와 가스 배기부 (18) 는 본체부 (11A) 에 접속된다. 또한, SOG 를 공급하는 노즐 (14) 이 덮개부 (11B) 위에 배치된다. 이 도포장치가 사용될 때, 먼저 반도체 기판 (1) 이 덮개부 (11B) 가 제거된 상태에서 턴테이블 (12) 상에 고정된다. 그런 다음, 노즐 (14) 로부터 반도체 기판 (1) 의 표면상에 SOG 를 적하한 후, 덮개부 (11B) 를 닫는다. 그리고, 가스 공급구 (17) 로부터 아민계의 가스를 챔버 (11) 내부에 공급하여 아민계 가스 분위기를 설정한 후, 그 상태에서 턴테이블 (12) 을 회전시켜 SOG 막을 형성한다.
제 2 실시예에서도, SOG 를 아민계의 가스 분위기로 도포하는 것에 의해, SOG 의 중합반응이 촉진된다. 그 결과, 수분 함유율이 낮은 미세한 막이 형성될 수 있어 막 수축율이 감소되므로 크랙의 발생이 억제될 수 있다.
한편, 제 1 및 제 2 실시예에서, 다양한 아민계 가스가 사용될 수 있다. 또한, SOG 의 종류와 형성될 SOG 막 두께에 따라 가스농도를 적절히제어함으로써, 수분이 적고 크랙 발생이 거의 없는 SOG 막을 형성할 수 있다.
본 발명을 완전하고 명료한 개시를 위해 특정 실시예에 관해 설명하였지만, 다음의 특허청구의 범위는 이들에 한정되지 않고 본 발명의 기본 사상의 범위내에서 당업자가 행할 수 있는 모든 변형과 선택적 구성에 적용된다.
본 발명에 의하면, SOG 막의 수분이 상당히 감소되어 스루홀의 도전성이 양호한 상태에 유지될 수 있고 열수축에 기인한 크랙의 발생이 억제될 수 있는 반도체장치의 제조방법이 제공되고, 또한, 높은 신뢰성을 갖는 반도체장치가 제조가능한 반도체장치의 제조장치가 제공된다.

Claims (5)

  1. 반도체 기판의 표면에 유기 또는 무기 SOG 를 도포하여 SOG 막을 형성하는 단계;
    상기 SOG 막을 열처리하는 단계; 및
    상기 SOG 막을 에칭하여 상기 SOG 막의 표면을 평탄화하는 단계를 포함하며,
    상기 유기 또는 무기 SOG 로 도포하는 단계는 아민계 가스 분위기에서 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 반도체 기판에 하층배선을 형성하는 단계;
    상기 하층배선을 덮도록 층간절연막을 형성하는 단계;
    상기 층간절연막의 표면에 유기 또는 무기 SOG 를 도포하여 SOG 막을 형성하는 단계;
    상기 SOG 막을 열처리하는 단계;
    상기 SOG 막을 에칭하여 상기 SOG 막의 표면을 평탄화하는 단계;
    상기 SOG 막과 상기 층간절연막을 관통하여 상기 하층배선에 이르는 개구를 형성하는 단계; 및
    상기 개구를 도전재로 충전하여 스루홀을 형성하는 단계를 포함하며,
    상기 유기 또는 무기 SOG 로 도포하는 단계는 아민계 가스 분위기에서 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1 항에 있어서, 상기 유기 또는 무기 SOG 로 도포하는 상기 단계 후에 질소가스분위기에서 상기 SOG 막을 열처리하는 단계를 또한 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 2 항에 있어서, 상기 SOG 막의 상기 열처리하는 단계는 질소가스 분위기에서 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 반도체 기판의 표면에 SOG 막을 형성하기 위해 사용되는 반도체장치의 제조장치로서,
    내부가 기밀유지 가능한 챔버;
    상기 챔버내에 배치되고 상기 반도체 기판이 놓이는 회전가능한 턴테이블;
    상기 턴테이블을 수평방향으로 회전시킬 수 있는 회전 구동기구;
    상기 반도체 기판의 상기 표면에 SOG 를 적하하는 수단;
    튜브를 통해 상기 SOG 가 상기 적하하는 수단으로 공급되는 SOG 공급수단; 및
    상기 챔버내에 아민계 가스 분위기를 제공하는 수단을 구비하는 것을 특징으로 하는 반도체장치의 제조장치.
KR1019970006303A 1997-02-27 1997-02-27 반도체장치의제조방법및그제조방법에사용되는장치 KR100297152B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970006303A KR100297152B1 (ko) 1997-02-27 1997-02-27 반도체장치의제조방법및그제조방법에사용되는장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970006303A KR100297152B1 (ko) 1997-02-27 1997-02-27 반도체장치의제조방법및그제조방법에사용되는장치

Publications (2)

Publication Number Publication Date
KR19980069296A KR19980069296A (ko) 1998-10-26
KR100297152B1 true KR100297152B1 (ko) 2001-10-19

Family

ID=65985500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006303A KR100297152B1 (ko) 1997-02-27 1997-02-27 반도체장치의제조방법및그제조방법에사용되는장치

Country Status (1)

Country Link
KR (1) KR100297152B1 (ko)

Also Published As

Publication number Publication date
KR19980069296A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
EP0720212B1 (en) Method of manufacturing semiconductor devices
JP3990920B2 (ja) 膜形成方法及び膜形成装置
KR100897771B1 (ko) 막형성방법 및 막형성장치
US5023204A (en) Method of manufacturing semiconductor device using silicone protective layer
KR100604018B1 (ko) 막 형성 시스템
KR100499545B1 (ko) 기판 처리 장치 및 기판 처리 방법
WO2020188958A1 (ja) 基板処理方法および基板処理装置
KR100297152B1 (ko) 반도체장치의제조방법및그제조방법에사용되는장치
US5763329A (en) Method for making semiconductor device by coating an SOG film in amine gas atmosphere
KR100200297B1 (ko) 반도체 소자의 콘택홀 형성방법
EP0862202A1 (en) Method for making a semiconductor device with a planarizing SOG layer and apparatus used in the same method
KR100389749B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
JPH08306681A (ja) 平坦化塗布絶縁膜の形成方法
JPH01286435A (ja) 半導体装置の製造方法および装置
KR100333367B1 (ko) 반도체소자의제조방법
JPH04165361A (ja) 半導体処理方法
JPH05234866A (ja) 半導体製造装置及び半導体製造方法
JP3473302B2 (ja) 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置
KR20210006841A (ko) 절연층 형성 방법
JP3825126B2 (ja) 膜形成装置および膜形成方法
JPS62221120A (ja) 半導体装置の製造方法
KR100246780B1 (ko) 반도체 소자의 스핀 온 글라스막 형성 방법
KR100250757B1 (ko) 반도체 소자의 금속층간 절연막 형성 방법
JPH0497547A (ja) 平坦化方法
JPH04263428A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee