KR100389749B1 - 반도체 장치의 제조 방법 및 제조 장치 - Google Patents

반도체 장치의 제조 방법 및 제조 장치 Download PDF

Info

Publication number
KR100389749B1
KR100389749B1 KR10-2001-0003079A KR20010003079A KR100389749B1 KR 100389749 B1 KR100389749 B1 KR 100389749B1 KR 20010003079 A KR20010003079 A KR 20010003079A KR 100389749 B1 KR100389749 B1 KR 100389749B1
Authority
KR
South Korea
Prior art keywords
sog
insulating film
film
section
wiring
Prior art date
Application number
KR10-2001-0003079A
Other languages
English (en)
Other versions
KR20020009386A (ko
Inventor
유즈리하고지로
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20020009386A publication Critical patent/KR20020009386A/ko
Application granted granted Critical
Publication of KR100389749B1 publication Critical patent/KR100389749B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Abstract

본 발명은 SOG 막의 도포 얼룩을 억제하는 효과에 우수하고, 간단하고, 또한 신속하게 실시 가능한 다층 배선을 갖는 반도체 장치의 제조 방법 및 제조 장치를 제공하는 것으로 반도체 기판 상에 배선을 형성하여, 배선과 기판을 덮도록 실리콘 산화막으로 이루어지는 절연막을 형성하고, SOG 막을 형성하기에 앞서 절연막을 습식 에칭하여, 도포액의 절연막에 대한 습윤성을 향상시킨다.

Description

반도체 장치의 제조 방법 및 제조 장치{METHOD OF PRODUCING SEMICONDUCTOR DEVICE AND SYSTEM FOR PRODUCING THE SAME}
본 발명은 다층 배선을 갖는 반도체 장치의 제조 방법에 관한 것으로, 더욱 상세하게는 SOG 막의 도포 얼룩을 방지하는 반도체 장치의 제조 방법 및 제조 장치에 관한 것이다.
반도체 웨이퍼(이하, 웨이퍼라고 약칭함)의 제조 공정에 있어서의 집적 회로의 미세화에 따른 배선의 다층화, 복잡화에 의해 층간 절연막 표면에 단차(段差)가 발생하여, 배선의 단선 등을 발생할 가능성이 있으므로, SOG(Spin on Glass) 막을 형성하여 층간 절연막을 평탄화하는 방법이 이용되고 있다.
도 4는 SOG 막을 이용하여 층간 절연막을 평탄화한, 다층 배선을 갖는 반도체 장치의 구조의 일례를 나타내는 단면 모식도이다. 참조부호 101은 실리콘 등으로 이루어지는 반도체 기판, 참조부호 110, 112는 배선층, 참조부호 102는 층간 절연막, 참조부호 111은 접속 구멍이다. 층간 절연막(102)은 제 1 절연막(103)과 SOG 막(104)과 제 2 절연막(105)으로 이루어진다.
종래의 반도체 장치는 이하의 방법에 의해 제조되고 있다. 반도체 기판(101) 상에 배선(110)을 형성한다. 다음에, 반도체 기판(101) 상에, 배선(110)을 덮도록 플라즈마 CVD 법에 의해, 산화 실리콘으로 이루어지는 제 1 절연막(103)을 형성한다. 다음에 SOG 원료를 포함하는 도포액을 제 1 절연막(103) 상에 회전 도포하여, SOG 도포막을 형성한다. 여기서, SOG 원료로서는, 수소 실세스키옥산 등의 무기계 SOG나, 폴리 메틸 실록산 등의 유기 SOG가 이용되고 있다. 다음에, SOG의 도포막을 산화 분위기 하에서 소성하여, 산화 실리콘으로 이루어지는 SOG 막(104)을 형성한다. 다음에, SOG 막(104) 상에 플라즈마 CVD 법에 의해 산화 실리콘으로 이루어지는 제 2 절연막(105)을 형성한다. 이에 따라, 제 1 절연막(103)과 SOG 막(104)과 제 2 절연막(105)으로 이루어지는 층간 절연막(102)이 형성된다. 다음에, 층간 절연막(102) 상에 접속 구멍(111)에 대응하는 구멍을 갖는레지스트 층을 사진 제판에 의해 형성하여, 레지스트 층을 마스크로서 건식 에칭에 의해 배선층(110)에 이르는 접속 구멍(111)을 형성한다. 이어서, 레지스트 층을 제거한 후, 층간 절연막(102) 상에 접속 구멍(111)을 메우도록 배선재를 피도착하여, 그 피도착 층을 선택적 건식 에칭에 의해 패터닝하는 것에 의해 접속 구멍(111)을 거쳐서 배선층(110)에 접속하는 배선층(112)을 형성하고 있다.
그러나, 절연막(103)의 표면은 CVD 장치 내에서의 플라즈마 발생에 따른 발열이나 가열 처리에 의해 소수성으로 되기 쉽다. 또한, 플라즈마 CVD 법에 의해 산화 실리콘을 형성할 때의 미반응물인 Si, H, N이나, 유기물 등의 불순물이 부착되고 있다. 그 때문에, SOG 원료를 포함하는 도포액이 절연막(103)에 습윤되기 어려우므로, SOG의 도포막 형성 시에 도포 얼룩이 발생하여, 층간 절연막의 평탄성을 저하시키는 것에 의해, 접속 구멍이나 배선을 형성할 때에, 구멍의 막힘이나 배선사이의 단락을 가져온다고 하는 문제가 있었다.
이 문제를 해결하기 위해서, 몇 가지 방법이 검토되고 있다. 예컨대, 일본 특허 공개 평성 제11-251312호 공보에는, 절연막(103)을 산소 플라즈마 처리하여 친수화하는 방법이 또한, 일본 특허 공개 평성 제11-162965호 공보나 일본 특허 공개 평성 제11-87337호 공보에는, 자외선 조사에 의한 오존 처리에 의해 불순물을 제거하는 방법이, 그리고, 일본 특허 공개 평성 제5-226482호 공보에는, 가열 처리와 산소 플라즈마 처리와 자외선 조사 처리를 조합하는 방법이 제안되고 있다.
그러나, 그 효과는 충분하지 않아 보다 우수한 도포 얼룩 억제 효과를 갖는 방법이 필요로 되고 있다. 또한, 공정 비용의 저감을 위해, 보다 간단하고 또한,신속한 방법이 필요로 되고 있다고 하는 문제도 있었다.
그래서, 본 발명은 SOG 막의 도포 얼룩을 억제하는 효과에 우수하고, 간단하며 또한 신속하게 실시 가능한 반도체의 제조 방법 및 제조 장치를 제공하는 것을 목적으로 하였다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
도 1은 본 발명의 실시예 1에 따른 반도체 장치의 제조 방법에 이용하는 습식 에칭부의 구조를 나타내는 측면 모식도,
도 2는 본 발명의 실시예 2에 따른 반도체 장치의 제조 방법에 이용하는 용매 처리부의 구조를 나타내는 측면 모식도,
도 3은 본 발명의 실시예 1에 따른 반도체 장치의 제조 방법의 제조 공정을 나타내는 흐름도,
도 4는 다층 배선을 갖는 반도체 장치의 구조를 나타내는 단면 모식도.
상기 과제를 해결하기 위해서, 본 발명의 반도체의 제조 방법은 반도체 기판 상에 배선을 형성하고, 그 배선과 그 기판을 덮도록 실리콘 산화막으로 이루어지는 절연막을 형성하고, 그 절연막의 전면에 SOG 원료를 포함하는 도포액을 도포해서 SOG 막을 형성하여 평탄화 층을 이루는, 다층 배선을 갖는 반도체 장치의 제조 방법에 있어서, SOG 막을 형성하기에 앞서, 절연막을 습식 에칭하여, 상기 도포액의 절연막에 대한 습윤성을 향상시킨 것을 특징으로 한다.
본 발명의 제조 방법은 SOG 막을 형성하기에 전에, 절연막을 습식 에칭하여, 절연막 표면의 산화 실리콘을 용해 제거하는 것이다. 이 때, 소수성의 원인으로 되는 Si-O-Si 결합도 용해 제거되고, 또한, 절연막의 표면에 부착된 유기물 등의 불순물도 용해 제거된다. 이에 따라, 절연막의 표면이 친수화되어, 도포액에 대한습윤성이 향상하므로, SOG 막의 도포 얼룩을 억제할 수 있다. 또한, 습식 에칭은 절연막을 갖는 반도체 기판을, 예컨대 에칭액에 침지하면 되어, 간단하고 또한 신속하게 실행할 수 있다고 하는 특징을 갖고 있다.
또한, 본 발명의 제조 방법은 상기 습식 에칭의 후, SOG 막을 형성하기 전에, 산화 분위기 하에서, 100℃∼500℃에서 가열하는 공정을 포함할 수 있다.
또한, 본 발명의 제조 방법은 상기 습식 에칭에 불화 수소 용액을 이용할 수 있다.
또한, 본 발명의 별도의 반도체의 제조 방법은 반도체 기판 상에 배선을 형성하여, 그 배선과 그 기판을 덮도록 실리콘 산화막으로 이루어지는 절연막을 형성하고, 다음에 그 절연막의 전면에 SOG 원료를 포함하는 도포액을 도포해서 SOG 막을 형성하여 평탄화 층을 이루는 다층 배선을 갖는 반도체 장치의 제조 방법에 있어서, SOG 막을 형성하기에 앞서, 친수성의 용매를 절연막에 접촉시켜, 상기 도포액의 절연막에 대한 습윤성을 향상시킨 것을 특징으로 한다.
이 방법에 의하면, 절연막에 친수성의 용매를 접촉시키는 것에 의해, 절연막 표면에 부착된 유기물 등의 불순물을 용해 또는 세정할 수 있다. 이에 따라, 절연막의 표면이 친수화되어, 도포액에 대한 습윤성이 향상하므로, SOG 막의 도포 얼룩을 억제할 수 있다. 또한, 절연막에 친수성의 용매를 접촉시키는 것만으로도 되므로, 간단하고 또한 신속하게 실행할 수 있다.
또한, 본 발명의 제조 방법은 상기 용매로 메틸 알콜, 에틸 알콜, n-프로필 알콜, 그리고, 이소프로필 알콜 중에서 선택된 적어도 1종의 알콜을 이용할 수 있다.
또한, 본 발명의 제조 장치는 반도체 기판 상에 배선을 형성하여, 그 배선과 그 기판을 덮도록 실리콘 산화막으로 이루어지는 절연막을 형성하고, 그 절연막의 전면에 SOG 원료를 포함하는 도포액을 도포해서 SOG 막을 형성하여 평탄화 층을 이루는 다층 배선을 갖는 반도체 장치의 제조 방법에 이용하는 제조 장치에 있어서, 그 제조 장치가 배선을 갖는 반도체 기판 상에 형성된 절연막의 표면을 처리하는 전(前)처리부와, 표면이 처리된 절연막의 전면에 SOG 원료를 포함하는 도포액을 도포하여 SOG 도포막을 형성하는 SOG 도포부와, 그 도포막을 소성하는 SOG 처리부와, 반도체 기판을 전처리부에서 SOG 도포부, 그리고 SOG 처리부로 반송하는 반송부로 이루어지고, 또한 전처리부가 적어도, 습식 에칭부와 용매 처리부 중 어느 하나를 포함하는 것을 특징으로 한다.
또한, 본 발명의 제조 장치는 상기 습식 에칭부가 절연막을 에칭하는 에칭액을 갖는 에칭조와, 에칭조에 인접하여 절연막을 갖는 반도체 기판으로부터 에칭액을 제거하는 세정조와, 세정조에 인접하여 절연막을 갖는 반도체 기판을 건조하는 건조조로 이루어지는 것을 이용할 수 있다.
또한, 본 발명의 제조 장치는, 상기 용매 처리부가 절연막을 갖는 반도체 기판을 탑재하는 회전 스테이지를 갖는 회전 도포부와, 절연막의 표면에 용매를 공급하는 용매 공급부로 이루어지는 것을 이용할 수 있다.
또한, 본 발명의 제조 장치는, 상기 전처리부가 적어도 산소 플라즈마 발생부와 자외선 조사부의 어느 하나를 포함할 수 있다.
또한, 본 발명의 제조 장치는, 상기 반송부가 반송 레일과, 그 반송 레일에 따라서 전후 이동 가능하게 부착된 반송 장치와, 그 반송 장치에 승강 가능하게 부착되어 반도체 기판을 잡아 지지하는 협지부(挾持部)로 이루어진 것을 이용할 수 있다.
또한, 본 발명의 제조 장치는 상기 협지부가 반송 장치에 승강 가능하게 접속된 현수 암과, 반도체 기판의 외주 가장자리를 잡아 고정하여 회전 제어 가능한 협지 부재와, 그 협지 부재의 단부에 마련된 지지용 패드와, 그 현수 암과 협지 부재를 연결하는 연결 부재로 이루어진 것을 이용할 수 있다.
이하, 본 발명의 실시예에 대하여, 도면을 참조하면서 설명한다.
(실시예 1)
도 3은 본 실시예 1에 따른 반도체 장치의 제조 방법에 있어서의 제조 공정을 나타내는 흐름도이다. 또한, 도 3은 본 실시예 1에 따른 반도체 장치의 제조 장치의 구성을 나타내는 모식도이다. 이 제조 장치는 웨이퍼 반입부(10), 전처리부(20), SOG 도포부(30), 제 1 SOG 처리부(40), 제 2 SOG 처리부(50) 및 웨이퍼 반출부(60)로 구성되어 있다. 웨이퍼 반입부(10)에 반입된 웨이퍼는 반송부(70)에 의해 반송되고, 전처리부(20)에 있어서는 절연막에 대하여 친수화의 처리가 되고, SOG 도포부(30)에 있어서는 절연막 상에 SOG 도포막이 형성되며, 제 1 SOG 처리부(40)와 제 2 SOG 처리부(50)에 있어서는 SOG 도포막이 소성되며, 웨이퍼 반출부(60)로부터 외부로 반출되어, 배선 등의 다음 공정으로 이송된다.
웨이퍼 반입부(10)는 웨이퍼를 탑재하는 상하 이동 및 회전이 자유로운 스테이지(도시하지 않음)를 구비하고 있고, 외부로부터 반입된 웨이퍼는 그 스테이지 상에 탑재되어 대기 상태로 된다.
반송부(70)는 웨이퍼 반송 방향으로 연장하는 반송 레일과 반송 장치(도시하지 않음)로 이루어진다. 웨이퍼 반입부(10)에 있어서, 대기 상태에 있는 웨이퍼는 반송 장치의 웨이퍼 협지부(도시하지 않음)에 의해 그 외주 둘레를 잡아 고정하여 치켜올려지고, 스테이지로부터 전처리부(20)로 반송된다.
전처리부(20)는 습식 에칭부, 용매 처리부, 산소 플라즈마 발생부 및 자외선 조사부 중에서 선택된 적어도 1종의 처리부를 갖고 있다.
도 1은 습식 에칭부(21)의 구조를 나타내는 측면 모식도로, 일부 단면 구조를 나타낸다. 반송 레일(210)을 따라서 전후 이동 가능하게 부착된 반송 장치(211)에 의해, 웨이퍼 반입부(10)로부터 습식 에칭부(21)로 반입된 웨이퍼(200)는 일단, 상하 이동 가능한 스테이지(220) 상에 탑재된다. 여기서, 반송 장치(211)에는 웨이퍼(200)를 지지하는 협지부(212)가 부착되어 있다. 협지부(212)는 반송 장치(211)에 승강 가능하게 접속된 현수 암(213)과, 웨이퍼(200)의 외주 가장자리를 잡아 고정하여 회전 제어 가능한 협지 부재(215)와, 협지 부재(215)의 단부에 마련된 지지용 패드(216)와, 현수 암(213)과 협지 부재(215)를 연결하는 연결 부재(214)로 이루어지고, 현수 암(213)의 승강과 협지 부재(215)의 회전 이동은 제어 장치(도시하지 않음)에 의해 제어되고 있다.
웨이퍼(200)는 에칭액(235)을 포함하는 에칭조(230) 상으로 반송되고 나서,현수 암(213)을 하강시켜, 웨이퍼(200)를 에칭액(235) 중에 소정 시간 침지하여 습식 에칭한다. 다음에, 현수 암(213)을 상승시켜, 에칭액(235)으로부터 웨이퍼(200)를 빼내어, 세정수(236)를 포함하는 세정조(231) 상으로 반송한다. 현수 암(213)을 하강시켜 세정수(236) 중에 웨이퍼(200)를 침지하여, 웨이퍼(200)에 묻은 에칭액(235)을 제거한다. 다음에, 현수 암(213)을 상승시켜, 세정수(236)로부터 웨이퍼(200)를 빼내어, 건조조(232) 상으로 반송한다. 다음에, 현수 암(213)을 하강시켜 웨이퍼(200)를 건조조(232) 중에 현수 상태로 유지하여, 이소프로필 알콜의 증기를 웨이퍼(200)에 뿌려 웨이퍼(200)에 부착된 수분과 치환시킨 후, 가열하여 이소프로필 알콜을 제거한다. 다음에, 현수 암(213)을 상승시켜, 건조조(232)로부터 웨이퍼(200)를 빼내어, SOG 도포부(30)로 웨이퍼(200)를 반송한다.
여기서, 에칭액에는 불화 수소 용액, 불화 수소 용액과 불소 이온을 포함한 용액의 혼합액 또는 불화 수소 용액과 초산의 혼합액을 이용할 수 있지만, 불화 수소 용액을 이용하는 것이 바람직하다. 고순도의 것을 사용할 수 있고, 또한 에칭 속도가 빠르기 때문이다.
또한, 웨이퍼(200)를 습식 에칭하여, 세정, 건조한 후, 산화 분위기 하에서 가열하는 것이 바람직하다. 가열 온도는 100℃∼500℃, 보다 바람직하게는 300℃∼500℃이다. 절연막은, 보통 CVD 법에 의해 형성되지만, 미반응의 Si, H, N 등이 절연막에 소량 잔존하고 있는 경우가 있다. 산화 분위기 하에서 가열하는 것에 의해, 습식 에칭에 의해서도 제거할 수 없었던 H, N을 제거할 수 있다. 또한, 미반응의 Si를 산화 실리콘으로 할 수 있다. 이에 따라, 절연막을 보다 친수화할 수 있다.
전처리된 웨이퍼는 SOG 도포부(30)로 반송된다. SOG 도포부(30)는 용매 처리부(22)와 마찬가지 구조를 갖고, SOG 원료를 포함하는 도포액이 회전 스테이지 상에 탑재된 웨이퍼에 공급되어, 절연막 상에 SOG 도포막이 형성된다.
제 1 SOG 처리부(40) 및 제 2 SOG 처리부(50)에 있어서는, SOG 도포막이 소성된다. 제 1 SOG 처리부(40)에서는, 불활성 가스 분위기 하에서 SOG 도포막을 소성하여 산화 실리콘의 전구체(前驅體)를 형성한다. 예컨대, 질소 분위기 하에서, 150℃ 1분+200℃ 1분+300℃ 1분의 조건을 이용할 수 있다. 또한, 제 2 SOG 처리부(50)에서는, 산화 실리콘의 전구체를 소성하여 산화 실리콘으로 한다. 예컨대, 산소 또는 산소와 질소를 포함하는 분위기 하에서, 400℃에서 60분의 조건을 이용할 수 있다.
SOG 도포막이 소성된 웨이퍼는 웨이퍼 반출부(60)로 반송되고, 이어서 절연막이나 배선의 형성을 위해, 다음 공정으로 이송된다.
본 실시예 1에 의하면, 절연조의 표면을 습식 에칭하는 것에 의해, 소수성의 원인으로 되는 Si-O-Si 결합이 용해 제거되고 또한 절연막의 표면에 부착된 유기물 등의 불순물도 용해 제거된다. 이에 따라, 절연막의 표면이 친수화되어, 도포액에 대한 습윤성이 향상되므로, SOG 막의 도포 얼룩을 억제할 수 있다.
(실시예 2)
본 실시예 2는, 실시예 1에 있어서, 전처리부를 용매 처리부로 한 이외에는 실시예 1과 같은 구성을 갖는다.
도 2는 용매 처리부(22)의 구조를 나타내는 측면 모식도로, 일부 단면 구조를 나타낸다. 용매 처리부(22)는 회전 도포부(250)와 용매 공급부(260)로 이루어진다. 웨이퍼 반입부(10)로부터 회전 도포부(250) 상에 반송된 웨이퍼(200)는 현수 암(213)을 하강시켜, 구동부(253)에 접속한 회전 스테이지(252) 상에 탑재된다. 이 때, 회전 스테이지(252)를 둘러싸는 승강 가능한 컵(251)은 하강하여, 웨이퍼(200)가 회전 스테이지(252) 상에 탑재되는 것을 용이하게 하고 있다. 용매 공급부(260)는 용매 탱크(262)와 세정수 탱크(263)와 전환 밸브(264)와 노즐(261)로 이루어진다. 노즐(261)로부터 친수성의 용매가 회전 스테이지(252) 상의 회전하는 웨이퍼(200) 표면에 분사되고, 웨이퍼(200)의 전면에 친수성의 용매가 도포된다. 다음에, 친수성의 용매로부터 세정수로 전환하여, 웨이퍼(200)의 표면에 부착된 친수성의 용매를 세정수로 치환한다. 다음에, 세정수의 공급을 정지하고, 그대로 웨이퍼(200)를 회전시키는 것에 의해, 부착된 수분을 제거하여 웨이퍼(200)를 건조한다.
여기서, 친수성의 용매로서는 저비점(低沸点)으로 독성이 낮은 것이 바람직하고, 예컨대, 메틸 알콜, 에틸 알콜, n-프로필 알콜 및 이소프로필 알콜 등의 알콜을 이용할 수 있지만, 이소프로필 알콜이 바람직하다.
본 실시예 2에 의하면, 공정의 세정용으로 사용되고 있는 알콜을 이용하여,웨이퍼를 회전시키면서 용매를 공급시킬 수 있기 때문에, 간단하고 또한 신속하게 처리를 할 수 있다.
또, 용매 처리는 그것 단독이고 실시할 수도 있지만, 습식 에칭을 조합시켜 실시할 수도 있다. 그 경우, 습식 에칭에 계속하여 용매 처리를 하는 것이 바람직하다. 용매 처리가 웨이퍼의 건조 처리를 겸할 수 있기 때문이다.
(실시예 3)
본 실시예 3은, 실시예 1에 있어서, 전처리부가 습식 에칭부에 더하여, 자외선 조사부를 갖는 이외에는, 실시예 1과 마찬가지의 구성을 갖는다.
자외선 조사부는 자외선 광원과, 자외선 광원을 수용하는 케이지와, 웨이퍼를 탑재하는 스테이지가, 공기를 도입 및 배기 가능한 처리 용기 내에 배치되어 있다. 자외선 광원으로부터 웨이퍼에 자외선이 조사되면, 웨이퍼에 부착된 유기물 등의 불순물은, 직접 자외선에 의해 분해될 뿐만 아니라, 케이지와 웨이퍼 사이의 공기로부터 발생한 오존에 의해 분해된다.
본 실시예 3에 의하면, 실시예 1과 마찬가지의 효과가 얻어지지만, 또한, 자외선 조사부를 이용하는 전처리는 예컨대, O.1㎛ 이하의 미소한 이물질 등의 제거에 유효하다. 따라서, 예컨대, 0.18㎛ 레벨의 장치에 있어서의 전처리에 있어서, 습식 에칭이나 용매 처리 후에 행함으로써, 효율 좋게 불순물의 제거를 할 수 있다.
(실시예 4)
본 실시예 4는, 실시예 1에 있어서, 전처리부가 습식 에칭부에 더하여 산소 플라즈마 발생부를 갖는 것 외에는, 실시예 1과 같은 구성을 갖는다. 산소 플라즈마 발생부는 플라즈마 장치로 이루어져, 플라즈마 장치 내에 산소 가스를 도입하여 생성된 산소 플라즈마에 의해 절연막에 부착된 불순물의 유기물이 분해된다.
본 실시예 4에 의하면, 실시예 1과 마찬가지의 효과가 얻어지지만, 또한, 산소 플라즈마 발생부를 이용하기 전처리는 예컨대, O.1㎛ 이하의 미소한 이물질 등의 제거에 유효하다. 따라서, 예컨대, 0.18㎛ 레벨의 장치에 있어서의 전처리에 있어서, 습식 에칭이나 용매 처리 후에 행함으로써, 효율 좋게 불순물을 제거할 수 있다.
여기서, SOG 도포막을 소성한 후, 웨이퍼 표면의 이물질 결함 검사를 하였다. 이 검사를 하여 도포 얼룩에 의해 SOG 막에 들어간 공기에 의한 반점 이물질의 수를 조사했다. 이 반점 이물질의 수가 적으면, 도포 얼룩이 억제된 것을 나타낸다. 전처리를 실시하지 않은 경우, 반점 이물질의 수가 웨이퍼 당 5700개 이었던 것에 비하여, 불화 수소 용액을 이용하는 습식 에칭을 실시한 경우 370개였다. 또한, 이소프로필 알콜을 이용하는 용매 처리를 실시한 경우 1100개 정도였다.
이상 상술한 바와 같이, 본 발명의 반도체 장치의 제조 방법은 반도체 기판 상에 배선을 형성하여, 배선과 기판을 덮도록 실리콘 산화막으로 이루어지는 절연막을 형성하여, SOG 막을 형성하기에 앞서, 절연막을 습식 에칭하도록 했으므로, 간단하고 신속하게, 절연막에 대한 SOG 원료를 포함하는 도포액의 습윤성을 향상시켜, 도포 얼룩을 억제할 수 있다.
또한, 본 발명의 제조 방법은 습식 에칭의 후, 산화 분위기 하에서, 100℃∼500℃에서 가열하도록 했으므로, 미반응의 Si를 감소시키는 수 있어 절연막에 대한 SOG 원료를 포함하는 도포액의 습윤성을 보다 향상시킬 수 있다.
또한, 본 발명의 제조 방법은 습식 에칭에 불화 수소 용액을 이용하도록 했으므로, 에칭에 필요한 시간을 단축할 수 있다.
또한, 본 발명의 제조 방법은 반도체 기판 상에 배선을 형성하여, 배선과 기판을 덮도록 실리콘 산화막으로 이루어지는 절연막을 형성하여, SOG 막을 형성하기에 앞서, 친수성의 용매를 절연막에 접촉시키도록 했기 때문에, 간단하고 또한 신속하게 절연막에 대한 SOG 원료를 포함하는 도포액의 습윤성을 향상시켜, 도포 얼룩을 억제할 수 있다.
또한, 본 발명의 제조 방법은 용매에 메틸 알콜, 에틸 알콜, n-프로필 알콜 그리고 이소프로필 알콜 중에서 선택된 적어도 1종의 알콜을 이용하도록 했으므로, 안전하고 또한 신속하게 처리를 할 수 있다.
또한, 본 발명의 제조 장치는 배선을 갖는 반도체 기판 상에 형성된 절연막의 표면을 처리하기 전처리부와, 표면이 처리된 절연막의 전면에 SOG 원료를 포함하는 도포액을 도포하여 SOG 도포막을 형성하는 SOG 도포부와, 도포막을 소성하는 SOG 처리부와, 반도체 기판을 표면 처리부로부터 도포부, 그리고 SOG 처리부로 반송하는 반송부로 이루어지고, 또한, 전처리부가 적어도 습식 에칭부와 용매 처리부 중 어느 하나를 포함하도록 했으므로, 장치를 간소한 구성으로 하여 도포 얼룩이 억제된 SOG 막을 신속하게 형성할 수 있다.
또한, 본 발명의 제조 장치는 습식 에칭부가 에칭조과 세정조와 건조조로 이루어지고, 또한 그 순서대로 인접하여 배치되도록 했기 때문에, 신속하게 처리를 할 수 있다.
또한, 본 발명의 제조 장치는 용매 처리부가 회전 도포부와 용매 공급부로 이루어져, 절연막을 갖는 반도체 기판을 회전시키면서, 용매를 절연막의 표면에 공급하도록 했으므로 신속하게 처리할 수 있다.
또한, 본 발명의 제조 장치는 전처리부가 적어도 산소 플라즈마 발생부와 자외선 조사부 중 어느 하나를 포함하도록 했으므로, 보다 미소한 불순물을 제거할 수 있어, 도포 얼룩을 더욱 억제할 수 있다.
또한, 본 발명의 제조 장치는 반송부가 반송 레일과 반송 장치와 반송 장치에 승강 가능하게 부착되어 반도체 기판을 잡아 고정하는 협지부로 이루어지도록 했으므로, 각 처리 공정으로 반도체 기판을 신속하게 반송할 수 있어, 신속하게 처리할 수 있다.
또한, 본 발명의 제조 장치는 협지부가 반송 장치에 승강 가능하게 접속된 현수 암과, 반도체 기판의 외주 가장자리를 잡아 고정하여 회전 제어를 할 수 있는 협지 부재와, 협지 부재의 단부에 마련된 지지용 패드와, 현수 암과 협지 부재를 연결하는 연결 부재로 이루어지도록 했으므로, 반도체 기판의 승강이나 회전 이동이 용이하게 되어, 신속하게 처리할 수 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

Claims (3)

  1. 반도체 기판 상에 배선을 형성하고, 상기 배선과 상기 기판을 덮도록 실리콘 산화막으로 이루어지는 절연막을 형성하고, 상기 절연막의 전면에 SOG 원료를 포함하는 도포액을 도포해서 SOG 막을 형성하여 평탄화 층을 이루는, 다층 배선을 갖는 반도체 장치의 제조 방법에 있어서,
    상기 SOG 막을 형성하기에 앞서 상기 절연막을 습식 에칭하여, 상기 도포액의 절연막에 대한 습윤성을 향상시킨 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 반도체 기판 상에 배선을 형성하고, 상기 배선과 상기 기판을 덮도록 실리콘 산화막으로 이루어진 절연막을 형성한 후, 상기 절연막의 전면에 SOG 원료를 포함하는 도포액을 도포해서 SOG 막을 형성하여 평탄화 층을 이루는, 다층 배선을 갖는 반도체 장치의 제조 방법에 있어서,
    상기 SOG 막을 형성하기에 앞서, 친수성의 용매를 상기 절연막에 접촉시켜, 상기 도포액의 상기 절연막에 대한 습윤성을 향상시킨 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 반도체 기판 상에 배선을 형성하고, 상기 배선과 상기 기판을 덮도록 실리콘 산화막으로 이루어지는 절연막을 형성하고, 상기 절연막의 전면에 SOG 원료를 포함하는 도포액을 도포해서 SOG 막을 형성하여 평탄화 층을 이루는, 다층 배선을 갖는 반도체 장치의 제조 방법에 이용하는 제조 장치에 있어서,
    상기 제조 장치가,
    배선을 갖는 반도체 기판 상에 형성된 상기 절연막의 표면을 처리하는 전처리부와,
    표면이 처리된 상기 절연막의 전면에 SOG 원료를 포함하는 도포액을 도포하여 SOG 도포막을 형성하는 SOG 도포부와,
    상기 도포막을 소성하는 SOG 처리부와,
    상기 반도체 기판을 상기 전처리부로부터 상기 SOG 도포부, 그리고 상기 SOG 처리부로 반송하는 반송부로 이루어지되,
    상기 전처리부가 적어도 습식 에칭부와 용매 처리부 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 제조 장치.
KR10-2001-0003079A 2000-07-24 2001-01-19 반도체 장치의 제조 방법 및 제조 장치 KR100389749B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-222481 2000-07-24
JP2000222481A JP2002043420A (ja) 2000-07-24 2000-07-24 半導体装置の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
KR20020009386A KR20020009386A (ko) 2002-02-01
KR100389749B1 true KR100389749B1 (ko) 2003-06-27

Family

ID=18716716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0003079A KR100389749B1 (ko) 2000-07-24 2001-01-19 반도체 장치의 제조 방법 및 제조 장치

Country Status (4)

Country Link
US (1) US6551442B2 (ko)
JP (1) JP2002043420A (ko)
KR (1) KR100389749B1 (ko)
TW (1) TW478068B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4793927B2 (ja) * 2005-11-24 2011-10-12 東京エレクトロン株式会社 基板処理方法及びその装置
JP2009231346A (ja) * 2008-03-19 2009-10-08 Toshiba Corp 基板処理装置および基板処理方法
NL2014598B1 (en) * 2015-04-08 2017-01-20 Suss Microtec Lithography Gmbh Method for coating a substrate.

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0408216A3 (en) * 1989-07-11 1991-09-18 Hitachi, Ltd. Method for processing wafers and producing semiconductor devices and apparatus for producing the same
JPH05226482A (ja) 1992-02-10 1993-09-03 Hitachi Ltd Ｓｏｇ塗布装置
JP3500050B2 (ja) 1997-09-08 2004-02-23 東京エレクトロン株式会社 不純物除去装置、膜形成方法及び膜形成システム
JPH11162965A (ja) 1997-11-28 1999-06-18 Seiko Epson Corp 半導体装置の製造方法
JPH11251312A (ja) 1998-03-06 1999-09-17 Matsushita Electron Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2002043420A (ja) 2002-02-08
US6551442B2 (en) 2003-04-22
US20020009875A1 (en) 2002-01-24
KR20020009386A (ko) 2002-02-01
TW478068B (en) 2002-03-01

Similar Documents

Publication Publication Date Title
KR100897771B1 (ko) 막형성방법 및 막형성장치
JP3990920B2 (ja) 膜形成方法及び膜形成装置
JP3901156B2 (ja) マスク形成方法及び除去方法、並びに該手法により製造された半導体デバイス、電気回路、表示体モジュール、カラーフィルタ及び発光素子
WO2001084621A1 (en) Rotation holding device and semiconductor substrate processing device
WO2018180181A1 (ja) 基板処理装置および基板処理方法
KR102006552B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP4334844B2 (ja) デバイス用溝構造体の製造方法
JP2001176855A (ja) 基板処理方法および基板処理装置
JP2006086411A (ja) 基板処理装置
KR100389749B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
KR100499545B1 (ko) 기판 처리 장치 및 기판 처리 방법
WO2020188958A1 (ja) 基板処理方法および基板処理装置
JP2002050600A (ja) 基板処理方法及び基板処理装置
JP2004273912A (ja) 半導体装置の製造方法及び製造装置
JP2009188411A (ja) シリル化処理方法、シリル化処理装置およびエッチング処理システム
US11437229B2 (en) Substrate processing method
JP5208405B2 (ja) 基板の処理方法及びプログラム
US20060144420A1 (en) Apparatus and method for manufacturing semiconductor device
JP4541422B2 (ja) 基板処理装置および基板処理方法
JP2004327537A (ja) 基板処理方法および基板処理装置ならびに基板処理システム
JP4073774B2 (ja) 基板処理装置および基板処理方法
JP3099253B2 (ja) 処理装置
WO2022220037A1 (ja) 基板処理方法、基板処理装置および乾燥処理液
TWI837643B (zh) 基板處理方法、基板處理裝置以及乾燥處理液
CN109661717B (zh) 基板处理方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080530

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee