JP2002043420A - 半導体装置の製造方法及び製造装置 - Google Patents

半導体装置の製造方法及び製造装置

Info

Publication number
JP2002043420A
JP2002043420A JP2000222481A JP2000222481A JP2002043420A JP 2002043420 A JP2002043420 A JP 2002043420A JP 2000222481 A JP2000222481 A JP 2000222481A JP 2000222481 A JP2000222481 A JP 2000222481A JP 2002043420 A JP2002043420 A JP 2002043420A
Authority
JP
Japan
Prior art keywords
insulating film
sog
unit
manufacturing
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000222481A
Other languages
English (en)
Inventor
Kojiro Yuzuriha
幸二郎 杠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000222481A priority Critical patent/JP2002043420A/ja
Priority to TW090101267A priority patent/TW478068B/zh
Priority to KR10-2001-0003079A priority patent/KR100389749B1/ko
Priority to US09/767,132 priority patent/US6551442B2/en
Publication of JP2002043420A publication Critical patent/JP2002043420A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/6715Apparatus for applying a liquid, a resin, an ink or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 SOG膜の塗布ムラを抑制する効果に優れ、
簡易、かつ、迅速に実施可能な多層配線を有する半導体
装置の製造方法、及び製造装置を提供すること。 【解決手段】 半導体基板上に配線を形成し、配線と基
板とを覆うようにシリコン酸化膜から成る絶縁膜を形成
し、SOG膜を形成するに先立って、絶縁膜をウエット
エッチングして、塗液の絶縁膜に対する濡れ性を向上さ
せる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層配線を有する
半導体装置の製造方法に関し、さらに詳しくは、SOG
膜の塗布ムラを防止する半導体装置の製造方法及び製造
装置に関する。
【0002】
【従来の技術】半導体ウエハ(以下、ウエハと略す。)
の製造プロセスにおける集積回路の微細化に伴い、配線
の多層化、複雑化により層間絶縁膜表面に段差が生じ、
配線の断線等を生じる可能性があるので、SOG(Spin
on Glass)膜を形成して層間絶縁膜を平坦化する方
法が用いられている。
【0003】図4は、SOG膜を用いて層間絶縁膜を平
坦化した、多層配線を有する半導体装置の構造の一例を
示す模式断面図である。101はシリコン等から成る半
導体基板、110,112は配線層、102は層間絶縁
膜、111は接続孔である。層間絶縁膜102は、第1
の絶縁膜103と、SOG膜104と、第2の絶縁膜1
05とから成る。
【0004】従来の半導体装置は、以下の方法により製
造されている。半導体基板101の上に、配線110を
形成する。次に、半導体基板101の上に、配線110
を覆うようにプラズマCVD法により酸化シリコンから
成る第1の絶縁膜103を形成する。次にSOG原料を
含む塗液を第1の絶縁膜103の上に回転塗布して、S
OGの塗膜を形成する。ここで、SOG原料としては、
水素シルセスキオキサン等の無機系SOGや、ポリメチ
ルシロキサン等の有機SOGが用いられている。次に、
SOGの塗膜を酸化雰囲気下で焼成して、酸化シリコン
から成るSOG膜104を形成する。次に、SOG膜1
04の上にプラズマCVD法により酸化シリコンから成
る第2の絶縁膜105を形成する。これにより、第1の
絶縁膜103と、SOG膜104と、第2の絶縁膜10
5とから成る層間絶縁膜102が形成される。次に、層
間絶縁膜102の上に接続孔111に対応する孔を有す
るレジスト層を写真製版により形成し、レジスト層をマ
スクとしてドライエッチングにより配線層110に達す
る接続孔111を形成する。次いで、レジスト層を除去
した後、層間絶縁膜102の上に接続孔111を埋める
ように配線材を被着し、その被着層を選択的ドライエッ
チングによりパターニングすることにより接続孔111
を介して配線層110に接続する配線層112を形成し
ている。
【0005】
【発明が解決しようとする課題】しかし、絶縁膜103
の表面は、CVD装置内でのプラズマ発生に伴う発熱や
加熱処理により疎水性となり易い。また、プラズマCV
D法により酸化シリコンを形成する際の未反応物である
Si,H,Nや、有機物等の不純物が付着している。そ
のため、SOG原料を含む塗液が絶縁膜103に濡れ難
くいので、SOGの塗膜形成時に塗布ムラが発生し、層
間絶縁膜の平坦性を低下させ、接続孔や配線を形成する
際に、孔の潰れや配線間の短絡をもたらすという問題が
あった。
【0006】この問題を解決するため、いくつかの方法
が検討されている。例えば、特開平11−251312
号公報には、絶縁膜103を酸素プラズマ処理して親水
化する方法が、また、特開平11−162965号公報
や特開平11−87337号公報には、紫外線照射によ
るオゾン処理により不純物を除去する方法が、そして、
特開平5−226482号公報には、加熱処理と、酸素
プラズマ処理と紫外線照射処理とを組み合わせる方法が
提案されている。
【0007】しかしながら、その効果は十分ではなく、
より優れた塗布ムラ抑制の効果を有する方法が必要とさ
れている。また、プロセスコストの低減のため、より簡
易、かつ、迅速な方法が必要とされているという問題も
あった。
【0008】そこで、本発明は、SOG膜の塗布ムラを
抑制する効果に優れ、簡易、かつ、迅速に実施可能な半
導体の製造方法、及び製造装置を提供することを目的と
した。
【0009】
【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体の製造方法は、半導体基板上に配線
を形成し、該配線と該基板とを覆うようにシリコン酸化
膜から成る絶縁膜を形成し、該絶縁膜の全面にSOG原
料を含む塗液を塗布してSOG膜を形成し平坦化層とな
す、多層配線を有する半導体装置の製造方法において、
SOG膜を形成するに先立って、絶縁膜をウエットエッ
チングし、上記塗液の絶縁膜に対する濡れ性を向上させ
たことを特徴とする。本発明の製造方法は、SOG膜を
形成するに前に、絶縁膜をウエットエッチングして、絶
縁膜の表面の酸化シリコンを溶解除去するものである。
この時、疎水性の原因となるSi−O−Si結合も溶解
除去され、さらに、絶縁膜の表面に付着した有機物等の
不純物も溶解除去される。これにより、絶縁膜の表面が
親水化され、塗液に対する濡れ性が向上するので、SO
G膜の塗布ムラを抑制することができる。さらに、ウエ
ットエッチングは、絶縁膜を有する半導体基板を、例え
ば、エッチング液に浸漬すれば良く、簡易、かつ、迅速
に行うことができるという特徴を有している。
【0010】また、本発明の製造方法は、上記ウエット
エッチングの後、SOG膜を形成する前に、酸化雰囲気
下、100℃〜500℃で加熱する工程を含むことがで
きる。
【0011】また、本発明の製造方法は、上記ウエット
エッチングに、フッ化水素溶液を用いることができる。
【0012】また、本発明の別の半導体の製造方法は、
半導体基板上に配線を形成し、該配線と該基板とを覆う
ようにシリコン酸化膜から成る絶縁膜を形成し、次い
で、該絶縁膜の全面にSOG原料を含む塗液を塗布して
SOG膜を形成し平坦化層となす、多層配線を有する半
導体装置の製造方法において、SOG膜を形成するに先
立って、親水性の溶媒を絶縁膜に接触せしめて、上記塗
液の絶縁膜に対する濡れ性を向上させたことを特徴とす
る。この方法によれば、絶縁膜に親水性の溶媒を接触さ
せることにより、絶縁膜表面に付着した有機物等の不純
物を溶解、あるいは洗い流すことができる。これによ
り、絶縁膜の表面が親水化され、塗液に対する濡れ性が
向上するので、SOG膜の塗布ムラを抑制することがで
きる。さらに、絶縁膜に親水性の溶媒を接触させるだけ
で良いので、簡易、かつ、迅速に行うことができる。
【0013】また、本発明の製造方法は、上記溶媒に、
メチルアルコール、エチルアルコール、n−プロピルア
ルコール、そして、イソプロピルアルコールから選ばれ
た少なくとも1種のアルコールを用いることができる。
【0014】また、本発明の製造装置は、半導体基板上
に配線を形成し、該配線と該基板とを覆うようにシリコ
ン酸化膜から成る絶縁膜を形成し、該絶縁膜の全面にS
OG原料を含む塗液を塗布してSOG膜を形成し平坦化
層となす、多層配線を有する半導体装置の製造方法に用
いる製造装置であって、該製造装置が、配線を有する半
導体基板上に形成された絶縁膜の表面を処理する前処理
部と、表面が処理された絶縁膜の全面にSOG原料を含
む塗液を塗布してSOGの塗膜を形成するSOG塗布部
と、該塗膜を焼成するSOG処理部と、半導体基板を前
処理部からSOG塗布部、そしてSOG処理部へ搬送す
る搬送部とから成り、さらに、前処理部が、少なくと
も、ウエットエッチング部と溶媒処理部のいずれかを含
むことを特徴とする。
【0015】また、本発明の製造装置は、上記ウエット
エッチング部が、絶縁膜をエッチングするエッチング液
を有するエッチング槽と、エッチング槽に隣接し絶縁膜
を有する半導体基板からエッチング液を除去する洗浄槽
と、洗浄槽に隣接し絶縁膜を有する半導体基板を乾燥す
る乾燥槽とから成るものを用いることができる。
【0016】また、本発明の製造装置は、上記溶媒処理
部が、絶縁膜を有する半導体基板を載置する回転ステー
ジを有する回転塗布部と、絶縁膜の表面に溶媒を供給す
る溶媒供給部とから成るものを用いることができる。
【0017】また、本発明の製造装置は、上記前処理部
が、少なくとも、酸素プラズマ発生部と紫外線照射部の
いずれかを含むことができる。
【0018】また、本発明の製造装置は、上記搬送部
が、搬送レールと、該搬送レールに沿って前後移動可能
に取り付けられた搬送装置と、該搬送装置に昇降可能に
取り付けられ半導体基板を握持する挟持部とから成るも
のを用いることができる。
【0019】また、本発明の製造装置は、上記挟持部
が、搬送装置に昇降可能に接続された懸垂アームと、半
導体基板の外周縁を握持し回動制御可能な挟持部材と、
該挟持部材の端部に設けられた握持用パッドと、該懸垂
アームと挟持部材とを連結する連結部材をから成るもの
を用いることができる。
【0020】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。 実施の形態1.図3は、本実施の形態1に係る半導体装
置の製造方法における製造工程を示す流れ図である。ま
た、図3は、本実施の形態1に係る半導体装置の製造装
置の構成を示す模式図でもある。この製造装置は、ウエ
ハ搬入部10、前処理部20、SOG塗布部30、SO
G第1処理部40、SOG第2処理部50、そして、ウ
エハ搬出部60とから構成されている。ウエハ搬入部1
0に搬入されたウエハは、搬送部70により搬送され、
前処理部20においては絶縁膜に対して親水化の処理が
なされ、SOG塗布部30においては絶縁膜上にSOG
の塗膜が形成され、SOG第1処理部40とSOG第2
処理部50においてはSOGの塗膜が焼成され、ウエハ
搬出部60から外部へ搬出され、配線等の次工程に移送
される。
【0021】ウエハ搬入部10は、ウエハを載置する上
下移動及び回転自在のステージ(不図示)を備えてお
り、外部から搬入されたウエハは、そのステージの上に
載置されて、待機状態となる。
【0022】搬送部70は、ウエハ搬送方向に延びる搬
送レールと搬送装置(不図示)とからなる。ウエハ搬入
部10において、待機状態にあるウエハは、搬送装置の
ウエハ挟持部(不図示)によりその外周縁を握持されて
吊り上げられ、ステージから前処理部20に搬送され
る。
【0023】前処理部20は、ウエットエッチング部、
溶媒処理部、酸素プラズマ発生部、そして、紫外線照射
部から選ばれた少なくとも1種の処理部を有している。
【0024】図1は、ウエットエッチング部21の構造
を示す模式側面図であり、一部断面構造を示す。搬送レ
ール210に沿って前後移動可能に取り付けられた搬送
装置211により、ウエハ搬入部10からウエットエッ
チング部21に搬入されたウエハ200は、一旦、上下
移動可能なステージ220の上に載置される。ここで、
搬送装置211にはウエハ200を握持する挟持部21
2が取り付けられている。挟持部212は、搬送装置2
11に昇降可能に接続された懸垂アーム213と、ウエ
ハ200の外周縁を握持し回動制御可能な挟持部材21
6と、挟持部材216の端部に設けられた握持用パッド
216と、懸垂アーム213と挟持部材216とを連結
する連結部材214とから成り、懸垂アーム213の昇
降と挟持部材216の回動は、制御装置(不図示)によ
り制御されている。
【0025】ウエハ200は、エッチング液235を含
むエッチング槽230の上に搬送され、次いで、懸垂ア
ーム213を下降させて、ウエハ200をエッチング液
235の中に所定時間浸漬してウエットエッチングす
る。次に、懸垂アーム213を上昇させて、エッチング
液235からウエハ200を引き上げ、洗浄水236を
含む洗浄槽231の上に搬送する。懸垂アーム213を
下降させて洗浄水236中にウエハ200を浸漬して、
ウエハ200に付着したエッチング液235を除去す
る。次に、懸垂アーム213を上昇させて、洗浄水23
6からウエハ200を引き上げ、乾燥槽232の上に搬
送する。次に、懸垂アーム213を下降させてウエハ2
00を乾燥槽232中に懸垂状態で保持し、イソプロピ
ルアルコールの蒸気をウエハ200に当ててウエハ20
0に付着した水分と置換させた後、加熱してイソプロピ
ルアルコールを除去する。次に、懸垂アーム213を上
昇させて、乾燥槽232からウエハ200を引き上げ、
SOG塗布部30へウエハ200を搬送する。
【0026】ここで、エッチング液には、フッ化水素溶
液、フッ化水素溶液とフッ素イオンを含んだ溶液との混
液、又はフッ化水素溶液と硝酸との混液を用いることが
できるが、フッ化水素溶液を用いることが望ましい。高
純度のものが使用でき、かつ、エッチング速度が高いか
らである。
【0027】また、ウエハ200をウエットエッチング
し、洗浄、乾燥した後、酸化雰囲気下で加熱することが
望ましい。加熱温度は、100℃〜500℃、より好ま
しくは300℃〜500℃である。絶縁膜は、通常CV
D法により形成されるが、未反応のSi,H,N等が絶縁
膜中に微量残存している場合がある。酸化雰囲気下で加
熱することにより、ウエットエッチングによっても除去
できなかったH,Nを除去することができる。また、未
反応のSiを酸化シリコンにすることができる。これに
より、絶縁膜をより親水化することができる。
【0028】前処理されたウエハは、SOG塗布部30
へ搬送される。SOG塗布部30は溶媒処理部22と同
様な構造を有し、SOG原料を含む塗液が、回転ステ−
ジの上に載置されたウエハに供給され、絶縁膜の上にS
OG塗膜が形成される。
【0029】SOG第1処理部40及び第2処理部50
においては、SOG塗膜が焼成される。第1処理部40
では、不活性ガス雰囲気下でSOG塗膜を焼成して酸化
シリコンの前駆体を形成する。例えば、窒素雰囲気下、
150℃1分+200℃1分+300℃1分の条件を用い
ることができる。また、第2処理部50では、酸化シリ
コンの前駆体を焼成して酸化シリコンとする。例えば、
酸素、又は酸素と窒素とを含む雰囲気下、400℃で6
0分の条件を用いることができる。
【0030】SOG塗膜が焼成されたウエハは、ウエハ
搬出部60へ搬送され、次いで、絶縁膜や配線の形成の
ため、次工程に移送される。
【0031】本実施の形態1によれば、絶縁槽の表面を
ウエットエッチングすることにより、疎水性の原因とな
るSi−O−Si結合が溶解除去され、さらに、絶縁膜
の表面に付着した有機物等の不純物も溶解除去される。
これにより、絶縁膜の表面が親水化され、塗液に対する
濡れ性が向上するので、SOG膜の塗布ムラを抑制する
ことができる。
【0032】実施の形態2.本実施の形態2は、実施の
形態1において、前処理部を溶媒処理部とした以外は、
実施の形態1と同様の構成を有する。図2は、溶媒処理
部22の構造を示す模式側面図であり、一部断面構造を
示す。溶媒処理部22は、回転塗布部250と溶媒供給
部260とから成る。ウエハ搬入部10から回転塗布部
250の上に搬送されたウエハ200は、懸垂アーム2
13を下降させて、駆動部253に接続した回転ステー
ジ252の上に載置される。この時、回転ステージ25
2を囲う昇降可能なカップ251は、下降して、ウエハ
200が回転ステージ252の上に載置されるのを容易
にしている。溶媒供給部260は、溶媒タンク262
と、洗浄水タンク263と、切替バルブ264と、ノズ
ル261とから成る。ノズル261から親水性の溶媒が
回転ステージ252上の回転するウエハ200の表面に
吹き付けられ、ウエハ200の全面に親水性の溶媒が塗
布される。次に、親水性の溶媒から洗浄水に切替えて、
ウエハ200の表面に付着した親水性の溶媒を洗浄水と
置換する。次に、洗浄水の供給を停止し、そのままウエ
ハ200を回転させることにより、付着した水分を除去
してウエハ200を乾燥する。
【0033】ここで、親水性の溶媒としては、低沸点で
毒性が低いものが好ましく、例えば、メチルアルコー
ル、エチルアルコール、n−プロピルアルコール、そし
て、イソプロピルアルコール等のアルコールを用いるこ
とができるが、イソプロピルアルコールが望ましい。
【0034】本実施の形態2によれば、プロセスの洗浄
用に使用されているアルコールを用い、ウエアを回転さ
せながら溶媒を供給させることができるので、簡易、か
つ、迅速に処理を行うことができる。なお、溶媒処理
は、それ単独で実施することもできるが、ウエットエッ
チングを組み合わせて実施することもできる。その場
合、ウエットエッチングに引き続いて、溶媒処理を行う
ことが望ましい。溶媒処理がウエハの乾燥処理を兼ねる
ことができるからである。
【0035】実施の形態3.本実施の形態3は、実施の
形態1において、前処理部が、ウエットエッチング部に
加え、紫外線照射部を有する以外は、実施の形態1と同
様の構成を有する。紫外線照射部は、紫外線光源と、紫
外線光源を収容するケ−ジングと、ウエハを載置するス
テ−ジが、空気を導入及び排気可能な処理容器内に配置
されている。紫外線光源からウエハに紫外線が照射され
ると、ウエハに付着した有機物等の不純物は、直接紫外
線により分解されるのみならず、ケ−ジングとウエハの
間の空気から発生したオゾンにより分解される。
【0036】本実施の形態3によれば、実施の形態1と
同様な効果が得られるが、さらに、紫外線照射部を用い
る前処理は、例えば、0.1μm以下の微小な異物等の
除去に有効である。したがって、例えば、0.18μm
レベルのデバイスにおける前処理において、ウエットエ
ッチングや溶媒処理の後に行うことにより、効率良く、
不純物の除去を行うことができる。
【0037】実施の形態4.本実施の形態4は、実施の
形態1において、前処理部が、ウエットエッチング部に
加え、酸素プラズマ発生部を有する以外は、実施の形態
1と同様の構成を有する。酸素プラズマ発生部は、プラ
ズマ装置から成り、プラズマ装置内に酸素ガスを導入し
て、生成した酸素プラズマにより絶縁膜に付着した不純
物の有機物が分解される。
【0038】本実施の形態4によれば、実施の形態1と
同様な効果が得られるが、さらに、酸素プラズマ発生部
を用いる前処理は、例えば、0.1μm以下の微小な異
物等の除去に有効である。したがって、例えば、0.1
8μmレベルのデバイスにおける前処理において、ウエ
ットエッチングや溶媒処理の後に行うことにより、効率
良く、不純物の除去を行うことができる。
【0039】ここで、SOG塗膜を焼成後、ウエハ表面
の異物欠陥検査を行った。この検査により、塗布ムラに
よりSOG膜に取り込まれた空気による斑点異物の数を
調べた。この斑点異物の数が少なければ、塗布ムラが抑
制されたことを示す。前処理を実施しなかった場合、斑
点異物の数がウエハ当り5700個であったのに対し、
フッ化水素溶液を用いるウエットエッチングを実施した
場合、370個であった。また、イソプロピルアルコー
ルを用いる溶媒処理を実施した場合、1100個程度で
あった。
【0040】
【発明の効果】以上述べたように、本発明の半導体装置
の製造方法は、半導体基板上に配線を形成し、配線と基
板とを覆うようにシリコン酸化膜から成る絶縁膜を形成
し、SOG膜を形成するに先立って、絶縁膜をウエット
エッチングするようにしたので、簡易、かつ、迅速に、
絶縁膜に対するSOG原料を含む塗液の濡れ性を向上さ
せて、塗布ムラを抑制できる。
【0041】また、本発明の製造方法は、ウエットエッ
チングの後、酸化雰囲気下、100〜500℃で加熱す
るようにしたので、未反応のSiを減少させることがで
き、絶縁膜に対するSOG原料を含む塗液の濡れ性をよ
り向上させることができる。
【0042】また、本発明の製造方法は、ウエットエッ
チングに、フッ化水素溶液を用いるようにしたので、エ
ッチングに要する時間を短縮できる。
【0043】また、本発明の製造方法は、半導体基板上
に配線を形成し、配線と基板とを覆うようにシリコン酸
化膜から成る絶縁膜を形成し、SOG膜を形成するに先
立って、親水性の溶媒を絶縁膜に接触させるようにした
ので、簡易、かつ、迅速に、絶縁膜に対するSOG原料
を含む塗液の濡れ性を向上させて、塗布ムラを抑制でき
る。
【0044】また、本発明の製造方法は、溶媒に、メチ
ルアルコール、エチルアルコール、n−プロピルアルコ
ール、そして、イソプロピルアルコールから選ばれた少
なくとも1種のアルコールを用いるようにしたので、安
全、かつ、迅速に処理を行うことができる。
【0045】また、本発明の製造装置は、配線を有する
半導体基板上に形成された絶縁膜の表面を処理する前処
理部と、表面が処理された絶縁膜の全面にSOG原料を
含む塗液を塗布してSOGの塗膜を形成するSOG塗布
部と、塗膜を焼成するSOG処理部と、半導体基板を表
面処理部から塗布部、そしてSOG処理部へ搬送する搬
送部とから成り、さらに、前処理部が、少なくとも、ウ
エットエッチング部と溶媒処理部のいずれかを含むよう
にしたので、装置を簡素な構成とし、塗布ムラの抑制さ
れたSOG膜を迅速に形成することができる。
【0046】また、本発明の製造装置は、ウエットエッ
チング部が、エッチング槽と、洗浄槽と、乾燥槽とから
成り、かつ、その順に隣接して配置されるようにしたの
で、迅速に処理を行うことができる。
【0047】また、本発明の製造装置は、溶媒処理部
が、回転塗布部と溶媒供給部とから成り、絶縁膜を有す
る半導体基板を回転させながら、溶媒を絶縁膜の表面に
供給するようにしたので、迅速に処理を行うことができ
る。
【0048】また、本発明の製造装置は、前処理部が、
少なくとも、酸素プラズマ発生部と紫外線照射部のいず
れかを含むようにしたので、より微小な不純物の除去を
行うことができ、塗布ムラをより抑制することができ
る。
【0049】また、本発明の製造装置は、搬送部が、搬
送レールと、搬送装置と、搬送装置に昇降可能に取り付
けられ半導体基板を握持する挟持部とから成るようにし
たので、各処理工程に半導体基板を迅速に搬送すること
ができ、迅速に処理を行うことができる。
【0050】また、本発明の製造装置は、挟持部が、搬
送装置に昇降可能に接続された懸垂アームと、半導体基
板の外周縁を握持し回動制御可能な挟持部材と、挟持部
材の端部に設けられた握持用パッドと、懸垂アームと挟
持部材とを連結する連結部材とから成るようにしたの
で、半導体基板の昇降や回動が容易となり、迅速に処理
を行うことができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係る半導体装置の製
造方法に用いるウエットエッチング部の構造を示す模式
側面図である。
【図2】 本発明の実施の形態2に係る半導体装置の製
造方法に用いる溶媒処理部の構造を示す模式側面図であ
る。
【図3】 本発明の実施の形態1に係る半導体装置の製
造方法の製造工程を示す流れ図である。
【図4】 多層配線を有する半導体装置の構造を示す模
式断面図である。
【符号の説明】
10 ウエハ搬入部、20 前処理部、30 SOG塗
布部、40 SOG第1処理部、50 SOG第2処理
部、60 ウエハ搬出部、70 搬送部、21ウエット
エッチング部、200 ウエハ、210 搬送レール、
211 搬送装置、212 挟持部、213 懸垂アー
ム、214 連結部材、215 挟持部材、216 握
持用パッド、220 ステージ、230 エッチング
槽、231洗浄槽、232 乾燥槽、235 エッチン
グ液、236 洗浄水、22 溶媒処理部、250 回
転塗布部、251 カップ、252 回転ステージ、2
53 駆動部、260 溶媒供給部、261 ノズル、
262 溶媒タンク、263 洗浄水タンク、264
切替えバルブ。

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に配線を形成し、該配線と
    該基板とを覆うようにシリコン酸化膜から成る絶縁膜を
    形成し、該絶縁膜の全面にSOG原料を含む塗液を塗布
    してSOG膜を形成し平坦化層となす、多層配線を有す
    る半導体装置の製造方法において、 SOG膜を形成するに先立って、絶縁膜をウエットエッ
    チングし、上記塗液の絶縁膜に対する濡れ性を向上させ
    たことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 上記ウエットエッチングの後、酸化雰囲
    気下、100〜500℃で加熱することを特徴とする請
    求項1に記載の製造方法。
  3. 【請求項3】 上記ウエットエッチングに、フッ化水素
    溶液を用いることを特徴とする請求項1又は2に記載の
    製造方法。
  4. 【請求項4】 半導体基板上に配線を形成し、該配線と
    該基板とを覆うようにシリコン酸化膜から成る絶縁膜を
    形成し、次いで、該絶縁膜の全面にSOG原料を含む塗
    液を塗布してSOG膜を形成し平坦化層となす、多層配
    線を有する半導体装置の製造方法において、 SOG膜を形成するに先立って、親水性の溶媒を絶縁膜
    に接触せしめて、上記塗液の絶縁膜に対する濡れ性を向
    上させたことを特徴とする半導体装置の製造方法。
  5. 【請求項5】 上記溶媒が、メチルアルコール、エチル
    アルコール、n−プロピルアルコール、そして、イソプ
    ロピルアルコールから選ばれた少なくとも1種のアルコ
    ールから成ることを特徴とする請求項4記載の製造方
    法。
  6. 【請求項6】 半導体基板上に配線を形成し、該配線と
    該基板とを覆うようにシリコン酸化膜から成る絶縁膜を
    形成し、該絶縁膜の全面にSOG原料を含む塗液を塗布
    してSOG膜を形成し平坦化層となす、多層配線を有す
    る半導体装置の製造方法に用いる製造装置であって、 該製造装置が、 配線を有する半導体基板上に形成された絶縁膜の表面を
    処理する前処理部と、 表面が処理された絶縁膜の全面にSOG原料を含む塗液
    を塗布してSOGの塗膜を形成するSOG塗布部と、 該塗膜を焼成するSOG処理部と、 半導体基板を前処理部から塗布部、そしてSOG処理部
    へ搬送する搬送部とから成り、さらに、 前処理部が、少なくとも、ウエットエッチング部と溶媒
    処理部のいずれかを含むことを特徴とする半導体製造装
    置。
  7. 【請求項7】 上記ウエットエッチング部が、上記絶縁
    膜をエッチングするエッチング液を有するエッチング槽
    と、該エッチング槽に隣接し上記絶縁膜を有する半導体
    基板からエッチング液を除去する洗浄槽と、該洗浄槽に
    隣接し上記絶縁膜を有する半導体基板を乾燥する乾燥槽
    とを有する請求項7記載の製造装置。
  8. 【請求項8】 上記溶媒処理部が、上記絶縁膜を有する
    半導体基板を載置する回転ステージを有する回転塗布部
    と、上記絶縁膜の表面に溶媒を供給する溶媒供給部を有
    する請求項7記載の製造装置。
  9. 【請求項9】 上記前処理部が、少なくとも、酸素プラ
    ズマ発生部と紫外線照射部のいずれかを含む請求項7〜
    9のいずれか一つに記載の製造装置。
  10. 【請求項10】 上記搬送部が、搬送レールと、該搬送
    レールに沿って前後移動可能に取り付けられた搬送装置
    と、該搬送装置に昇降可能に取り付けられ上記半導体基
    板を握持する挟持部とから成る請求項7〜10のいずれ
    か一つに記載の製造装置。
  11. 【請求項11】 上記挟持部が、上記搬送装置に昇降可
    能に接続された懸垂アームと、上記の半導体基板の外周
    縁を握持し回動制御可能な挟持部材と、該挟持部材の端
    部に設けられた握持用パッドと、該懸垂アームと挟持部
    材とを連結する連結部材とから成る請求項11記載の製
    造装置。
JP2000222481A 2000-07-24 2000-07-24 半導体装置の製造方法及び製造装置 Pending JP2002043420A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000222481A JP2002043420A (ja) 2000-07-24 2000-07-24 半導体装置の製造方法及び製造装置
TW090101267A TW478068B (en) 2000-07-24 2001-01-19 Method of producing semiconductor device and system for producing the same
KR10-2001-0003079A KR100389749B1 (ko) 2000-07-24 2001-01-19 반도체 장치의 제조 방법 및 제조 장치
US09/767,132 US6551442B2 (en) 2000-07-24 2001-01-23 Method of producing semiconductor device and system for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000222481A JP2002043420A (ja) 2000-07-24 2000-07-24 半導体装置の製造方法及び製造装置

Publications (1)

Publication Number Publication Date
JP2002043420A true JP2002043420A (ja) 2002-02-08

Family

ID=18716716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000222481A Pending JP2002043420A (ja) 2000-07-24 2000-07-24 半導体装置の製造方法及び製造装置

Country Status (4)

Country Link
US (1) US6551442B2 (ja)
JP (1) JP2002043420A (ja)
KR (1) KR100389749B1 (ja)
TW (1) TW478068B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173765A (ja) * 2005-11-24 2007-07-05 Tokyo Electron Ltd 基板処理方法及びその装置
KR20160120678A (ko) * 2015-04-08 2016-10-18 수스 마이크로텍 리소그라피 게엠바하 기판 코팅 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231346A (ja) * 2008-03-19 2009-10-08 Toshiba Corp 基板処理装置および基板処理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0408216A3 (en) * 1989-07-11 1991-09-18 Hitachi, Ltd. Method for processing wafers and producing semiconductor devices and apparatus for producing the same
JPH05226482A (ja) 1992-02-10 1993-09-03 Hitachi Ltd Sog塗布装置
JP3500050B2 (ja) 1997-09-08 2004-02-23 東京エレクトロン株式会社 不純物除去装置、膜形成方法及び膜形成システム
JPH11162965A (ja) 1997-11-28 1999-06-18 Seiko Epson Corp 半導体装置の製造方法
JPH11251312A (ja) 1998-03-06 1999-09-17 Matsushita Electron Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173765A (ja) * 2005-11-24 2007-07-05 Tokyo Electron Ltd 基板処理方法及びその装置
KR20160120678A (ko) * 2015-04-08 2016-10-18 수스 마이크로텍 리소그라피 게엠바하 기판 코팅 방법
KR102530371B1 (ko) * 2015-04-08 2023-05-09 수스 마이크로텍 리소그라피 게엠바하 기판 코팅 방법

Also Published As

Publication number Publication date
US6551442B2 (en) 2003-04-22
KR100389749B1 (ko) 2003-06-27
KR20020009386A (ko) 2002-02-01
US20020009875A1 (en) 2002-01-24
TW478068B (en) 2002-03-01

Similar Documents

Publication Publication Date Title
JP5057647B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
KR100810163B1 (ko) 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
JP3990920B2 (ja) 膜形成方法及び膜形成装置
KR101049491B1 (ko) 기판 처리 방법 및 컴퓨터 판독 가능한 기억 매체
JP5452894B2 (ja) 基板処理方法、基板処理装置および記憶媒体
KR20010098930A (ko) 회전유지장치 및 반도체기판처리장치
JP2003197591A (ja) 基板処理装置及び方法
KR100993916B1 (ko) 기판처리장치 및 기판처리방법
JP2001176855A (ja) 基板処理方法および基板処理装置
WO2006077730A1 (ja) Cmp研磨方法、cmp研磨装置、及び半導体デバイスの製造方法
KR20010105258A (ko) 성막장치 및 성막방법
JP2006086411A (ja) 基板処理装置
JP2002050600A (ja) 基板処理方法及び基板処理装置
WO2020188958A1 (ja) 基板処理方法および基板処理装置
WO2008029800A1 (fr) Procédé de traitement de substrat et support de stockage
JP5247999B2 (ja) 基板処理方法およびコンピュータ読取可能な記憶媒体
JP4064132B2 (ja) 基板処理装置及び基板処理方法
WO2003001579A1 (fr) Dispositif et procede de traitement de substrat
JP2009188411A (ja) シリル化処理方法、シリル化処理装置およびエッチング処理システム
JP2002043420A (ja) 半導体装置の製造方法及び製造装置
JP5208405B2 (ja) 基板の処理方法及びプログラム
US20060144420A1 (en) Apparatus and method for manufacturing semiconductor device
JP4060700B2 (ja) 基板処理装置及び基板処理方法
JP2003035962A (ja) 基板処理方法およびそのシステム
JP4073774B2 (ja) 基板処理装置および基板処理方法