JPH024971A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH024971A JPH024971A JP1015205A JP1520589A JPH024971A JP H024971 A JPH024971 A JP H024971A JP 1015205 A JP1015205 A JP 1015205A JP 1520589 A JP1520589 A JP 1520589A JP H024971 A JPH024971 A JP H024971A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- layer
- hydrogen
- silane
- hexafluoride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000001257 hydrogen Substances 0.000 claims abstract description 18
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 18
- 229910000077 silane Inorganic materials 0.000 claims abstract description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 32
- 239000010937 tungsten Substances 0.000 claims description 32
- 229910052721 tungsten Inorganic materials 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 18
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 150000002431 hydrogen Chemical class 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 abstract description 4
- 239000007792 gaseous phase Substances 0.000 abstract 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 3
- 239000003638 chemical reducing agent Substances 0.000 description 3
- 229910021352 titanium disilicide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910000792 Monel Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、タングステン層を基板の表面上に、六弗化タ
ングステンを水素により還元して設ける半導体装置の製
造方法に関するものである。
ングステンを水素により還元して設ける半導体装置の製
造方法に関するものである。
（従来の技術）
上述した種類の方法は例えば米国特許第４６１２２５７
号から既知である。
号から既知である。
コノ方法により設けられるタングステン層は基板の表面
の良好な段部被覆を与えるが、基板表面の侵食を生じる
ことが多く、その結果として高い接触抵抗を生じ、また
このようにして設けられるタングステン層の成長速度は
あまり高くなく、例えば３００Ａ／分である。
の良好な段部被覆を与えるが、基板表面の侵食を生じる
ことが多く、その結果として高い接触抵抗を生じ、また
このようにして設けられるタングステン層の成長速度は
あまり高くなく、例えば３００Ａ／分である。
（発明が解決しようとする課題）
本発明の目的は基板表面の侵食を低減すると共にタング
ステン層の成長速度を少なくともがなりの程度増大させ
ることにある。
ステン層の成長速度を少なくともがなりの程度増大させ
ることにある。
（課題を解決するための手段）
本発明は、これらの目的はタングステン堆積処理の一部
分中に六弗化タングステンに対し別の還元剤を用いるこ
とにより達成し得るという事実の認識に基づくものであ
る。
分中に六弗化タングステンに対し別の還元剤を用いるこ
とにより達成し得るという事実の認識に基づくものであ
る。
本発明は頭書に記載した種類の半導体装置の製造方法に
おいて、前記タングステン層を六弗化タングステンの水
素による還元により設ける前に、最初に六弗化タングス
テンを気相中でシランにより還元してタングステン層を
設け、この還元中気相中のシランのモル分率を六弗化タ
ングステンのモル分率より小さくすると共に水素を存在
させないことを特徴とする。
おいて、前記タングステン層を六弗化タングステンの水
素による還元により設ける前に、最初に六弗化タングス
テンを気相中でシランにより還元してタングステン層を
設け、この還元中気相中のシランのモル分率を六弗化タ
ングステンのモル分率より小さくすると共に水素を存在
させないことを特徴とする。
（作 用）
本発明の方法によれば、水素の不存在およびシラン濃度
の制限により基板表面の侵食が大きく避けられ、低い接
触抵抗が得られることが確かめられた。これは、おそら
く弗素や弗素化合物による基板の侵食は小さいという事
実に基づくものと思われる。
の制限により基板表面の侵食が大きく避けられ、低い接
触抵抗が得られることが確かめられた。これは、おそら
く弗素や弗素化合物による基板の侵食は小さいという事
実に基づくものと思われる。
タングステン層はシリコン、アルミニウム又はチクノー
タングステン上に設けるのが好ましい。
タングステン上に設けるのが好ましい。
また、シランによる還元の場合のタングステンの成長速
度は水素による還元の場合よりも遥かに高く、例えば１
５００Ａ／分に達する。
度は水素による還元の場合よりも遥かに高く、例えば１
５００Ａ／分に達する。
一般にシランによる六弗化タングステンの還元のみによ
り成長したタングステンは良好な段部被覆を示さない。
り成長したタングステンは良好な段部被覆を示さない。
しかし、本発明の方法では六弗化タングステンの還元剤
としてシランを水素と交換するのでこのような問題を生
じない。
としてシランを水素と交換するのでこのような問題を生
じない。
タングステン層を設ける際に還元剤としてシランを水素
と交換する瞬時は、例えば被覆すべき段部又は開口部の
寸法に依存する。当業者であれば斯かる瞬時を容易に決
定することができる。
と交換する瞬時は、例えば被覆すべき段部又は開口部の
寸法に依存する。当業者であれば斯かる瞬時を容易に決
定することができる。
タングステン層は４５０℃以下の温度で設けるのが好ま
しい。これは水素による六弗化タングステンの還元中の
段部被覆に対し好適である。
しい。これは水素による六弗化タングステンの還元中の
段部被覆に対し好適である。
（実施例）
第１〜３図は本発明による半導体装置の製造方法の順次
の製造工程における半導体装置の一部分の断面図を示す
ものである。
の製造工程における半導体装置の一部分の断面図を示す
ものである。
例えば、ある半導体装置の一製造工程において第１図に
示すような構造が得られる。この図にはソースおよびド
レイン領域２および３を有するシリコン半導体本体１、
ポリシリコンのゲート電極４、ゲート絶縁層５、シリコ
ン酸化物領域６および７、半導体本体内に埋置されたシ
リコン酸化物領域８および９が示されている。−例とし
て、ドレイン領域３に本発明の方法により接続導体を設
けるものとする。通常の方法により半導体装置の全表面
１０に２０ＯＡ厚のチタン層を設ける。窒素雰囲気中で
の加熱処理中にチタンはシリコンの上に存在する区域、
即ちソースおよびドレイン領域２および３とゲート電極
４の区域にふいてシリコンと反応して二珪化チタン１１
になると共に酸化物の上に存在する区域においては窒素
と反応して窒化チタン１２になる。次に、窒化チタン１
２を二珪化チタン１１に対し選択的にエツチングする。
示すような構造が得られる。この図にはソースおよびド
レイン領域２および３を有するシリコン半導体本体１、
ポリシリコンのゲート電極４、ゲート絶縁層５、シリコ
ン酸化物領域６および７、半導体本体内に埋置されたシ
リコン酸化物領域８および９が示されている。−例とし
て、ドレイン領域３に本発明の方法により接続導体を設
けるものとする。通常の方法により半導体装置の全表面
１０に２０ＯＡ厚のチタン層を設ける。窒素雰囲気中で
の加熱処理中にチタンはシリコンの上に存在する区域、
即ちソースおよびドレイン領域２および３とゲート電極
４の区域にふいてシリコンと反応して二珪化チタン１１
になると共に酸化物の上に存在する区域においては窒素
と反応して窒化チタン１２になる。次に、窒化チタン１
２を二珪化チタン１１に対し選択的にエツチングする。
次に、ソースおよびドレイン領域２および３に通常の方
法で０．１ μｍ厚のチタン−タングステン層２１およ
び２２（約１５％のチタンを含むタングステン）を設け
、約０．８μｍ厚のシリコン酸化物層２３で被覆する（
第２図参照）。チタン−タングステン層２１は例えば他
の場所にスルー接続すると共に、チタン−タングステン
層２２の上方の酸化物層２３に約１μｍの直径を有する
開口２４を設ける。次いで、チタン−タングステン又は
アルミニウムの０．１μｍ厚の層３１を層２３上および
開口２４内に設ける（第３図）。最後にタングステン層
３２を層３１上に設ける。
法で０．１ μｍ厚のチタン−タングステン層２１およ
び２２（約１５％のチタンを含むタングステン）を設け
、約０．８μｍ厚のシリコン酸化物層２３で被覆する（
第２図参照）。チタン−タングステン層２１は例えば他
の場所にスルー接続すると共に、チタン−タングステン
層２２の上方の酸化物層２３に約１μｍの直径を有する
開口２４を設ける。次いで、チタン−タングステン又は
アルミニウムの０．１μｍ厚の層３１を層２３上および
開口２４内に設ける（第３図）。最後にタングステン層
３２を層３１上に設ける。
この目的のために、半導体装置を反応器（図示せず）内
のモネルホルダ上に置く。このモネルホルダは手作業で
清掃し、反応器内でこのホルダに０．６ μｍ厚の珪化
タングステン層を設けておく。
のモネルホルダ上に置く。このモネルホルダは手作業で
清掃し、反応器内でこのホルダに０．６ μｍ厚の珪化
タングステン層を設けておく。
タングステン層３２は、最初に反応器内において気相中
で４３０℃でシランによる六弗化タングステンの還元を
実施して設け、この還元中気相に供給するシランのモル
分率は六弗化タングステンのモル分率より小さくすると
共に水素は存在させないようにする。この場合、０．３
μｍの厚さのタングステン層が約２分で成長する。次
に、同様に４３０℃の温度でシランを水素と取り替え、
約０．６μｍのタングステン層を約２０分で成長させる
。これら２つの層が相俟ってタングステン層３２を構成
する。
で４３０℃でシランによる六弗化タングステンの還元を
実施して設け、この還元中気相に供給するシランのモル
分率は六弗化タングステンのモル分率より小さくすると
共に水素は存在させないようにする。この場合、０．３
μｍの厚さのタングステン層が約２分で成長する。次
に、同様に４３０℃の温度でシランを水素と取り替え、
約０．６μｍのタングステン層を約２０分で成長させる
。これら２つの層が相俟ってタングステン層３２を構成
する。
本発明の方法は既知のタングステン層形成方法と比べて
遥かに高速に実施し得ると共に、段部被覆性も良好であ
り、且つタングステンが堆積される層との接触抵抗も低
くなる。斯かる後に半導体装置は通常の方法で完成させ
ることができる。
遥かに高速に実施し得ると共に、段部被覆性も良好であ
り、且つタングステンが堆積される層との接触抵抗も低
くなる。斯かる後に半導体装置は通常の方法で完成させ
ることができる。
本発明は上述の実施例に限定されるものではない。タン
グステン層は例えばシリコン上に直接設けることもでき
る。
グステン層は例えばシリコン上に直接設けることもでき
る。
一般に、本発明の方法は１．２μｍ以下の直径および０
．３μｍ以上の深さを有する開口内にタングステン層を
設けるのに特に好適である。
．３μｍ以上の深さを有する開口内にタングステン層を
設けるのに特に好適である。
当業者であれば本発明の範囲を逸脱することなくここに
記載した以外の種々の変形や変更を加えることができる
こと明らかである。
記載した以外の種々の変形や変更を加えることができる
こと明らかである。
第１〜３図は本発明半導体装置の製造方法の順次の工程
における半導体装置の一部分の断面図である。 １・・・半導体本体 ２・・・ソース領域３・・
・ドレイン領域 ４・・・ゲート電極５・・・ゲー
ト絶縁層 ６、 ７． ８． ９・・・シリコン酸化物領域１０・
・・表面 １１・・・二珪化チタン層１２
・・・窒化チタン層 ２３・・・シリコン酸化物層
２４・・・開口 ３１・・・チタン−タングステン層 ３２・・・タングステン層 特許出願人 エヌ・ベー・フィリップス・フルーイラ
ンペンファブリケン −一 ト、Ｊ ＮＱ）
における半導体装置の一部分の断面図である。 １・・・半導体本体 ２・・・ソース領域３・・
・ドレイン領域 ４・・・ゲート電極５・・・ゲー
ト絶縁層 ６、 ７． ８． ９・・・シリコン酸化物領域１０・
・・表面 １１・・・二珪化チタン層１２
・・・窒化チタン層 ２３・・・シリコン酸化物層
２４・・・開口 ３１・・・チタン−タングステン層 ３２・・・タングステン層 特許出願人 エヌ・ベー・フィリップス・フルーイラ
ンペンファブリケン −一 ト、Ｊ ＮＱ）
Claims (1)
- 【特許請求の範囲】 １、タングステン層を基板の表面上に、六弗化タングス
テンを水素により還元して設ける半導体装置の製造方法
において、前記タングステン層を六弗化タングステンを
水素で還元して設ける前に、六弗化タングステンを気相
からシランで還元してタングステン層を設け、この還元
中気相に供給するシランのモル分率を六弗化タングステ
ンのモル分率より小さくすると共に水素を存在させない
ことを特徴とする半導体装置の製造方法。 ２、前記タングステン層はシリコン、アルミニウム又は
チタン−タングステン上に設けることを特徴とする請求
項１記載の方法。 ３、前記タングステン層はシリコン酸化物層にあけた１
．２μｍ以下の直径および０．３μｍ以上の深さを有す
る開口内に設けることを特徴とする請求項１又は２記載
の方法。 前記開口は直径が約１μｍ、深さが約０．８μｍである
ことを特徴とする請求項３記載の方法。 シランおよび水素による六弗化タングステ ンの順次の還元により順次堆積されるタングステン層の
厚さはそれぞれ０．３μｍおよび０．６μｍであること
を特徴とする請求項１〜４の何れかに記載の方法。 シランおよび水素による六弗化タングステ ンの還元により順次堆積されるタングステン層は４５０
℃以下の温度で設けることを特徴とする請求項１〜５の
何れに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8800221 | 1988-01-29 | ||
| NL8800221A NL8800221A (nl) | 1988-01-29 | 1988-01-29 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH024971A true JPH024971A (ja) | 1990-01-09 |
| JP2578192B2 JP2578192B2 (ja) | 1997-02-05 |
Family
ID=19851679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1015205A Expired - Fee Related JP2578192B2 (ja) | 1988-01-29 | 1989-01-26 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4892843A (ja) |
| EP (1) | EP0326217B1 (ja) |
| JP (1) | JP2578192B2 (ja) |
| KR (1) | KR0144737B1 (ja) |
| DE (1) | DE68906034T2 (ja) |
| NL (1) | NL8800221A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03223462A (ja) * | 1990-01-27 | 1991-10-02 | Fujitsu Ltd | タングステン膜の形成方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02141569A (ja) * | 1988-11-24 | 1990-05-30 | Hitachi Ltd | 超伝導材料 |
| US5084417A (en) * | 1989-01-06 | 1992-01-28 | International Business Machines Corporation | Method for selective deposition of refractory metals on silicon substrates and device formed thereby |
| US5202287A (en) * | 1989-01-06 | 1993-04-13 | International Business Machines Corporation | Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction |
| US5023205A (en) * | 1989-04-27 | 1991-06-11 | Polycon | Method of fabricating hybrid circuit structures |
| US5028565A (en) * | 1989-08-25 | 1991-07-02 | Applied Materials, Inc. | Process for CVD deposition of tungsten layer on semiconductor wafer |
| US5041394A (en) * | 1989-09-11 | 1991-08-20 | Texas Instruments Incorporated | Method for forming protective barrier on silicided regions |
| KR930002673B1 (ko) * | 1990-07-05 | 1993-04-07 | 삼성전자 주식회사 | 고융점금속 성장방법 |
| US5189506A (en) * | 1990-06-29 | 1993-02-23 | International Business Machines Corporation | Triple self-aligned metallurgy for semiconductor devices |
| JPH04280436A (ja) * | 1990-09-28 | 1992-10-06 | Motorola Inc | 相補型自己整合ｈｆｅｔの製造方法 |
| EP0491433A3 (en) * | 1990-12-19 | 1992-09-02 | N.V. Philips' Gloeilampenfabrieken | Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region |
| US5474949A (en) * | 1992-01-27 | 1995-12-12 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating capacitor or contact for semiconductor device by forming uneven oxide film and reacting silicon with metal containing gas |
| US5342652A (en) * | 1992-06-15 | 1994-08-30 | Materials Research Corporation | Method of nucleating tungsten on titanium nitride by CVD without silane |
| JP2737764B2 (ja) * | 1995-03-03 | 1998-04-08 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| KR100272523B1 (ko) | 1998-01-26 | 2000-12-01 | 김영환 | 반도체소자의배선형성방법 |
| US6103614A (en) * | 1998-09-02 | 2000-08-15 | The Board Of Trustees Of The University Of Illinois | Hydrogen ambient process for low contact resistivity PdGe contacts to III-V materials |
| US6274494B1 (en) * | 1998-12-16 | 2001-08-14 | United Microelectronics Corp. | Method of protecting gate oxide |
| KR100509225B1 (ko) * | 1999-01-13 | 2005-08-18 | 동경 엘렉트론 주식회사 | 텅스텐층의 형성방법 및 텅스텐층의 적층구조 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01160012A (ja) * | 1987-12-17 | 1989-06-22 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60115245A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
| US4629635A (en) * | 1984-03-16 | 1986-12-16 | Genus, Inc. | Process for depositing a low resistivity tungsten silicon composite film on a substrate |
| JPS615580A (ja) * | 1984-06-19 | 1986-01-11 | Toshiba Corp | 半導体装置の製造方法 |
| ATE46791T1 (de) * | 1985-07-29 | 1989-10-15 | Siemens Ag | Verfahren zum selektiven auffuellen von in isolationsschichten geaetzten kontaktloechern mit metallisch leitenden materialien bei der herstellung von hoechstintegrierten halbleiterschaltungen sowie eine vorrichtung zur durchfuehrung des verfahrens. |
| US4617087A (en) * | 1985-09-27 | 1986-10-14 | International Business Machines Corporation | Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits |
| JPS62216224A (ja) * | 1986-03-17 | 1987-09-22 | Fujitsu Ltd | タングステンの選択成長方法 |
-
1988
- 1988-01-29 NL NL8800221A patent/NL8800221A/nl not_active Application Discontinuation
- 1988-12-28 US US07/290,921 patent/US4892843A/en not_active Expired - Lifetime
-
1989
- 1989-01-24 EP EP89200133A patent/EP0326217B1/en not_active Expired - Lifetime
- 1989-01-24 DE DE89200133T patent/DE68906034T2/de not_active Expired - Fee Related
- 1989-01-26 KR KR1019890000786A patent/KR0144737B1/ko not_active IP Right Cessation
- 1989-01-26 JP JP1015205A patent/JP2578192B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01160012A (ja) * | 1987-12-17 | 1989-06-22 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03223462A (ja) * | 1990-01-27 | 1991-10-02 | Fujitsu Ltd | タングステン膜の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0326217A1 (en) | 1989-08-02 |
| US4892843A (en) | 1990-01-09 |
| KR890012363A (ko) | 1989-08-26 |
| JP2578192B2 (ja) | 1997-02-05 |
| DE68906034T2 (de) | 1993-10-21 |
| EP0326217B1 (en) | 1993-04-21 |
| DE68906034D1 (de) | 1993-05-27 |
| NL8800221A (nl) | 1989-08-16 |
| KR0144737B1 (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH024971A (ja) | 半導体装置の製造方法 | |
| US5322812A (en) | Improved method of fabricating antifuses in an integrated circuit device and resulting structure | |
| JPH0736403B2 (ja) | 耐火金属の付着方法 | |
| JP2000208744A (ja) | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 | |
| JPS63275114A (ja) | 基板上に低応力耐火金属層を形成する方法 | |
| US20020068439A1 (en) | Method of manufacturing flash memory | |
| US6165884A (en) | Method of forming gate electrode in semiconductor device | |
| JPH07326618A (ja) | 配線構造およびその製造方法 | |
| JPS62248259A (ja) | 二重誘電体ｍｏｓゲート絶縁装置とその形成方法 | |
| US20020048878A1 (en) | Method of manufacturing capacitor in semiconductor devices | |
| US5071790A (en) | Semiconductor device and its manufacturing method | |
| JP2001210606A (ja) | 半導体装置の製造方法 | |
| JPH06349774A (ja) | 埋込みプラグの形成方法 | |
| JPH02177427A (ja) | 半導体装置の製造方法 | |
| JPH0562967A (ja) | 半導体装置の製造方法 | |
| JPH05121655A (ja) | 半導体装置の製造方法 | |
| JP2803676B2 (ja) | 半導体装置の製造方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| KR100234704B1 (ko) | 반도체소자 배선금속층 형성방법 | |
| JPH1167686A (ja) | 半導体素子の製造方法 | |
| JPS6384154A (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| KR20020043021A (ko) | 반도체 소자의 콘택에서 오믹층을 형성하는 방법 | |
| KR100451507B1 (ko) | 반도체 소자의 제조방법 | |
| JP3950487B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |