JP3950487B2 - 半導体装置の製造方法 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、半導体装置の製造に関し、特に、化学気相堆積（ＣＶＤ）、またはプラズマＣＶＤ等を使用した薄膜形成技術に関する。
【０００２】
本明細書中、ＴＥＯＳ薄膜とは、テトラエトキシシランをＳｉの原料としてＣＶＤにより堆積した酸化シリコン膜を指す。また、ＳｉＮ薄膜とは、ＳｉとＮとの組成比が化学量論的組成である３：４に限られず、一般にＳｉ_x Ｎ_y で表される窒化シリコン薄膜を指す。
【０００３】
【従来の技術】
シリコン基板上に、ＣＶＤで高温酸化膜（high temperature oxide、以下ＨＴＯ膜と呼ぶ）を堆積すると、基板表面に糸状の異物が発生し、半導体装置の回路不良を招く原因となっていた。
【０００４】
図３は、糸状異物が発生した基板の断面図を示す。シリコン基板５０の上にＣＶＤによるＨＴＯ膜５１が形成されている。このとき、基板表面に金属パーティクルが付着していると、それを核としてＳｉＯ₂ が糸状に成長し糸状異物５２が形成されると考えられる。
【０００５】
糸状異物が形成される機構は、以下のように推察される。
通常、ＨＴＯ膜堆積時には、
【０００６】
【化１】
ＳｉＨ₄ ＋ ２Ｎ₂ Ｏ → ＳｉＯ₂ ↓ ＋ ２Ｎ₂ ↑ ＋ ２Ｈ₂ ↑
の反応により、ＳｉＯ₂ 膜が形成される。この反応雰囲気中に金属Ｍが存在すると、
【０００７】
【化２】
Ｍ ＋ Ｎ₂ Ｏ → ＭＯ ＋ Ｎ₂ ↑
２ＭＯ ＋ ＳｉＨ₄ → ２Ｍ ＋ ＳｉＯ₂ ↓ ＋ ２Ｈ₂ ↑
の反応が繰り返し起こる。すなわち、金属が酸化還元を繰り返す。このため、金属パーティクルが触媒としての機能を果たし、金属パーティクルの近傍にＳｉＯ₂ 膜が速く成長する。例えば、Ｎｉ、Ｗ、Ｆｅ、Ｃｒ、Ｃｏ、Ｍｎ、Ｔｉ、Ａｌ等の金属パーティクルが付着している場合に、ＳｉＯ₂ 膜が局所的に成長し、糸状異物が形成される。
【０００８】
多結晶シリコンの堆積においても同様の異常成長が生じることが知られている。この原因も同様に金属パーティクルであろうと推察される。
【０００９】
【発明が解決しようとする課題】
ＨＴＯ膜表面に発生した糸状異物は、シリコン基板上に形成した半導体装置の不良の原因となる。糸状異物発生の原因と考えられる金属パーティクルは、半導体製造装置のステンレス等のガス配管、真空容器等から発生するため、完全に取り除くことは困難である。
【００１０】
本発明の目的は、半導体プロセスにおける薄膜形成時に糸状異物が発生することを防止できる薄膜形成技術を提供することである。
【００１１】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、表面上に金属配線が形成された処理対象基板を準備する工程と、前記処理対象基板の表面に、前記金属配線を覆うように、厚さ０．０５μｍ以下、かつ０．００５μｍ以上のアモルファスＳｉ薄膜を形成する工程と、前記アモルファスＳｉ薄膜上に、気相成長法により堆積温度７００℃以上で酸化シリコン膜を形成する工程とを含む。
【００１５】
【作用】
酸化シリコン膜の堆積前に、基板表面にアモルファスＳｉ薄膜を形成することにより、基板表面に付着した金属パーティクルを覆うことができる。アモルファスＳｉの成長は比較的低温で行われるため、金属パーティクルがあっても触媒作用を発揮しない。
【００１７】
金属パーティクルがＨＴＯ薄膜形成前にアモルファスＳｉ薄膜等に覆われるため、金属パーティクルが直接酸化還元雰囲気に曝されることがなく、酸化シリコン膜形成の触媒として働かなくなる。従って、酸化シリコン膜形成時に金属パーティクルを核として発生する糸状異物の発生を防止することができる。
【００１８】
アモルファスＳｉ薄膜等の厚さを０．０５μｍあるいは０．００５μｍとすれば、それぞれ０．０５μｍあるいは０．００５μｍ径よりも小さい金属パーティクルを覆うことができる。通常の金属パーティクルの大きさは０．００５μｍ以下であるため、アモルファスＳｉ薄膜等の厚さを０．０５μｍ〜０．００５μｍとすれば、十分な効果が期待できる。
【００１９】
金属パーティクルが基板表面全面に付着している場合には、アモルファスＳｉ薄膜等を基板全面に形成することにより、効果的に金属パーティクルを覆うことができる。
【００２０】
また、基板表面の一部に金属配線が形成されており、金属パーティクルがこの金属配線の表面に集中して付着している場合には、アモルファスＳｉ薄膜等で金属配線の表面のみを覆うことにより、効果的に金属パーティクルを覆うことができる。
【００２１】
【実施例】
図１を参照して本発明の実施例について説明する。
図１（Ａ）に示すように、ＨＴＯ膜を形成すべきシリコン基板１の表面に金属パーティクル２が付着している。金属パーティクル２は、搬送中に発生するパーティクル、大気中の塵または人体から発生する塵等である。
【００２２】
図１（Ｂ）に示すように、シリコン基板１の上に、ＣＶＤにより厚さ０．０５μｍのアモルファスＳｉ膜３を堆積する。堆積温度は４５０℃、圧力は３Ｔｏｒｒ、堆積時間は２分３０秒である。反応ガスとして、ＳｉＨ₄ を５ｓｃｃｍ、希釈ガスとして水素を５０ｓｃｃｍ、窒素を２００ｓｃｃｍ流した。厚さ０．０５μｍのアモルファスＳｉ膜を堆積することにより、直径０．０５μｍ以下の金属パーティクルは完全にアモルファスＳｉ膜３の中に埋められる。
【００２３】
なお、アモルファスＳｉの堆積温度はＨＴＯ膜堆積に比べて低温であり、かつ反応ガスとしてＳｉＨ₄ またはＳｉ₂ Ｈ₆ を使用しているが、酸化性ガスを使用しないため、ＨＴＯ膜堆積時のように糸状異物が発生することがない。
【００２４】
図１（Ｃ）に示すように、アモルファスＳｉ膜３の上に厚さ０．０５μｍのＨＴＯ膜４を堆積する。堆積温度は８００℃、圧力は３Ｔｏｒｒ、堆積時間は７分３０秒である。反応ガスとして、ＳｉＨ₄ を５ｓｃｃｍ、Ｎ₂ Ｏを２５０ｓｃｃｍ流した。このとき、金属パーティクル２は、アモルファスＳｉ膜３によって完全に覆われているため、糸状異物は発生しない。なお、堆積時間を長くして、例えば０．２μｍの厚さのＨＴＯ膜を堆積してもよい。
【００２５】
また、ＨＴＯ膜の堆積温度７００℃以上であればよく、７５０℃〜８５０℃であることが好ましい。
なお、図１においては、厚さ０．０５μｍのアモルファスＳｉ膜を堆積する場合について説明したが、通常の金属パーティクルの大きさは０．００５μｍ以下であるため、アモルファスＳｉ膜の厚さを０．００５μｍ程度としてもよい。
【００２６】
上記実施例では、アモルファスＳｉ膜形成のための反応ガスとしてＳｉＨ₄ を使用する場合について説明したがＳｉ₂ Ｈ₆ を使用してもよい。例えば、堆積温度５００℃、圧力１０Ｔｏｒｒ、Ｓｉ₂ Ｈ₆ の流量１０ｓｃｃｍ、Ｎ₂ の流量１０００ｓｃｃｍとしてアモルファスＳｉ膜を形成することができる。なお、堆積温度は５９０℃以下であることが好ましい。
【００２７】
また、上記実施例では、金属パーティクルをアモルファスＳｉ薄膜で覆う場合について説明したが、金属パーティクルを効率的に覆うことができるものであればその他の薄膜を用いてもよい。例えば、ＴＥＯＳ薄膜、ＳｉＮ膜等を用いてもよい。
【００２８】
ＴＥＯＳ薄膜は、例えば、テトラエトキシシランとＯ₂ をそれぞれ３００ｓｃｃｍ及び５０ｓｃｃｍ供給し、堆積温度６３０℃、雰囲気圧力０．２５Ｔｏｒｒの条件でＣＶＤにより堆積する。
【００２９】
ＳｉＮ薄膜は、例えば、反応ガスとして流量５ｓｃｃｍのＳｉＨ₄ と流量２５０ｓｃｃｍのアンモニアを使用し、堆積温度８００℃の条件でＣＶＤにより堆積する。
【００３０】
上記条件で、金属パーティクルが付着したシリコン基板表面に厚さ０．２μｍのＴＥＯＳ薄膜あるいは厚さ０．００５μｍのＳｉＮ薄膜を堆積した。このＴＥＯＳ薄膜あるいはＳｉＮ薄膜の上にＨＴＯ薄膜を堆積しても糸状異物の発生はなかった。
【００３１】
ＴＥＯＳ薄膜のみでは絶縁耐性が弱いため、その上にＨＴＯ薄膜を堆積することにより絶縁耐性を高めることができる。また、ＳｉＮ薄膜を使用することにより、さらに絶縁耐性の向上が期待できる。
【００３２】
次に、図２を参照してＨＴＯ膜を層間絶縁膜に適用した他の実施例について説明する。
図２（Ａ）に示すように、ｐ^- 型シリコン基板１０の表面にフィールド酸化膜１１が形成されている。フィールド酸化膜１１に囲まれた活性領域には、ｎ⁺ 型領域１６が形成されている。ｎ⁺ 型領域１６は、例えば、ＭＯＳＦＥＴのソース領域またはドレイン領域等である。
【００３３】
ｎ⁺ 型領域１６上には、厚さ１００ｎｍのポリシリコン層１２と厚さ５０ｎｍのＷＳｉ層１３の２層からなる配線が形成され、シリコン基板１０内に形成された他の半導体装置等と接続されている。ポリシリコン層１２とＷＳｉ層１３の２層からなる配線及びフィールド酸化膜１１を覆って基板表面の全面に厚さ５ｎｍのアモルファスＳｉ層１４が形成されている。アモルファスＳｉ層１４の上に厚さ１００ｎｍのＨＴＯ膜１５が形成されている。
【００３４】
このように、ＨＴＯ膜の下に全面にアモルファスＳｉ層を形成しておくことにより、糸状異物の発生を防止することができる。なお、アモルファスＳｉ層１４の代わりにＴＥＯＳ薄膜あるいはＳｉＮ薄膜を用いてもよい。
【００３５】
図２（Ｂ）は、他の実施例による半導体装置を示す。シリコン基板２０上の配線領域を除く領域にリンシリケートガラス（ＰＳＧ）膜２１が形成されている。ＰＳＧ膜２１が形成されていない配線領域には、シリコン基板２１上に金属配線２２が形成されている。金属配線２２の表面はアモルファスＳｉ層２３で覆われている。ＰＳＧ膜２１及びアモルファスＳｉ層２３の上にＨＴＯ膜２４が形成されている。
【００３６】
このように、金属配線をアモルファスＳｉで覆うことにより、金属配線自体が原因となって糸状異物が発生する場合、あるいは金属配線表面に集中して金属パーティクルが付着している場合に糸状異物の発生を防止することができる。また、基板全面をアモルファスＳｉで覆わないため、配線間の絶縁性を良好に保つことができる。なお、アモルファスＳｉ層１４の代わりにＴＥＯＳ薄膜あるいはＳｉＮ薄膜を用いてもよい。
【００３７】
図２（Ｃ）は、さらに他の実施例による半導体装置を示す。シリコン基板３０の表面にフィールド酸化膜３１により活性領域が画定されている。この活性領域にｎ⁺ 型領域３６が形成されている。ｎ⁺ 型領域３６は、例えば、ＭＯＳＦＥＴのソース領域またはドレイン領域等である。
【００３８】
ｎ⁺ 型領域３６及びフィールド酸化膜３１を覆うようにＰＳＧ膜３２が形成されている。ＰＳＧ膜３２にはｎ⁺ 型領域３６の一部表面を露出するようにコンタクトホールが形成されている。このコンタクトホールを介して金属配線３３がｎ⁺ 型領域３６に接続されている。
【００３９】
金属配線３３の表面を含む基板全面を覆うようにＴＥＯＳ薄膜あるいはＳｉＮ薄膜３４を堆積する。ＴＥＯＳ薄膜あるいはＳｉＮ薄膜３４の上にＨＴＯ薄膜３５が形成されている。
【００４０】
このように、ＨＴＯ薄膜の下に全面にＴＥＯＳ薄膜あるいはＳｉＮ薄膜３４を形成しておくことにより、糸状異物の発生を防止することができる。金属配線を覆う薄膜としてＴＥＯＳ薄膜あるいはＳｉＮ薄膜を使用すると、それ自体良好な絶縁物であるためアモルファスＳｉ薄膜を使用した場合に比べてより良好な絶縁特性を得ることができる。
【００４１】
上記実施例では、ＨＴＯ膜形成時の糸状異物の発生を防止する例について説明したが、その他の薄膜形成にも適用することができる。例えば、ＣＶＤ等によりポリシリコン層を形成する場合には、角状の異物が発生することが知られている。この場合も、角状異物の発生は、基板表面の金属汚染が原因と考えられている。従って、上記実施例の方法により、アモルファスＳｉ膜、ＴＥＯＳ薄膜あるいはＳｉＮ膜等で金属汚染物を覆ってしまうことにより、角状異物の発生を防止できると考えられる。
【００４２】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、薄膜形成時に金属汚染物が原因となって発生する糸状異物等の発生を防止することができる。このため、半導体装置の歩留り及び信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の実施例による薄膜形成方法を説明するための基板断面図である。
【図２】本発明の実施例によって作製した半導体装置の部分断面図である。
【図３】従来例にる薄膜形成方法で作製した薄膜上に発生した糸状異物の断面図である。
【符号の説明】
１、１０、２０、３０ シリコン基板
２ 金属パーティクル
３ アモルファスＳｉ膜
４、１５、２４、３５ ＨＴＯ膜
１１、３１ フィールド酸化膜
１２ ポリシリコン層
１３ ＷＳｉ層
１４、２３ アモルファスＳｉ
１６、３６ ｎ⁺ 型領域
２１、３２ ＰＳＧ膜
２２、３３ 金属配線
３４ ＴＥＯＳ薄膜もしくはＳｉＮ薄膜
５０ シリコン基板
５１ ＨＴＯ膜
５２ 糸状異物
５３ 金属パーティクル

Claims (1)

1. 表面上に金属配線が形成された処理対象基板を準備する工程と、
   前記処理対象基板の表面に、前記金属配線を覆うように、厚さ０．０５μｍ以下、かつ０．００５μｍ以上のアモルファスＳｉ薄膜を形成する工程と、
   前記アモルファスＳｉ薄膜上に、気相成長法により堆積温度７００℃以上で酸化シリコン膜を形成する工程と
   を含む半導体装置の製造方法。

Images