JP3006816B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3006816B2 JP3006816B2 JP6049321A JP4932194A JP3006816B2 JP 3006816 B2 JP3006816 B2 JP 3006816B2 JP 6049321 A JP6049321 A JP 6049321A JP 4932194 A JP4932194 A JP 4932194A JP 3006816 B2 JP3006816 B2 JP 3006816B2
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- substrate
- insulating film
- interlayer insulating
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に半導体装置の電極形成方法に関する。
関し、特に半導体装置の電極形成方法に関する。
【０００２】
【従来の技術】従来、半導体装置に電極を形成する方法
として、図３に示す方法がある。この方法は、導電領域
等の素子領域が形成されたシリコン基板３０１の表面
に、層間絶縁膜３０２を形成した後、通常のレジスト工
程を用いるフォトリソグラフィー技術により開口（コン
タクトホール）を形成する。次いで、密着層としてＴｉ
Ｎ層３０３をコンタクトホール内及び層間絶縁膜３０２
の表面に形成する。ここで、ＴｉＮ層３０３は、例えば
バイアスＥＣＲ−ＣＶＤ法で形成することができるが、
その他の方法を用いても良い。そして、ブランケットＷ
−ＣＶＤ法により、ＴｉＮ層３０３の表面に、高融点金
属膜としてタングステン層３０４を形成する。その後、
タングステン層３０４とＴｉＮ層３０３の選択比が１と
なるようなエッチングガスを用いて、エッチバックを行
ない、コンタクトホール内のタングステン層３０４を電
極とする。この様な方法は、例えば、特開平４−５８２
９号公報に開示されている。
として、図３に示す方法がある。この方法は、導電領域
等の素子領域が形成されたシリコン基板３０１の表面
に、層間絶縁膜３０２を形成した後、通常のレジスト工
程を用いるフォトリソグラフィー技術により開口（コン
タクトホール）を形成する。次いで、密着層としてＴｉ
Ｎ層３０３をコンタクトホール内及び層間絶縁膜３０２
の表面に形成する。ここで、ＴｉＮ層３０３は、例えば
バイアスＥＣＲ−ＣＶＤ法で形成することができるが、
その他の方法を用いても良い。そして、ブランケットＷ
−ＣＶＤ法により、ＴｉＮ層３０３の表面に、高融点金
属膜としてタングステン層３０４を形成する。その後、
タングステン層３０４とＴｉＮ層３０３の選択比が１と
なるようなエッチングガスを用いて、エッチバックを行
ない、コンタクトホール内のタングステン層３０４を電
極とする。この様な方法は、例えば、特開平４−５８２
９号公報に開示されている。
【０００３】しかしながら、この図３に示した従来技術
の方法では、タングステンの成長前に堆積する金属膜の
段差被覆性の悪さにより、コンタクトホールの形状を著
しく劣化させてしまい、タングステンを堆積させた後も
コンタクトホール内部にボイドが残ってしまうという問
題点を有している。
の方法では、タングステンの成長前に堆積する金属膜の
段差被覆性の悪さにより、コンタクトホールの形状を著
しく劣化させてしまい、タングステンを堆積させた後も
コンタクトホール内部にボイドが残ってしまうという問
題点を有している。
【０００４】これに対して、コンタクトホール内部にボ
イドを残さずに電極を形成する方法として、図４に示す
方法がある。この方法は、図４に示すように、導電領域
等が形成された半導体基板４０１上に積層された層間絶
縁膜４０２にコンタクトホール４０３を形成し、選択気
相化学成長法により、コンタクトホール内部にのみ金属
膜、例えば、タングステン４０４を堆積させて電極とす
る。
イドを残さずに電極を形成する方法として、図４に示す
方法がある。この方法は、図４に示すように、導電領域
等が形成された半導体基板４０１上に積層された層間絶
縁膜４０２にコンタクトホール４０３を形成し、選択気
相化学成長法により、コンタクトホール内部にのみ金属
膜、例えば、タングステン４０４を堆積させて電極とす
る。
【０００５】しかしながら、この方法では、原料ガスで
ある六フッ化タングステンと基板であるシリコンとが反
応してタングステンが成長するため、基板表面状態によ
って、タングステンの成長が不安定となる。また、選択
気相化学成長法を用いた場合は、層間絶縁膜の表面状態
により選択性の崩れが生じる場合があり、このような場
合には層間絶縁膜とタングステンとの密着性が悪いため
に膜剥がれやごみを発生し、半導体装置の信頼性を著し
く劣化させるという問題点がある。そこで、この様な問
題点を解決する半導体装置の製造方法として、次のよう
なものがある。
ある六フッ化タングステンと基板であるシリコンとが反
応してタングステンが成長するため、基板表面状態によ
って、タングステンの成長が不安定となる。また、選択
気相化学成長法を用いた場合は、層間絶縁膜の表面状態
により選択性の崩れが生じる場合があり、このような場
合には層間絶縁膜とタングステンとの密着性が悪いため
に膜剥がれやごみを発生し、半導体装置の信頼性を著し
く劣化させるという問題点がある。そこで、この様な問
題点を解決する半導体装置の製造方法として、次のよう
なものがある。
【０００６】例えば、特開平３−８２０２１号公報に
は、シリコン基板表面（コンタクトホールの底部）に水
素を吸着させて、金属膜を密着性良く形成する方法が、
開示されている。以下に、この方法を図５を参照して詳
述する。
は、シリコン基板表面（コンタクトホールの底部）に水
素を吸着させて、金属膜を密着性良く形成する方法が、
開示されている。以下に、この方法を図５を参照して詳
述する。
【０００７】まず、図５（ａ）に示すように、半導体装
置として必要な構成（領域）を形成したＳｉ基板５０１
の表面を覆う絶縁膜５０２の所定部分に、開口部５０３
を形成する。ここで、開口部５０３を形成することによ
って、露出したＳｉ基板５０１の表面層には、ドナーも
しくはアクセプタ不純物が大量に添加されていても、さ
れていなくても構わない。
置として必要な構成（領域）を形成したＳｉ基板５０１
の表面を覆う絶縁膜５０２の所定部分に、開口部５０３
を形成する。ここで、開口部５０３を形成することによ
って、露出したＳｉ基板５０１の表面層には、ドナーも
しくはアクセプタ不純物が大量に添加されていても、さ
れていなくても構わない。
【０００８】開口部５０３を形成することによって露出
したＳｉ基板５０１の表面には、大気に曝されることに
より、表面酸化膜５０４が形成される。そこで、この表
面酸化膜５０４を除去するために、前処理工程を行う。
この前処理工程は、例えば、フッ化水素酸化溶液でエッ
チングし、続いて純水中で水洗することによって行なわ
れる。この前処理工程によって、開口部５０３内のＳｉ
基板５０１の表面には、図５（ｂ）に示すように、水素
吸着層５０５が形成される。この水素吸着層５０５は、
その後、基板がＣＶＤ装置に装着されるまで、大気中に
さらされることによる表面酸化膜の形成を抑制する。な
お、表面が（１００）もしくはそれに近い面を有するＳ
ｉ基板５０１の場合、表面Ｓｉ原子の持つ２本の未結合
手は、それぞれ１個の水素原子で終端される状態と、同
一の水素原子で終端された状態の両者を含んでいる。
したＳｉ基板５０１の表面には、大気に曝されることに
より、表面酸化膜５０４が形成される。そこで、この表
面酸化膜５０４を除去するために、前処理工程を行う。
この前処理工程は、例えば、フッ化水素酸化溶液でエッ
チングし、続いて純水中で水洗することによって行なわ
れる。この前処理工程によって、開口部５０３内のＳｉ
基板５０１の表面には、図５（ｂ）に示すように、水素
吸着層５０５が形成される。この水素吸着層５０５は、
その後、基板がＣＶＤ装置に装着されるまで、大気中に
さらされることによる表面酸化膜の形成を抑制する。な
お、表面が（１００）もしくはそれに近い面を有するＳ
ｉ基板５０１の場合、表面Ｓｉ原子の持つ２本の未結合
手は、それぞれ１個の水素原子で終端される状態と、同
一の水素原子で終端された状態の両者を含んでいる。
【０００９】次に、前記Ｓｉ基板５０１をロードロック
糟を通してＣＶＤ装置の反応糟内に装着する。Ｓｉ基板
５０１表面に吸着した水分を除去するために、反応糟内
に装着する前にロードロック糟内もしくはほかに設けら
れた加熱糟内で、Ｓｉ基板５０１を１００℃以上に加熱
する。続いて、反応糟内の水蒸気分圧が１０-2Ｐａ以下
になってから、Ｓｉ基板５０１を所定の温度、例えば２
５０℃に加熱する。ただし、Ｓｉ基板５０１の表面温度
が２００℃に達したときの反応糟内の水蒸気分圧を１０
-2Ｐａ以下に保つため、例えば、１０-4Ｐａ程度の十分
に低い水蒸気圧に到達してから加熱を開始する、などの
方法をとることが望ましい。さらに、余圧もしくは水蒸
気分圧を監視し、水蒸気分圧が１０-2Ｐａ以下に保たれ
るようにＳｉ基板５０１の温度上昇速度を制御すること
が望ましい。そして温度安定後に、ＷＦ6 およびＳｉＨ
4 を含む雰囲気ガスを反応糟へ供給して堆積工程を開始
する。このとき、ＳｉＨ4 とＷＦ6 との分圧比は０．３
〜１．０が適当である。
糟を通してＣＶＤ装置の反応糟内に装着する。Ｓｉ基板
５０１表面に吸着した水分を除去するために、反応糟内
に装着する前にロードロック糟内もしくはほかに設けら
れた加熱糟内で、Ｓｉ基板５０１を１００℃以上に加熱
する。続いて、反応糟内の水蒸気分圧が１０-2Ｐａ以下
になってから、Ｓｉ基板５０１を所定の温度、例えば２
５０℃に加熱する。ただし、Ｓｉ基板５０１の表面温度
が２００℃に達したときの反応糟内の水蒸気分圧を１０
-2Ｐａ以下に保つため、例えば、１０-4Ｐａ程度の十分
に低い水蒸気圧に到達してから加熱を開始する、などの
方法をとることが望ましい。さらに、余圧もしくは水蒸
気分圧を監視し、水蒸気分圧が１０-2Ｐａ以下に保たれ
るようにＳｉ基板５０１の温度上昇速度を制御すること
が望ましい。そして温度安定後に、ＷＦ6 およびＳｉＨ
4 を含む雰囲気ガスを反応糟へ供給して堆積工程を開始
する。このとき、ＳｉＨ4 とＷＦ6 との分圧比は０．３
〜１．０が適当である。
【００１０】この様にして、堆積工程が開始されると、
反応雰囲気供給後遅滞なく、Ｓｉ基板５０１表面に吸着
した水素もしくはＳｉ基板５０１の表面による原料ガス
の還元反応が始まり、図５（ｃ）に示すように開口部５
０３内のＳｉ基板５０１の表面にのみ選択的に、ほぼ均
一でかつ平坦なＷ薄膜５０６が形成される。
反応雰囲気供給後遅滞なく、Ｓｉ基板５０１表面に吸着
した水素もしくはＳｉ基板５０１の表面による原料ガス
の還元反応が始まり、図５（ｃ）に示すように開口部５
０３内のＳｉ基板５０１の表面にのみ選択的に、ほぼ均
一でかつ平坦なＷ薄膜５０６が形成される。
【００１１】その後、さらにＷ薄膜５０６の堆積を続
け、Ｗ薄膜５０６が所定の膜厚に達した時点で反応ガス
雰囲気の供給を停止して、図５（ｄ）に示すように電極
が形成される。
け、Ｗ薄膜５０６が所定の膜厚に達した時点で反応ガス
雰囲気の供給を停止して、図５（ｄ）に示すように電極
が形成される。
【００１２】
【発明が解決しようとする課題】近年の半導体装置の高
集積化に伴い、コンタクトホールの径はますます縮小す
る傾向にある。また、複数の配線層を有する構造が採用
されることによりコンタクトホールの深さも深くなる傾
向にある。このため、タングステンを成長する前に金属
膜を形成する方法は、コンタクトホール内にボイドが残
るという問題を避けることができない。
集積化に伴い、コンタクトホールの径はますます縮小す
る傾向にある。また、複数の配線層を有する構造が採用
されることによりコンタクトホールの深さも深くなる傾
向にある。このため、タングステンを成長する前に金属
膜を形成する方法は、コンタクトホール内にボイドが残
るという問題を避けることができない。
【００１３】また、コンタクトホールが深くなるとタン
グステンの膜厚も厚くしなければならないが、従来の選
択成長法で、ある程度以上の膜厚のタングステンを成長
させると、選択性が劣化することは原理上避けることが
できないという問題点がある。
グステンの膜厚も厚くしなければならないが、従来の選
択成長法で、ある程度以上の膜厚のタングステンを成長
させると、選択性が劣化することは原理上避けることが
できないという問題点がある。
【００１４】さらに、コンタクトホールの形成には、リ
ソグラフィー技術を利用しなければならないが、半導体
装置が複数層の配線層を持つ構造をとる様になってきた
ため、層間絶縁膜の厚さが均一ではないという問題点が
ある。すなわち、リソグラフィーに使用される光が、複
数の異なる材質層（下地）で反射されるために、その焦
点深度を定めることが出来ず、コンタクトホールの正確
なパターニングが困難になるという問題点がある。
ソグラフィー技術を利用しなければならないが、半導体
装置が複数層の配線層を持つ構造をとる様になってきた
ため、層間絶縁膜の厚さが均一ではないという問題点が
ある。すなわち、リソグラフィーに使用される光が、複
数の異なる材質層（下地）で反射されるために、その焦
点深度を定めることが出来ず、コンタクトホールの正確
なパターニングが困難になるという問題点がある。
【００１５】
【課題を解決するための手段】本発明による半導体装置
の製造方法では、不純物を拡散することにより導電領域
が形成された半導体基板上に層間絶縁膜を堆積させる工
程と、前記層間絶縁膜上に金属膜を体積させる工程と、
前記金属膜上にリソグラフィー技術によりエッチングマ
スクを形成する工程と、前記エッチングマスクを用いて
前記導電領域に達するコンタクトホールを開口する工程
と、前記半導体基板をヘキサメチルジシラザンに暴露す
る工程と、気相化学成長法を用いて基板全面にタングス
テンを堆積させる工程を含んでいる。
の製造方法では、不純物を拡散することにより導電領域
が形成された半導体基板上に層間絶縁膜を堆積させる工
程と、前記層間絶縁膜上に金属膜を体積させる工程と、
前記金属膜上にリソグラフィー技術によりエッチングマ
スクを形成する工程と、前記エッチングマスクを用いて
前記導電領域に達するコンタクトホールを開口する工程
と、前記半導体基板をヘキサメチルジシラザンに暴露す
る工程と、気相化学成長法を用いて基板全面にタングス
テンを堆積させる工程を含んでいる。
【００１６】
【実施例】以下に、本発明について図面を参照して説明
する。図１は本発明の第１の実施例の製造工程を示す縦
断面図である。まず、図１（ａ）に示すごとく、半導体
基板１０１上に、選択酸化法により素子分離領域１０２
を形成する。また、素子分離領域１０２に囲まれた領域
を、イオン注入により導電領域１０３とする。
する。図１は本発明の第１の実施例の製造工程を示す縦
断面図である。まず、図１（ａ）に示すごとく、半導体
基板１０１上に、選択酸化法により素子分離領域１０２
を形成する。また、素子分離領域１０２に囲まれた領域
を、イオン注入により導電領域１０３とする。
【００１７】次いで図１（ｂ）に示すように、層間絶縁
膜１０４を気相化学成長法により堆積する。その後、層
間絶縁膜１０４の表面に、スパッタ法により窒化チタン
１０５を，例えば５０ｎｍ堆積する。
膜１０４を気相化学成長法により堆積する。その後、層
間絶縁膜１０４の表面に、スパッタ法により窒化チタン
１０５を，例えば５０ｎｍ堆積する。
【００１８】次に、窒化チタン１０５の表面上にフォト
レジスト１０６を塗布し、図１（ｃ）に示すごとく、例
えばＫｒＦを用いたフォトリソグラフィーによりフォト
レジスト１０６のパターニングを行なう。この際、リソ
グラフィーの解像度は窒化チタン１０５の光学的な特性
により決定されるため、基板の段差による層間絶縁膜１
０４の厚さの違いにより、解像度が変化することなく、
全てのコンタクトホールで寸法偏差の少ないパターニン
グが可能である。
レジスト１０６を塗布し、図１（ｃ）に示すごとく、例
えばＫｒＦを用いたフォトリソグラフィーによりフォト
レジスト１０６のパターニングを行なう。この際、リソ
グラフィーの解像度は窒化チタン１０５の光学的な特性
により決定されるため、基板の段差による層間絶縁膜１
０４の厚さの違いにより、解像度が変化することなく、
全てのコンタクトホールで寸法偏差の少ないパターニン
グが可能である。
【００１９】次いで、図１（ｄ）に示すごとく、このフ
ォトレジスト１０６をマスクとして窒化チタン１０５及
び層間絶縁膜１０４をエッチングし、コンタクトホール
１０７を開口する。これにより、導電領域１０３の表面
が一部露出する。
ォトレジスト１０６をマスクとして窒化チタン１０５及
び層間絶縁膜１０４をエッチングし、コンタクトホール
１０７を開口する。これにより、導電領域１０３の表面
が一部露出する。
【００２０】この後、フォトレジスト１０６を除去した
基板を、例えば２００℃に加熱した状態で、図１（ｅ）
に示すごとく、ヘキサメチルジシラザン（ＨＭＤＳ）の
蒸気に１０分間暴露する。
基板を、例えば２００℃に加熱した状態で、図１（ｅ）
に示すごとく、ヘキサメチルジシラザン（ＨＭＤＳ）の
蒸気に１０分間暴露する。
【００２１】この後、気相化学成長装置にこの基板を導
入し、タングステンの気相成長を行なう。タングステン
の成長は、まず、基板を２５０〜４５０℃の範囲で加熱
し、成長装置内にモノシランガスを導入した後、例え
ば、ＷＦ6 流量：１０ｓｃｃｍ、ＳｉＨ4 流量：８ｓｃ
ｃｍ、圧力：１０ｍＴｏｒｒ、という条件で行われる。
この条件で、六フッ化タングステン（ＷＦ6 ）は、コン
タクトホール底部に露出している導電領域１０３と選択
的に反応する。そして、図１（ｆ）に示すように、コン
タクトホール１０７の底部の導電領域１０３上にのみタ
ングステン１０８が成長する。このとき成長させるタン
グステン１０８は、その後に行なう水素還元時に発生す
るフッ酸等の反応副生成物による基板の浸食を抑えるた
めに、５０ｎｍ程度あればよい。また、本実施例では選
択成長を行なっているが、成膜条件等により非選択成長
となる場合もある。しかしながら本発明では層間絶縁膜
上に窒化チタンを堆積しているので、この上にタングス
テンが堆積してもかまわない。
入し、タングステンの気相成長を行なう。タングステン
の成長は、まず、基板を２５０〜４５０℃の範囲で加熱
し、成長装置内にモノシランガスを導入した後、例え
ば、ＷＦ6 流量：１０ｓｃｃｍ、ＳｉＨ4 流量：８ｓｃ
ｃｍ、圧力：１０ｍＴｏｒｒ、という条件で行われる。
この条件で、六フッ化タングステン（ＷＦ6 ）は、コン
タクトホール底部に露出している導電領域１０３と選択
的に反応する。そして、図１（ｆ）に示すように、コン
タクトホール１０７の底部の導電領域１０３上にのみタ
ングステン１０８が成長する。このとき成長させるタン
グステン１０８は、その後に行なう水素還元時に発生す
るフッ酸等の反応副生成物による基板の浸食を抑えるた
めに、５０ｎｍ程度あればよい。また、本実施例では選
択成長を行なっているが、成膜条件等により非選択成長
となる場合もある。しかしながら本発明では層間絶縁膜
上に窒化チタンを堆積しているので、この上にタングス
テンが堆積してもかまわない。
【００２２】次いでモノシランの導入を止め、同一装置
内で、今度は水素と六フッ化タングステンとの反応によ
り、タングステン１０９を窒化チタン１０５、コンタク
トホール側壁に露出している層間絶縁膜１０４表面及び
タングステン１０８表面から同時に成長させることによ
り、図１（ｇ）に示すように、コンタクトホールを完全
に埋めこむことにより電極を形成する。
内で、今度は水素と六フッ化タングステンとの反応によ
り、タングステン１０９を窒化チタン１０５、コンタク
トホール側壁に露出している層間絶縁膜１０４表面及び
タングステン１０８表面から同時に成長させることによ
り、図１（ｇ）に示すように、コンタクトホールを完全
に埋めこむことにより電極を形成する。
【００２３】次に本発明による第２の実施例について図
２を参照して説明する。まず、半導体基板２０１上に形
成された層間絶縁膜２０２上に、スパッタ法によりアル
ミニウム２０３を堆積する。そして、リソグラフィーと
エッチングにより図２（ａ）に示すごとく加工して配線
層とする。
２を参照して説明する。まず、半導体基板２０１上に形
成された層間絶縁膜２０２上に、スパッタ法によりアル
ミニウム２０３を堆積する。そして、リソグラフィーと
エッチングにより図２（ａ）に示すごとく加工して配線
層とする。
【００２４】次いで、図２（ｂ）に示すように、層間絶
縁膜２０２及びアルミニウム２０３の表面全面に、プラ
ズマＣＶＤ法によりＳｉＯ2 膜２０４を堆積させる。続
いて、スパッタ法によりＴｉＷ２０５を、例えば３０ｎ
ｍ堆積する。
縁膜２０２及びアルミニウム２０３の表面全面に、プラ
ズマＣＶＤ法によりＳｉＯ2 膜２０４を堆積させる。続
いて、スパッタ法によりＴｉＷ２０５を、例えば３０ｎ
ｍ堆積する。
【００２５】次に、図２（ｃ）に示すように、ＴｉＷ２
０５上に、フォトレジスト２０６を堆積し、ＫｒＦによ
るリソグラフィーによってコンタクトホールのパターニ
ングを行なう。なお、アルミニウム２０３などの反射率
の高い材料上にコンタトホール開口する場合は、下地の
材料からの反射の影響を受けやすいが、本実施例では基
板全面がＴｉＷ２０５により覆われているために、この
ような下地材料による反射の影響を受けることなく寸法
偏差の少ないコンタクトホールのパターニングが可能で
ある。
０５上に、フォトレジスト２０６を堆積し、ＫｒＦによ
るリソグラフィーによってコンタクトホールのパターニ
ングを行なう。なお、アルミニウム２０３などの反射率
の高い材料上にコンタトホール開口する場合は、下地の
材料からの反射の影響を受けやすいが、本実施例では基
板全面がＴｉＷ２０５により覆われているために、この
ような下地材料による反射の影響を受けることなく寸法
偏差の少ないコンタクトホールのパターニングが可能で
ある。
【００２６】次に、パターニングされたフォトレジスト
２０６をマスクとして、図２（ｄ）に示すごとくＴｉＷ
２０５とＳｉＯ2 膜２０４をエッチングして、コンタク
トホール２０７を開口する。続いて、フォトレジスト２
０６を除去し、第１の実施例と同様にして、この基板を
ヘキサメチルジシラザンに晒す。
２０６をマスクとして、図２（ｄ）に示すごとくＴｉＷ
２０５とＳｉＯ2 膜２０４をエッチングして、コンタク
トホール２０７を開口する。続いて、フォトレジスト２
０６を除去し、第１の実施例と同様にして、この基板を
ヘキサメチルジシラザンに晒す。
【００２７】その後、基板を気相化学成長装置内に導入
し、六フッ化タングステンと水素の反応により、タング
ステン２０８を２００ｎｍ堆積させたのち、アルミニウ
ム２０９をスパッタにより５００ｎｍ堆積し、リソグラ
フィーとエッチングにより図２（ｅ）に示すごとく加工
して、タングステン２０８とアルミニウム２０９を配線
とする。
し、六フッ化タングステンと水素の反応により、タング
ステン２０８を２００ｎｍ堆積させたのち、アルミニウ
ム２０９をスパッタにより５００ｎｍ堆積し、リソグラ
フィーとエッチングにより図２（ｅ）に示すごとく加工
して、タングステン２０８とアルミニウム２０９を配線
とする。
【００２８】本実施例の場合、コンタクトホール底部に
露出しているのは金属層（アルミニウム２０３）である
ためモノシラン還元によるタングステン膜の成長は必要
ない。また、選択的な成長を必要としないため、高温で
の成長も可能となる。このため六フッ化タングステンと
アルミニウム２０９との反応により形成されるとされて
いるアルミニウムのフッ化物の成形も抑制可能となり、
低抵抗の電極形成がより容易になるという利点を有して
いる。
露出しているのは金属層（アルミニウム２０３）である
ためモノシラン還元によるタングステン膜の成長は必要
ない。また、選択的な成長を必要としないため、高温で
の成長も可能となる。このため六フッ化タングステンと
アルミニウム２０９との反応により形成されるとされて
いるアルミニウムのフッ化物の成形も抑制可能となり、
低抵抗の電極形成がより容易になるという利点を有して
いる。
【００２９】
【発明の効果】以上説明したように本発明は、層間絶縁
膜上に金属膜を堆積させるので、層間絶縁膜の厚さの違
いによるリソグラフィー時の寸法変化を抑制できる。
膜上に金属膜を堆積させるので、層間絶縁膜の厚さの違
いによるリソグラフィー時の寸法変化を抑制できる。
【００３０】また、本発明によれば、ヘキサメチルジシ
ラザンによる表面処理を行うことにより、ＴｉＮ等の密
着層無しに、段差被覆性に優れたタングステン膜をコン
タクトホール内に密着性良く形成できる。これにより、
電極と導電領域との接続をボイド無しで実現でき、高ア
スペクト比を持つコンタクトホールにおいても信頼性の
高い電極形成が行なえるという効果を有する。
ラザンによる表面処理を行うことにより、ＴｉＮ等の密
着層無しに、段差被覆性に優れたタングステン膜をコン
タクトホール内に密着性良く形成できる。これにより、
電極と導電領域との接続をボイド無しで実現でき、高ア
スペクト比を持つコンタクトホールにおいても信頼性の
高い電極形成が行なえるという効果を有する。
【図１】本発明による第１の実施例の製造工程を説明す
るための縦断面図である。
るための縦断面図である。
【図２】本発明による第２の実施例の製造工程を説明す
るための縦断面図である。
るための縦断面図である。
【図３】従来の半導体装置の製造方法を説明するための
縦断面図である。
縦断面図である。
【図４】従来の他の半導体装置の製造方法を説明するた
めの縦断面図である。
めの縦断面図である。
【図５】従来のその他の半導体装置の製造方法を説明す
るための縦断面図である。
るための縦断面図である。
１０１ 半導体基板 １０２ 素子分離領域 １０３ 導電領域 １０４ 層間絶縁膜 １０５ 窒化チタン １０６ フォトレジスト １０７ コンタクトホール １０８ タングステン １０９ タングステン ２０１ 半導体基板 ２０２ 層間絶縁膜 ２０３ アルミニウム ２０４ ＳｉＯ2 膜 ２０５ ＴｉＷ ２０６ フォトレジスト ２０７ コンタクトホール ２０８ タングステン ２０９ アルミニウム ３０１ シリコン基板 ３０２ 層間絶縁膜 ３０３ ＴｉＮ層 ３０４ タングステン層 ４０１ 半導体基板 ４０２ 層間絶縁膜 ４０３ コンタクトホール ４０４ タングステン ５０１ Ｓｉ基板 ５０２ 絶縁膜 ５０３ 開口部 ５０４ 表面酸化膜 ５０５ 水素吸着層 ５０６ Ｗ薄膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−113523（ＪＰ，Ａ) 特開 平６−53333（ＪＰ，Ａ) 特開 平５−3170（ＪＰ，Ａ) 特開 平５−102022（ＪＰ，Ａ) 特開 平３−152957（ＪＰ，Ａ) 特開 昭61−248431（ＪＰ，Ａ)
Claims (3)
- 【請求項１】 不純物を拡散することにより導電領域が
形成された半導体基板上に層間絶縁膜を堆積させる工程
と、前記層間絶縁膜上に金属膜を堆積させる工程と、前
記金属膜上にエッチングマスクを形成する工程と、前記
エッチングマスクを用いて前記導電領域に達するコンタ
クトホールを開口する工程と、前記半導体基板をヘキサ
メチルジシラザンに暴露する工程と、気相化学成長法を
用いて基板全面にタングステンを堆積させる工程を含む
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記タングステンの堆積が、六フッ化タ
ングステンとモノシランを原料とする気相化学成長法
と、六フッ化タングステンと水素とを原料とする気相化
学成長法によって行われることを特徴とする請求項１の
半導体装置の製造方法。 - 【請求項３】 前記金属膜が、タングステン、チタン、
タンタル、ハフニウム、及びジルコニウムのうちのいず
れか１つ、またはその珪化物、窒化物、及び炭化物、あ
るいは、これらのうち少なくとも１つを含む合金である
ことを特徴とする請求項１または２の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6049321A JP3006816B2 (ja) | 1994-03-18 | 1994-03-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6049321A JP3006816B2 (ja) | 1994-03-18 | 1994-03-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263546A JPH07263546A (ja) | 1995-10-13 |
| JP3006816B2 true JP3006816B2 (ja) | 2000-02-07 |
Family
ID=12827715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6049321A Expired - Lifetime JP3006816B2 (ja) | 1994-03-18 | 1994-03-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006816B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2712401B2 (ja) * | 1988-10-22 | 1998-02-10 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH053170A (ja) * | 1991-06-24 | 1993-01-08 | Sony Corp | ブランケツトタングステンプラグ形成法 |
| JPH0653333A (ja) * | 1992-07-30 | 1994-02-25 | Oki Electric Ind Co Ltd | 半導体装置におけるコンタクト孔の形成方法 |
-
1994
- 1994-03-18 JP JP6049321A patent/JP3006816B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07263546A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06140372A (ja) | 半導体装置の製造方法 | |
| JPH08241895A (ja) | 半導体装置及びその製造方法 | |
| JPH11135459A (ja) | 半導体の開口に選択的に金属を蒸着する方法 | |
| US5731225A (en) | Method for fabricating semiconductor device having buried contact structure | |
| JPH10214896A (ja) | 半導体装置の製造方法及び製造装置 | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| JP3564884B2 (ja) | タングステン膜形成法 | |
| JP3006816B2 (ja) | 半導体装置の製造方法 | |
| JPH07135188A (ja) | 半導体装置の製造方法 | |
| US4957880A (en) | Method for producing semiconductor device including a refractory metal pattern | |
| JP2000058643A (ja) | プラグの形成方法 | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| JP2001196376A (ja) | 半導体装置の製造方法 | |
| JPH01100946A (ja) | 半導体装置の製造方法 | |
| US5946599A (en) | Method of manufacturing a semiconductor IC device | |
| KR20010007527A (ko) | 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체 | |
| US6306765B1 (en) | Method for the formation of thin films for use as a semiconductor device | |
| KR100372046B1 (ko) | 막의 제조 방법 및 그 방법에 의해 제조된 막 | |
| KR100259166B1 (ko) | 반도체 소자의 제조방법 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| KR100370143B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| JPH1022379A (ja) | 半導体装置の製造方法 | |
| JP2701722B2 (ja) | 半導体装置の製造方法 | |
| JPH05291179A (ja) | 半導体装置の製造方法 | |
| JPH04359423A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980430 |