KR0137850B1 - 반도체장치의 금속배선시 콘택부 형성방법 및 구조 - Google Patents

Abstract

본 발명은 반도체장치의 금속배선시 콘택부 형성방법 및 구조에 관한 것으로서, 특히 금속배선 공정시 콘택홀 내에 도전성 돌출부를 형성시켜 콘택부의 접촉을 양호하게 한 반도체장치의 금속배선시 콘택부 형성방법 및 구조에 관한 것이다.

이를 위하여 반도체장치의 금속배선시 콘택부 형성방법은, 반도체기판에 제1 및 제2절연막을 증착하고 식각하여 콘택홀을 형성하는 단계와, 콘택홀이 형성된 반도체 기판 전면에 절연막을 증착한 후 절연막을 에치 백하여 콘택홀 내에 콘택 절연막 측벽을 형성하는 단계와, 전면에 도전층을 증착하고 에치 백 후 콘택 절연막 측벽을 제거하여 콘택홀 내측 하단 중앙부에 불순물 확산영역과 연결된 도전성 돌출부를 형성하는 단계와, 전면에 금속을 증착하고 패터닝하여 금속배선을 형성하는 단계를 포함하여 이루어진다.

Description

반도체장치의 금속배선시 콘택부 형성방법 및 구조

제1도는 종래 반도체장치의 금속배선시 콘택부 단면도

제2도는 본 발명의 반도체장치의 금속배선시 콘택부 형성 공정도

*도면의 주요 부분에 대한 부호의 설명*

11,21:반도체기판12;절연막

22:제1절연막13,23:금속라인

14,24:불순물 확산영역25:제2절연막

26:콘택 절연막 측벽27:도전층

18,28:콘택홀29:도전성 돌출부

본 발명은 반도체장치의 금속배선시 콘택부 형성방법 및 구조에 관한 것으로서, 특히 금속배선 공정시 콘택홀 내에 도전성 돌출부를 형성시켜 콘택부의 접촉을 양호하게 한 반도체장치의 금속배선시 콘택부 형성방법 및 구조에 관한 것이다.

일반적으로 반도체 제조 공정 중 금속배선시에는 기판에 형성된 각각의 회로 요소의 소정 부위와 연결하기 위하여 콘택홀을 형성하게 된다.

제1도는 종래의 방법에 의해 제조된 반도체장치의 금속배선시 콘택부의 단면을 도시한 것으로서, 먼저 반도체기판에 다수의 반도체 소자를 형성한 후 각 소자와 금속배선층과의 전기적인 격리를 위해 반도체기판(11)에 절연막(12)으로서 실리콘 산화막을 형성한다.

그 다음 포토 레지스트를 입히고 콘택홀이 형성될 부분을 포토 마스크 작업으로 정의한 후, 절연막(12)을 에치하여 콘택홀을 형성한 후, 불순물 이온을 주입하여 반도체기판(11) 접촉부위의 불순물 확산영역(14)의 이온 농도를 증가하게 하여 콘택 저항을 감소하게 한다. 다음에 금속을 증착시키고 사진 식각 공정으로 식각하여 금속라인(13)을 형성한다.

다른 예로는 먼저 반도체기판에 다수의 반도체 소자를 형성한 후, 각 소자와 금속배선층과의 전기적인 격리를 위해 반도체기판(11)에 산화 절연막(12)을 형성한다. 다음 BPSG를 증착하고 평탄화시킨 후, 포토 레지스트를 절연막(12) 전면에 도포하고 마스크 작업으로 콘택 영역을 정의한 뒤 사진 식각 공정으로 절연막(12)을 식각하여 콘택홀(18)을 형성시킨다. 그리고, 금속을 증착시키고 사진 식각 공정으로 식각하여 금속라인(13)을 형성한다. 이후의 공정은 일반적인 반도체 제조 공정의 방법과 동일하게 진행된다.

상기와 같은 종래의 반도체장치의 금속배선시 콘택부 형성방법은 ULSI 장치와 같이 미세 콘택에서는 셀의 크기가 작아지고 콘택 면적이 작아지게됨으로 인해서 콘택 저항의 증대라는 문제점이 발생하게 된다. 이로 인하여 메모리 장치에서의 스피드 저하 및 스위치 특성의 감소를 초래한다. 이러한 문제점은 고집적 반도체장치에서 소자밀도가 커질수록 심화된다.

본 발명은 고집적 반도체장치로 가면서 소자 면적이 작아지고 이로인해 콘택 면적이 작아져 콘택 저항이 증가하는 문제점을 해결하기 위하여 작아진 콘택홀의 내측 하단 중앙부에 불순물 확산영역과 연결되고 다결정 실리콘으로 만들어진 막대형의 도전성 돌출부를 형성하여 인위적으로 콘택 면적을 증가시켜서 콘택 저항을 감소시키는 반도체장치의 금속배선시 콘택부의 구조와 그 형성방법을 제공하기 위하여 안출된 것이다.

본 발명의 반도체장치의 금속배선시 콘택부 형성방법은, 반도체기판에 제1 및 제2절연막을 증착하고 식각하여 콘택홀을 형성하는 단계와, 콘택홀이 형성된 반도체기판 전면에 절연막을 증착한 후 절연막을 에치 백하여 콘택홀 내에 콘택 절연막 측벽을 형성하는 단계와, 전면에 도전층을 증착하고 에치 백 후 콘택 절연막 측벽을 제거하여 콘택홀 내측 하단 중앙부에 불순물 확산영역과 연결된 도전성 돌출부를 형성하는 단계와, 전면에 금속을 증착하고 패터닝하여 금속배선을 형성하는 단계를 포함하여 이루어진다.

여기서 제1절연막은 저온 실리콘 산화막 또는 BPSG로 형성하고, 제2절연막은 실리콘 질화막으로 형성하며, 도전성 돌출부는 다결정 실리콘으로 형성함년 된다.

본 발명의 반도체장치의 금속배선시 콘택부 구조는 금속배선가 연결될 불순물 확산영역을 가진 반도체기판과, 반도체기판 상에 형성되고 불순물 확산영역 상부에 콘택홀이 열린 절연막, 불순물 확산영역에 접촉하며 콘택홀 내부로 돌출된 도전성 돌출부, 콘택홀 내부에 충진되고 도전성 돌출부, 불순물 확산영역 및 배선과 연결되는 금속배선층을 포함하여 이루어진다.

여기서 절연막은 저온 실리콘 산화막과, 실리콘 질화막으로 구성되고, 도전성 돌출부는 다결정 실리콘으로 막대형으로 형성된다.

제2도에 도시된 도면을 참조하면서 본 발명의 실시예를 상세히 설명하면 다음과 같다.

제2도의 (a)도에 도시된 바와 같이 반도체기판(21)위에 소자를 형성한 후, 반도체기판(21)의 전면에 저온 실리콘 산화막 또는 BPSG를 증착하여 제1절연막(22)을 형성시킨 후, 그 위에 실리콘 질화막으로서 제2절연막(25)을 형성시킨다. 다음으로 상기 제2절연막(25)위에 포토 레지스트를 도포하고 마스크 작업으로 콘택 영역을 정의한 뒤 포토 레지스트를 마스크로서 사진 식각 공정을 실시하여 금속배선이 형성될 부분의 제2절연막(25) 및 제1절연막(22)을 차례로 제거하여 콘택홀(28)을 형성한 후, 포토 레지스트를 없앤 다음, 이온을 주입하여 불순물 확산영역(24)의 이온 농도가 증가하게 된다.

이어서 제2도의 (c)도에 보인 바와 같이, 먼저 절연막을 콘택홀(28)이 형성된 반도체기판(21) 전면에 증착시키고 절연막을 에치 백하여 콘택홀(28) 내부 측벽에 절연막만 남게하여 콘택 절연막 측벽(26)을 형성한다.

다음 단계는 (d)도와 같이 콘택 절연막 측벽(26)이 형성된 콘택홀(28)과 반도체기판(21)의 전면에 다결정 실리콘층을 증착하여 도전층(27)을 형성시킨다.

그후, (e)도와 같이 도전층(27)을 에치 백하여 콘택홀 내부의 도전층이 제1절연막 높이 부분까지만 잔여하도록 식각한 후, 콘택 절연막 측벽(26)을 식각하여 단면이 막대형으로 된 다결정 실리콘의 도전성 돌출부(29)를 콘택홀(28)의 내측 하단 중앙부에 형성하고, 위의 도전성 돌출부(29)는 콘택홀(28)의 불순물 확산영역(24)과 연결되게 한다.

마지막 단계로서 (f)도에 도시된 바와 같이 콘택홀(28)내에 도전성 돌출부(29)가 형성된 반도체기판(21)의 전면에 금속을 증착하고 사진 식각 공정으로 패터닝하여 금속라인(23)을 형성한다.

이상에서 설명한 바와 같이 본 발명에 의해 제조된 반도체장치의 금속배선시 콘택홀(28)의 내측 하단에 불순물 확산영역(24)과 연결된 도전성 돌출부(29)가 형성되어 있으므로 콘택 면적이 도전성 돌출부(29)의 표면적 만큼 임의로 증가하게 하여 콘택 저항이 극소화되게 한다. 따라서 콘택 저항의 극호화에 의해 신호의 전달 특성을 높이는 효과가 있으며, 특히 ULSI급 고집적 반도체장치 소자에서 콘택홀의 크기가 미세해 질수록 효과가 있다.

Claims (6)

1. 반도체 장치의 금속배선시 콘택부 형성방법에 있어서,

   블순물 확산영역을 갖는 반도체기판에 상기 불순물 확산영역과 대응되는 부위에 콘택홀을 갖는 1절연막을 형성하는 공정과,

   상기 콘택홀 내측면에 절연측벽을 형성하는 공정과,

   상기 콘택홀을 채우도록 도전층을 형성한 후, 상기 절연측벽을 제거하여 상기 불순물 확산영역과 연결되는 도전성 돌출부를 형성하는 공정과,

   상기 불순물 확산영역 및 상기 도전성 돌출부와 연결되도록 상기 반도체기판에 금속배선을 형성하는 공정을 구비한 반도체장치의 금속배선시 콘택부 형성방법.
2. 제1항에 있어서,

   상기 제1절연막은 하부에는 저온 실리콘 산화막 또는 BPSG로 형성되고, 상부에는 실리콘 질화막으로 형성된 것을 특징으로 하는 반도체장치의 금속배선시 콘택부 형성방법.
3. 제1항에 있어서,

   상기 도전성 돌출부는 다결정 실리콘으로 형성하는 것을 특징으로 하는 반도체장치의 금속배선시 콘택부 형성방법.
4. 반도체장치의 금속배선시 콘택부 구조에 있어서,

   불순물 확산영역을 갖는 반도체기판과,

   상기 반도체기판에 상기 불순물 확산영역을 노출시키는 콘택홀을 갖도록 형성된 절연막과,

   상기 콘택홀 내부에 상기 불순물 확산영역에 연결되어 돌출되도록 형성된 도전성 돌출부와,

   상기 불순물 확산영역 및 상기 도전성 돌출부와 연결되도록 상기 콘택홀에 충진되어 형성된 금속배선을 구비한 반도체장치의 금속배선시 콘택부 구조.
5. 제4항에 있어서,

   상기 절연막은 하부의 저온 실리콘 산화막과 상부의 실리콘 질화막으로 구성된 것을 특징으로 하는 반도체장치의 금속배선시 콘택부 구조.
6. 제4항에 있어서,

   상기 도전성 돌출부는 다결정 실리콘으로 막대형인 것을 특징으로 하는 반도체장치의 금속배선시 콘택부 구조.