KR0147200B1 - 반도체 소자의 소자격리방법 - Google Patents

반도체 소자의 소자격리방법

Info

Publication number
KR0147200B1
KR0147200B1 KR1019950008625A KR19950008625A KR0147200B1 KR 0147200 B1 KR0147200 B1 KR 0147200B1 KR 1019950008625 A KR1019950008625 A KR 1019950008625A KR 19950008625 A KR19950008625 A KR 19950008625A KR 0147200 B1 KR0147200 B1 KR 0147200B1
Authority
KR
South Korea
Prior art keywords
forming
isolation
insulating film
substrate
insulating
Prior art date
Application number
KR1019950008625A
Other languages
English (en)
Other versions
KR960039274A (ko
Inventor
박유배
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950008625A priority Critical patent/KR0147200B1/ko
Publication of KR960039274A publication Critical patent/KR960039274A/ko
Application granted granted Critical
Publication of KR0147200B1 publication Critical patent/KR0147200B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명에 의한 반도체 소자의 격리방법은 반도체기판상에 제1절연막을 형성하는 단계와, 소자격리영역의 제1절연막과 소정 깊이의 기판을 식각하여 식각홈을 형성시킨 후에, 소자형성영역의 제1절연막을 마스크로 식각홈의 저면에 필드 이온주입을 하고, 소자형성영역의 제1절연막을 제거하는 단계와, 기판과 식각홈 표면에 제2절연막을 형성시킨 후, 제2절연막 위에 도전물질막을 형성시키는 단계와, 도전물질막과 제2절연막을 에치백하여 제2절연막에 의해 기판과 절연되는 격리도전층을 형성시킨 후, 소자격리영역의 격리도전층을 덮는 제3절연막을 기판상에 형성시키는 단계, 제3절연막에 콘택홀을 형성시키고 콘택홀에 의해 격리도전층과 연결되어, 격리도전층에 전압을 인가하는 격리배선층을 형성시키는 단계를 포함하여 이루지며, 격리도전층에 인가시키는 전압조절하여 단위소자간의 격리 강도를 조절하는 것을 특징으로 한다.

Description

반도체 소자의 소자격리방법
제1도는 종래 반도체 소자의 격리방법을 설명하기 위하여 도시한 도면.
제2도는 본 발명에 의한 반도체소자의 격리방법을 설명하기 위하여 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
10,20 : 반도체기판 11 : 산화막
12 : 질화막 13 : 필드산화막
13-1 : 버즈비크 21 : 제1절연막
22 : 제2절연막 23 : 도전물질막
24 : 제3절연막 25 : 격리도전층
26 : 격리배선층 A,A' : 소자격리영역
B,B' : 소자형성영역
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자인 모스 반도체소자등을 집적하여 제작하는데 있어서 인접한 반도체 소자간의 간격을 줄이는데 적당하도록 한 반도체 소자의 격리방법에 관한 것이다.
일반적인 반도체 집적회로의 모스(MOS ; Metal Oxide Semiconductor) 디바이스(device)의 제조에 있어서 단위소자와 단위소자를 분리하여 격리하는 소자격리영역을 최소화하기 위한 격리기술이 반도체 디바이스의 집적도를 향상시키는데 중요한 관건이 되어왔다.
제1도는 종래의 반도체 소자간의 격리방법인 로코스격리방법에서의 필드산화막 형성단계를 도시한 도면이다.
종래의 로코스(LOCOS; Local Oxide Semiconductor)격리방법에 대하여 예시된 제1도를 살펴보면 다음과 같다.
종래의 반도체소자간의 격리방법인 로코스 격리방법에서는 우선 제1도의 (a)와 같이, 반도체기판(10)상에 산화막(11)과 질화막(12)을 순차적으로 형성시키고, 포토레지스트(PR;photo resist)를 이용한 사진공정으로 소자격리영역(A)과 소자형성영역(B)으로 패터닝한다.
이어서 제1도의 (b)와 같이, 소자격리영역(A)의 산화막과 질화막을 건식식각하여 제거시키고 기판(10)을 노출시킨다. 소자격리영역(A)의 노출된 기판에 소자간의 전기적인 특성의 약화를 방지하기 위한 소자격리영역(A)에 이온주입(화살표로 표시)을 한다.
그리고 제1도의 (c)와 같이, 소자격리영역(A)의 노출된 기판을 선택산화시켜서 필드산화막(13)을 형성시키고, 이후 소자형성영역(B)에 잔여하는 산화막(11')과 질화막(12')을 제거하여 반도체소자를 형성시킨다.(도면에 도시안됨)
종래의 반도체 소자격리방법인 로코스방법은 자기정합적으로 소자분리영역에 필드 반전 방지 등의 목적으로 불순물을 도포하는 것으로 현재에도 유일하게 실용화되고 있는 방법이라고 할 수 있으나, 이 방법의 가장 큰 문제점은 선택산화시에 버즈비크(bird's beak)(13-1)라고 하는 산화막이 소자격리영역(A)에서 소자형성영역(B)으로 형성되어 소자격리영역의 치수를 확대시킨다.
이를 해결하기 위하여 종래의 로코스격리방법을 개선하여 필드 산화막을 박막화하여 형성시켰으나, 버즈비크와 같은 소자형성영역의 손실 발생을 크게 감소할 수 없을 뿐만 아니라 소자격리를 위한 이온주입의 농도를 높여서 단위소자간의 격리특성을 강화하는데는 한계가 있다는 문제점이 발생되었다.
본 발명의 목적은 이와같은 종래 반도체 격리방법의 문제점을 해결하기 위한 것이다.
본 발명에 의한 반도체 소자의 격리방법은 반도체기판상에 제1절연막을 형성하는 단계와, 소자격리영역의 제1절연막과 소정 깊이의 기판을 식각하여 식각홈을 형성시킨 후에, 소자형성영역의 제1절연막을 마스크(mask)로 식각홈의 저면에 필드 이온주입을 하고, 소자형성영역의 제1절연막을 제거하는 단계와, 기판과 식각홈 표면에 제2절연막을 형성시킨 후, 제2절연막 위에 도전물질막을 형성시키는 단계와, 도전물질막과 제2절연막을 에치백(etch back)하여 제2절연막에 의해 기판과 절연되는 격리도전층을 형성시킨 후, 소자격리영역의 격리도전층을 덮는 제3절연막을 기판상에 형성시키는 단계, 제3절연막에 콘택홀(contact hole)을 형성시키고 콘택홀에 의해 격리도전층과 연결되어, 격리도전층에 전압을 인가하는 격리배선층을 형성시키는 단계를 포함하여 이루어진다.
제2도는 본 발명에 의한 반도체 소자의 격리방법을 설명하기 위한 도면으로, 본 발명에 의한 반도체 소자의 격리방법의 형성단계를 도시한 도면이다. 이하 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 격리방법을 설명하면 다음과 같다.
제2도의 (a)와 같이 반도체기판(20)에 제1절연막(21)을 형성시키고, 제1절연막 위에 소자격리영역(A')과 소자형성영역(B')을 정의하는 포토레지스트패턴(PR)을 형성시킨다.
그리고 제2도의 (b)와 같이, 소자격리영역(A')의 제1절연막(21')과 기판(20)을 식각하여 식각홈을 형성시키고, 소자형성영역(B')의 제1절연막을 마스크로 식각홈의 저면에 필드 이온을 주입시킨 후에, 소자형성영역(B')의 제1절연막(21')을 제거한다.
이어서 제2도의 (c)와 같이, 기판(20)과 식각홈 표면에 제2절연막(22)을 형성시키고, 표면에 제2절연막을 형성시킨 식각홈을 매립시키면서, 소자형성영역의 제2절연막과 소자격리영역의 식각홈 위에 도전물질막(23)을 형성시킨다.
이때 도전물질막은 기판과 반대 도전형의 불순물을 도핑(doping)시킨 다결정실리콘(polysilicon)층을 형성시키며, 격리를 위한 형성된 식각홈을 충분히 채울 두께가 되어야 하는데 보통 100Å ∼ 10000Å 사이가 적당하다.
그리고 제2도의 (d)와 같이, 도전물질막을 에치백하고 소자형성영역(B')의 제2절연막을 제거하여, 소자격리영역(A')의 식각홈에 제2절연막(22')에 의해 기판과 절연되는 격리도전층(25)을 형성시킨 후에, 소자격리영역의 격리도전층을 덮는 제3절연막(24)을 형성시킨다.
그리고 제2도의 (e)와 같이, 제3절연막(24)에 콘택홀을 형성시키고 콘택홀에 의해 격리도전층(25)과 연결되어, 격리도전층(25)에 전압을 인가하는 격리배선층(26)을 형성시킨다. 이때, 격리배선층(26)에 인가하는 전압의 범위는 -10 ∼ 10 볼트(V) 사이이다.
본 발명에 의한 반도체소자격리방법은 격리도전층에 인가하는 전압크기에 따라 각 단위 소자간의 격리강도를 조절할 수 있다.
본 발명의 효과로는 종래의 로코스 방법에 의한 반도체소자의 격리방법으로 인한 소자형성영역(B)의 손실로 인한 버즈비크발생을 방지할 수 있고 격리도전층에 가하는 전압크기에 따라서 격리의 강도를 조절할 수 있어, 반도체소자의 동작이 향상된다.

Claims (4)

  1. 반도체 소자의 격리방법에 있어서, (가) 반도체기판상에 제1절연막(21)을 형성하는 단계와, (나) 소자격리영역(A')의 제1절연막(21)과 소정 깊이의 기판을 식각하여 식각홈을 형성시킨 후에, 소자형성영역(B)의 제1절연막을 마스크로 상기 식각홈의 저면에 필드 이온주입을 하고, 상기 소자형성영역(B')의 제1절연막(21)을 제거하는 단계와, (다) 상기 기판과 식각홈 표면에 제2절연막(22)을 형성시킨 후, 제2절연막(22) 위에 도전물질막(23)을 형성시키는 단계와, (라) 상기 도전물질막(23)과 제2절연막(22)을 에치백하여 제2절연막(22')에 의해 기판과 절연되는 격리도전층(25)을 형성시킨 후, 소자격리영역의 격리도전층을 덮는 제3절연막(24)을 기판상에 형성시키는 단계, (마) 상기 제3절연막(24)에 콘택홀을 형성시키고 콘택홀에 의해 격리도전층(25)과 연결되어, 격리도전층에 전압을 인가하는 격리배선층을 형성시키는 단계를 포함하여 이루어진 반도체소자의 격리 방법.
  2. 제1항에 있어서, 상기 (다)단계에서 상기 도전물질막은 기판과 반대 도전형의 불순물을 도핑시킨 폴리실리콘층을 형성시키는 것을 특징으로 하는 반도체소자의 격리방법.
  3. 제1항에 있어서, 상기 (다)단계에서 상기 도전물질막은 상기 식각홈을 매립시키면서 그 두께를 100Å ∼ 10000Å 사이로 형성시키는 것을 특징으로 하는 반도체소자의 격리방법.
  4. 상기 (바)단계에서 격리배선층(26)에 격리를 위해 인가하는 전압의 범위는 -10 ∼ 10볼트(V) 사이의 범위인 것을 특징으로 하는 반도체소자의 격리방법.
KR1019950008625A 1995-04-13 1995-04-13 반도체 소자의 소자격리방법 KR0147200B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950008625A KR0147200B1 (ko) 1995-04-13 1995-04-13 반도체 소자의 소자격리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950008625A KR0147200B1 (ko) 1995-04-13 1995-04-13 반도체 소자의 소자격리방법

Publications (2)

Publication Number Publication Date
KR960039274A KR960039274A (ko) 1996-11-21
KR0147200B1 true KR0147200B1 (ko) 1998-11-02

Family

ID=19412063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008625A KR0147200B1 (ko) 1995-04-13 1995-04-13 반도체 소자의 소자격리방법

Country Status (1)

Country Link
KR (1) KR0147200B1 (ko)

Also Published As

Publication number Publication date
KR960039274A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
EP0572213A2 (en) A method of forming a MOSFET structure with planar surface
EP0390219B1 (en) Semiconductor device and method of manufacturing the same
US6740574B2 (en) Methods of forming DRAM assemblies, transistor devices, and openings in substrates
KR980005383A (ko) 반도체 장치 및 그 제조방법
KR100349343B1 (ko) 반도체장치의 트랜지스터 제조방법
KR0151267B1 (ko) 반도체장치의 제조방법
KR0147200B1 (ko) 반도체 소자의 소자격리방법
KR19990002942A (ko) 에스오 아이(soi) 소자의 제조방법
KR19980053145A (ko) 반도체 소자의 제조 방법
KR100873356B1 (ko) 고전압 트랜지스터의 제조방법
KR0183718B1 (ko) 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법
KR100533375B1 (ko) 듀얼 게이트전극 형성방법_
KR100226739B1 (ko) 반도체 소자의 제조방법
KR100694996B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100280489B1 (ko) 반도체소자의분리구조형성방법
KR100292152B1 (ko) 모스 트랜지스터 및 그 제조 방법
KR0172760B1 (ko) 반도체 소자의 소자 분리 절연막 제조 방법
KR100367741B1 (ko) 개선된 보더리스 콘택 구조 및 그 제조방법
KR950007422B1 (ko) 반도체 장치의 소자격리 방법
KR20030002702A (ko) 반도체 소자의 소자 분리막 형성 방법
KR0147427B1 (ko) 미세 반도체 소자의 소자분리막 형성 방법
KR0168198B1 (ko) 반도체 장치의 트렌치형 소자분리방법
KR20010058454A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
KR20030057880A (ko) 반도체 소자의 제조 방법
KR19990026599A (ko) 반도체 메모리 장치용 소자분리막 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060502

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee