JPS58137232A - シリコン半導体装置およびその製法 - Google Patents
シリコン半導体装置およびその製法Info
- Publication number
- JPS58137232A JPS58137232A JP1909982A JP1909982A JPS58137232A JP S58137232 A JPS58137232 A JP S58137232A JP 1909982 A JP1909982 A JP 1909982A JP 1909982 A JP1909982 A JP 1909982A JP S58137232 A JPS58137232 A JP S58137232A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon semiconductor
- film
- semiconductor substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はシリコン半導体装置およびその製法に−するも
のであシ、さらには、シリコン半導体装置における、シ
リコン半導体基体ないしはシリコン半導体薄膜上に形成
された絶縁膜におけるコンタクトh孔部の形状およびそ
の製法に関するものである。
のであシ、さらには、シリコン半導体装置における、シ
リコン半導体基体ないしはシリコン半導体薄膜上に形成
された絶縁膜におけるコンタクトh孔部の形状およびそ
の製法に関するものである。
本発明に関連する分野の従来の技術の例の1つを船1図
にそって説明する。ここではへ−チャンネル・シリコン
・ゲートを例にとる。P−型シリコン基体1の一生面に
へ一型拡散層1′、主(3)上にヘー型多結晶シリコン
薄膜2(ゲート電極及び多結晶シリコン配線)、絶縁膜
3が形成された状態(第1図(a))において、P−型
シリコン基体lの主面に形成されたべ一型拡散層1′お
よび八−型多結晶シリコン薄膜2に対する絶縁膜3のコ
ンタクト開孔部の形成は、通常フォト・レジストをマス
クとし所定部分をウェット・エツチングないしドライ・
エツチングしてコンタクト開孔s5を得る(第1図(b
i )。しかる後金*膜を表面に形成、通常の光蝕刻技
術を用い金属配線層6を得る(第1図(C))。金属配
線層6を形成するに際し、コンタクト開孔部5は何らか
の物質によシ充填されておらず、絶縁膜3の段部が形成
されているため、まず金属l1lIをデポジットした時
、段部における金輌膜は薄くなシ、極端な場合(すなわ
ちステップ・カバレッジが悪い場合)金属膜はこの部分
で切れてしまう。さらにこの金M膜から所定の金属配線
層を形成するためのフォト・レジストも、金輌膜と同様
に薄くなるか極端な場合切れてしまう。この様な状態の
もとに金1411111ft、フォト・レジストをマス
クにエツチングすると、コンタ、クト開孔部5の段部で
の金輌膜はさらに薄くな9、断線しやすくなるo Ig
1囚(C)に示した7の部分は金属配線層の断111
部分の例である。この埃象はシリコン半導体装置の製造
にあたっての参賀を決定する大きな要因であるとともに
品質、信頼性上も大きな問題となっている。
にそって説明する。ここではへ−チャンネル・シリコン
・ゲートを例にとる。P−型シリコン基体1の一生面に
へ一型拡散層1′、主(3)上にヘー型多結晶シリコン
薄膜2(ゲート電極及び多結晶シリコン配線)、絶縁膜
3が形成された状態(第1図(a))において、P−型
シリコン基体lの主面に形成されたべ一型拡散層1′お
よび八−型多結晶シリコン薄膜2に対する絶縁膜3のコ
ンタクト開孔部の形成は、通常フォト・レジストをマス
クとし所定部分をウェット・エツチングないしドライ・
エツチングしてコンタクト開孔s5を得る(第1図(b
i )。しかる後金*膜を表面に形成、通常の光蝕刻技
術を用い金属配線層6を得る(第1図(C))。金属配
線層6を形成するに際し、コンタクト開孔部5は何らか
の物質によシ充填されておらず、絶縁膜3の段部が形成
されているため、まず金属l1lIをデポジットした時
、段部における金輌膜は薄くなシ、極端な場合(すなわ
ちステップ・カバレッジが悪い場合)金属膜はこの部分
で切れてしまう。さらにこの金M膜から所定の金属配線
層を形成するためのフォト・レジストも、金輌膜と同様
に薄くなるか極端な場合切れてしまう。この様な状態の
もとに金1411111ft、フォト・レジストをマス
クにエツチングすると、コンタ、クト開孔部5の段部で
の金輌膜はさらに薄くな9、断線しやすくなるo Ig
1囚(C)に示した7の部分は金属配線層の断111
部分の例である。この埃象はシリコン半導体装置の製造
にあたっての参賀を決定する大きな要因であるとともに
品質、信頼性上も大きな問題となっている。
前記従来例を改良し友方法として、第1図(bJの状態
からコンタクト開孔部5にシリコンのA択エピタキシャ
ル成長(但しシリコン半導体薄膜2としてのN−型多結
晶シリコン薄膜上のコンタクト開孔部ではエピタキシャ
ル成長は起らず、多結晶シリコンとなる。)を行なう方
法が提示されている。1つの方法として、第1図(b)
の状態から、1000℃以上の高温でエピタキシャル成
長をさせる方法では、絶縁膜及び多結晶シリコン膜上で
は多結晶シリコンとなる。別の方法として、第1図(b
)の状態から400℃〜600℃程度の温度で、シラン
系ガスの熱分解によQアモルファス・シリコンを全面に
デポジットし、レーザー・アニールもしぐは高温熱処理
を行なうことによp、P−型シリコン半導体基体1の主
面に形成された八−型拡散層1′に対するコンタクト開
孔部5上ではエピタキシャル・シリコンが、他のコンタ
クト開孔部5おおよび絶縁膜3上には多結晶シリコンが
形成される。二つの方法ともエピタキシャル結晶形成後
、多結晶シリコンとエピタキシャルシリコンのウェット
エツチングによるエツチング速度の差を利用し、絶縁膜
3上に形成された多結晶シリコンを除去する(f82図
)oN−型拡散# 1’上のコンタクト開孔部5はエピ
タキシャル・シリコン8で不充分ながら充填され、h−
型多結晶シリコン薄膜2上のコンタクト開孔sFfは多
結晶シリコンぎがまばらに、かつ形状も複雑に残留する
。エピタキシャル・シリコン8がコンタクト開孔部5t
−完全に充填し得ぬのは、エツチング速度の差を利用す
るかぎり避えぬことである。この場合エピタキシャル・
シリコン8の膜厚の制御の困難さは当然としても、コン
タクト開孔部5の絶縁膜3の側壁と充填シリコンである
エピタキシャル・シリコン8との間に空隔が生じやすく
、始めの従来例で示した金属配線層6のコンタクト開孔
部における断111iii7は増々起シやすくなる。h
−型多結晶シリコン薄膜2上のコンタクト開孔部ぎには
前述したごとく複雑かつまばらな形状の多結晶シリコン
ビが残貿するが、これは絶縁1113上に成長した多結
晶シリコンよシもエツチング速度が遅いことと、下地か
へ−型多結晶シリコンのため多結晶シリコンの成長速度
、グレイン粒の大きさ等が、下地が絶縁膜に比べ大きい
ためである。この様な形状故、この部分での金属配線層
は非常に断線しやすくなるとともに、金属配線工程にお
ける光路光の段階でこの近傍ではフォト・マスクと金属
膜との間の元の多重反射により、フォト・マスクに印刷
された所望のパターンとはことなる異常パターンの発生
が生じやすくなる一0以上の様にこの従来技術例は工業
化には多々の問題が含まれている。
からコンタクト開孔部5にシリコンのA択エピタキシャ
ル成長(但しシリコン半導体薄膜2としてのN−型多結
晶シリコン薄膜上のコンタクト開孔部ではエピタキシャ
ル成長は起らず、多結晶シリコンとなる。)を行なう方
法が提示されている。1つの方法として、第1図(b)
の状態から、1000℃以上の高温でエピタキシャル成
長をさせる方法では、絶縁膜及び多結晶シリコン膜上で
は多結晶シリコンとなる。別の方法として、第1図(b
)の状態から400℃〜600℃程度の温度で、シラン
系ガスの熱分解によQアモルファス・シリコンを全面に
デポジットし、レーザー・アニールもしぐは高温熱処理
を行なうことによp、P−型シリコン半導体基体1の主
面に形成された八−型拡散層1′に対するコンタクト開
孔部5上ではエピタキシャル・シリコンが、他のコンタ
クト開孔部5おおよび絶縁膜3上には多結晶シリコンが
形成される。二つの方法ともエピタキシャル結晶形成後
、多結晶シリコンとエピタキシャルシリコンのウェット
エツチングによるエツチング速度の差を利用し、絶縁膜
3上に形成された多結晶シリコンを除去する(f82図
)oN−型拡散# 1’上のコンタクト開孔部5はエピ
タキシャル・シリコン8で不充分ながら充填され、h−
型多結晶シリコン薄膜2上のコンタクト開孔sFfは多
結晶シリコンぎがまばらに、かつ形状も複雑に残留する
。エピタキシャル・シリコン8がコンタクト開孔部5t
−完全に充填し得ぬのは、エツチング速度の差を利用す
るかぎり避えぬことである。この場合エピタキシャル・
シリコン8の膜厚の制御の困難さは当然としても、コン
タクト開孔部5の絶縁膜3の側壁と充填シリコンである
エピタキシャル・シリコン8との間に空隔が生じやすく
、始めの従来例で示した金属配線層6のコンタクト開孔
部における断111iii7は増々起シやすくなる。h
−型多結晶シリコン薄膜2上のコンタクト開孔部ぎには
前述したごとく複雑かつまばらな形状の多結晶シリコン
ビが残貿するが、これは絶縁1113上に成長した多結
晶シリコンよシもエツチング速度が遅いことと、下地か
へ−型多結晶シリコンのため多結晶シリコンの成長速度
、グレイン粒の大きさ等が、下地が絶縁膜に比べ大きい
ためである。この様な形状故、この部分での金属配線層
は非常に断線しやすくなるとともに、金属配線工程にお
ける光路光の段階でこの近傍ではフォト・マスクと金属
膜との間の元の多重反射により、フォト・マスクに印刷
された所望のパターンとはことなる異常パターンの発生
が生じやすくなる一0以上の様にこの従来技術例は工業
化には多々の問題が含まれている。
本発明はシリコン半導体装置のコンタクト開孔部にのみ
適切な形状のシリコン膜を充填しておき、後工程の金輌
配線の形成を容易にすることにある。
適切な形状のシリコン膜を充填しておき、後工程の金輌
配線の形成を容易にすることにある。
本発明の適用は例としてヘーチャンネルシリコンゲート
を用いたがN18411造、2クイポーラ構造を問わず
、シリコン半導体装置全般に対し可能であることは、い
うまでもないことである。すなわち、従来例の様にコン
タクト開孔部近傍における金属配線層の断線並びに光の
多重反射に伴う異常パターンの発生などを防ぐことを目
的とする。これは、本発明の構造のもとて金属配線層を
形成するとき、従来例に示したのとは異なり、極端な凹
凸はなく、はy平坦な面構造の上に形成することが出来
るためである。さらに副次的な目的として、いわえる外
抜きコンタクト(N−型拡散層1′、N−型シリコン牛
導体薄1lIN!の形状を紘みだした状態に形成された
コンタクト開孔部を指す)を容易にすることKある。こ
の件に関して多少駁明をする。始めの従来例でも外抜き
コンタクトは原理的に可能であるが、不純物の拡散係数
がシリコン牛導体基体中の方がアモルファス・シリコン
中に比べ小すいため、始めの従来例で外抜きコンタクト
を形成するには、ある程度の高温処理を必豊とするが、
本発明の場合、従来例より低源の熱処理により可能とな
る。またシリコン半導体薄膜に対する外抜きコンタクト
に関しては、従来例1の方法ではコンタクト開孔部が所
望箇所のシリコン半導体薄膜の下面にまで達しく下がえ
ぐられる。)、金属配線層のこの部分での断線は非常に
起シやすくなる。
を用いたがN18411造、2クイポーラ構造を問わず
、シリコン半導体装置全般に対し可能であることは、い
うまでもないことである。すなわち、従来例の様にコン
タクト開孔部近傍における金属配線層の断線並びに光の
多重反射に伴う異常パターンの発生などを防ぐことを目
的とする。これは、本発明の構造のもとて金属配線層を
形成するとき、従来例に示したのとは異なり、極端な凹
凸はなく、はy平坦な面構造の上に形成することが出来
るためである。さらに副次的な目的として、いわえる外
抜きコンタクト(N−型拡散層1′、N−型シリコン牛
導体薄1lIN!の形状を紘みだした状態に形成された
コンタクト開孔部を指す)を容易にすることKある。こ
の件に関して多少駁明をする。始めの従来例でも外抜き
コンタクトは原理的に可能であるが、不純物の拡散係数
がシリコン牛導体基体中の方がアモルファス・シリコン
中に比べ小すいため、始めの従来例で外抜きコンタクト
を形成するには、ある程度の高温処理を必豊とするが、
本発明の場合、従来例より低源の熱処理により可能とな
る。またシリコン半導体薄膜に対する外抜きコンタクト
に関しては、従来例1の方法ではコンタクト開孔部が所
望箇所のシリコン半導体薄膜の下面にまで達しく下がえ
ぐられる。)、金属配線層のこの部分での断線は非常に
起シやすくなる。
しかるに、本発明の方法をもってすれば、シリコン半導
体薄膜上の外抜コンタクト部分で、シリコン半導体薄膜
の下面近傍の絶縁膜がえぐりとられていても、アモルフ
ァスシリコンで充分充填され、外抜きといえどもコンタ
クト開孔部近傍ははソ平坦化される故、コンタクト開孔
部近傍における金属配線層の断線の発生は皆無となる。
体薄膜上の外抜コンタクト部分で、シリコン半導体薄膜
の下面近傍の絶縁膜がえぐりとられていても、アモルフ
ァスシリコンで充分充填され、外抜きといえどもコンタ
クト開孔部近傍ははソ平坦化される故、コンタクト開孔
部近傍における金属配線層の断線の発生は皆無となる。
本発明は上述した様に、平坦なコンタクト開孔部の形成
によシ金属配線層の形成を容易にし、さらには外抜きコ
ンタクトをも容易にすることによp、生産性の向上はい
うにおよdず、信頼性0品質の向上にも大きく寄与する
。
によシ金属配線層の形成を容易にし、さらには外抜きコ
ンタクトをも容易にすることによp、生産性の向上はい
うにおよdず、信頼性0品質の向上にも大きく寄与する
。
現状では、絶縁膜の開孔部に傾斜を持たせ、スリパテ状
の形状にすることにより、金輪配線層の加工性を確保し
ているが、サブ・ミクロンレベルのシリコン半導体装置
を現行製造技術で形成する時、コンタクト開孔部をスリ
バチ状にすることからコンタクト開孔部まわフのパター
ンのマージンを光分取らねばならず、この部分での1サ
ブ・iり霞ン1は実現不可能である。しかるに本発明の
構造、製法をもってコンタクト開孔部を形成すれば、本
確的なサブ・ミクロンデバイスが実現できる0 本発明の応用として、1つには金楓配S層の代りに第2
層目のシリコン半導体薄膜としてもよい。
の形状にすることにより、金輪配線層の加工性を確保し
ているが、サブ・ミクロンレベルのシリコン半導体装置
を現行製造技術で形成する時、コンタクト開孔部をスリ
バチ状にすることからコンタクト開孔部まわフのパター
ンのマージンを光分取らねばならず、この部分での1サ
ブ・iり霞ン1は実現不可能である。しかるに本発明の
構造、製法をもってコンタクト開孔部を形成すれば、本
確的なサブ・ミクロンデバイスが実現できる0 本発明の応用として、1つには金楓配S層の代りに第2
層目のシリコン半導体薄膜としてもよい。
すなわち、ポリシリコン多層配線を容易にする。
2つにはシリコン半導体tI!膜の代シに金属配線層と
してもよい。すなわち、多場金輌配線を容易にする。こ
れらの応用例をさらに組合せることにより、いわえる3
次元デバイスの実状に大きく寄与するのであろう。
してもよい。すなわち、多場金輌配線を容易にする。こ
れらの応用例をさらに組合せることにより、いわえる3
次元デバイスの実状に大きく寄与するのであろう。
次に本発明の構造、製法の実施例をヘーチャンネル・シ
リコン・ゲートを例に、第3図を用いてl12明するO
P−型シリコン半導体基体lの主面にヘー型拡散層1′
が形成され、シリコン半導体薄膜として、八−型多結晶
シリコン電極2、及び多結晶シリコン配線層2、さらに
絶縁膜3からなる構造において、へ−型拡散層l上及び
へ−型多結晶シリコン配線層2上の所定部分の絶縁ll
!!3のコンタクト開孔部を形成するため、フォト・レ
ジスト4を形成しく第3図(1))、7レオン系ガスに
よるリアクティブ・イオン・エツチングにより、所定部
の絶縁膜を、フォト・レジス)Kより形成されたコンタ
クト・パターンと同一径の垂直なコンタクト開孔部を形
成する。
リコン・ゲートを例に、第3図を用いてl12明するO
P−型シリコン半導体基体lの主面にヘー型拡散層1′
が形成され、シリコン半導体薄膜として、八−型多結晶
シリコン電極2、及び多結晶シリコン配線層2、さらに
絶縁膜3からなる構造において、へ−型拡散層l上及び
へ−型多結晶シリコン配線層2上の所定部分の絶縁ll
!!3のコンタクト開孔部を形成するため、フォト・レ
ジスト4を形成しく第3図(1))、7レオン系ガスに
よるリアクティブ・イオン・エツチングにより、所定部
の絶縁膜を、フォト・レジス)Kより形成されたコンタ
クト・パターンと同一径の垂直なコンタクト開孔部を形
成する。
通常ならば、この彼、フォト・レジスト4を除去するの
であるが、本発明ではフォト・レジスト41−残したま
\、表面にアモルファス・シリコン9を、コンタクト開
孔部分の絶縁膜とはy同−膜厚に、デポジットする(第
3図(b))。このアモルファス・シリコンはデポジッ
ト段階でN−型にドープしておいてもよい。アモルファ
ス・シリコンのデポジット方法は、電子銃もしくはスパ
ッターによるシリコンの真空蒸着でもよいが、この場合
には、高真空中でフォト・レジストからガスが発生する
ため、操作に支障をきたすこともある0アモルファス・
シリコンのデポジット方法としては、ハロゲン化シリコ
ンガスのグッズマ中での分解を用いることが望ましい。
であるが、本発明ではフォト・レジスト41−残したま
\、表面にアモルファス・シリコン9を、コンタクト開
孔部分の絶縁膜とはy同−膜厚に、デポジットする(第
3図(b))。このアモルファス・シリコンはデポジッ
ト段階でN−型にドープしておいてもよい。アモルファ
ス・シリコンのデポジット方法は、電子銃もしくはスパ
ッターによるシリコンの真空蒸着でもよいが、この場合
には、高真空中でフォト・レジストからガスが発生する
ため、操作に支障をきたすこともある0アモルファス・
シリコンのデポジット方法としては、ハロゲン化シリコ
ンガスのグッズマ中での分解を用いることが望ましい。
この場合、真空蒸着法のように高真空度を保つ必要性は
なく、フォト・レジストからの発生ガスはそれほど1大
な欠陥とはならぬ。また、プラズマ中での分解反応であ
るゆえ、デポジットが50℃〜200℃の温度で可能な
ため、フォト・レジストの熱による変質も起フえない。
なく、フォト・レジストからの発生ガスはそれほど1大
な欠陥とはならぬ。また、プラズマ中での分解反応であ
るゆえ、デポジットが50℃〜200℃の温度で可能な
ため、フォト・レジストの熱による変質も起フえない。
、次にフォト・レジスト4をリフト・オ7シ、7オト・
レジスト表面に付着していたアモルファス・シリコン膜
9t−フォト・レジスト4と共に除去する。(リアクテ
ィブ・イオン・エツチングを用いなければ、スリバチ状
のコンタクト開孔部のため、す7ト・オフしても第2図
8の様な形状にアモルファス・シリコン1[9H残り、
不完全な充填となる。)この段階までが本発明のシリコ
ン牛導体装置の構造及び製法である。アモルファス・シ
リコンlll5I−型不純物ドーピングはデポジット) 時に同時に行なうか、もしくはこの段階後イオン注入法
もしくは熱拡散法によル行力えはよい。
レジスト表面に付着していたアモルファス・シリコン膜
9t−フォト・レジスト4と共に除去する。(リアクテ
ィブ・イオン・エツチングを用いなければ、スリバチ状
のコンタクト開孔部のため、す7ト・オフしても第2図
8の様な形状にアモルファス・シリコン1[9H残り、
不完全な充填となる。)この段階までが本発明のシリコ
ン牛導体装置の構造及び製法である。アモルファス・シ
リコンlll5I−型不純物ドーピングはデポジット) 時に同時に行なうか、もしくはこの段階後イオン注入法
もしくは熱拡散法によル行力えはよい。
次に金属配1IiJIII6を形成し第3図(C)の構
造を得る0
造を得る0
第1図、第2図線従来技術を説明した断面図であり、第
3図は本発明の詳細な説明した断面図である。 尚、図において、l・・・・・・シリコン半導体基体、
1′・・・・・・シリコン半導体基体主面に形成された
拡散層、2・・・・・・シリコン半導体薄膜、3・・・
・・・絶縁膜、4・・・・・・フォト・レジスト、5・
・・・・・コンタクト開孔部、6・・・・・・金員配線
層、7・・・・・・金属配線層の断線部分、8・・・・
・・エピタキシャル・シリコン、キ・・・・・・多結晶
シリコン、9・・・・・・アモルファス・シリコン膜0 第 1図 第2図
3図は本発明の詳細な説明した断面図である。 尚、図において、l・・・・・・シリコン半導体基体、
1′・・・・・・シリコン半導体基体主面に形成された
拡散層、2・・・・・・シリコン半導体薄膜、3・・・
・・・絶縁膜、4・・・・・・フォト・レジスト、5・
・・・・・コンタクト開孔部、6・・・・・・金員配線
層、7・・・・・・金属配線層の断線部分、8・・・・
・・エピタキシャル・シリコン、キ・・・・・・多結晶
シリコン、9・・・・・・アモルファス・シリコン膜0 第 1図 第2図
Claims (2)
- (1) シリコン半導体基体上もしくはシリコン半導
体基体およびシリコン半導体薄膜上に形成された絶縁膜
のコンタクト開孔部が、該絶縁膜と祠程度の膜厚のシリ
コン膜で充填されていることを特徴とするシリコン半導
体装置。 - (2)シリコン半導体基板上もしくはシリコン半導体基
体およびシリコン半導体薄膜上に形成されたe縁膜の所
定部分を、フォト・レジストをマスクとして、フレオン
系ガスによるリアクティブ・イオン・エツチングを行っ
て開孔部を形成してシリコン半導体基体もしくはシリコ
ン半導体基体およびシリコン半導体基体およびシリコン
半導体薄膜を絡田し、該絶縁膜と同程貧の膜厚のアモル
ファス・7リコンatデポジツトし、該フォト・レジス
トをリフト・オフすることにより該絶縁膜と同程度の膜
厚のシリコン膜を該開孔部に充填する工程を有すること
を%徴とするシリコン半導体装置の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1909982A JPS58137232A (ja) | 1982-02-09 | 1982-02-09 | シリコン半導体装置およびその製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1909982A JPS58137232A (ja) | 1982-02-09 | 1982-02-09 | シリコン半導体装置およびその製法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58137232A true JPS58137232A (ja) | 1983-08-15 |
Family
ID=11990021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1909982A Pending JPS58137232A (ja) | 1982-02-09 | 1982-02-09 | シリコン半導体装置およびその製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58137232A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60140870A (ja) * | 1983-12-28 | 1985-07-25 | Fujitsu Ltd | 半導体装置の製造方法 |
KR20000004527A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체소자의 콘택 형성방법 |
-
1982
- 1982-02-09 JP JP1909982A patent/JPS58137232A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60140870A (ja) * | 1983-12-28 | 1985-07-25 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH049372B2 (ja) * | 1983-12-28 | 1992-02-20 | ||
KR20000004527A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체소자의 콘택 형성방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0415537B1 (en) | Method for manufacturing a wiring contact portion of a semiconductor device | |
US5897359A (en) | Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor | |
JPH09283440A (ja) | 選択エピタキシャル膜の形成方法 | |
US4090915A (en) | Forming patterned polycrystalline silicon | |
EP0127814B1 (en) | Process for forming a narrow mesa on a substrate and process for making a self-aligned gate field effect transistor | |
JPS58137232A (ja) | シリコン半導体装置およびその製法 | |
JP4950373B2 (ja) | 半導体製造方法 | |
JPS6362107B2 (ja) | ||
US6074936A (en) | Method of fabricating a quantum device | |
US5324536A (en) | Method of forming a multilayered structure | |
JPH01214137A (ja) | 集積回路の製造方法 | |
JPH06124944A (ja) | 半導体装置 | |
JP2886911B2 (ja) | 半導体装置の製造方法 | |
KR970007107B1 (ko) | 반도체 소자의 평탄화막 형성 방법 | |
KR0175518B1 (ko) | 반도체 소자에서의 금속배선의 구조 및 그 제조 방법 | |
TW202349519A (zh) | 半導體元件的製備方法 | |
JPH06196707A (ja) | 縦型絶縁ゲート型トランジスタの製法 | |
JPS5885529A (ja) | 半導体装置の製造方法 | |
JPH02170420A (ja) | 半導体素子の製造方法 | |
KR100329750B1 (ko) | 반도체소자제조방법 | |
JPS6362893B2 (ja) | ||
JPS62139321A (ja) | 半導体装置の製造方法 | |
JPS60752A (ja) | 半導体装置の製造方法 | |
JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 | |
JPH04127526A (ja) | 素子モジュールの製造方法 |