JPH04127526A - 素子モジュールの製造方法 - Google Patents

素子モジュールの製造方法

Info

Publication number
JPH04127526A
JPH04127526A JP24711090A JP24711090A JPH04127526A JP H04127526 A JPH04127526 A JP H04127526A JP 24711090 A JP24711090 A JP 24711090A JP 24711090 A JP24711090 A JP 24711090A JP H04127526 A JPH04127526 A JP H04127526A
Authority
JP
Japan
Prior art keywords
wiring
module
substrate
cvd
maskless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24711090A
Other languages
English (en)
Inventor
Yuichi Madokoro
祐一 間所
Yoshio Takahashi
由夫 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24711090A priority Critical patent/JPH04127526A/ja
Publication of JPH04127526A publication Critical patent/JPH04127526A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【産業上の利用分野1 本発明は、集積回路の製造方法に関し、特にモジュール
の組み立てにより作製するウェーハスケールの大規模集
積回路のための素子モジュールの製造方法に関する。 【従来の技術1 アイイーデイ−エム(IDEM)83.p550〜55
3には、選択CVDを用いた多層配線間の接続に関する
従来例が示されている。この従来例は、多層配線を形成
する際に問題となる回路の平面化を実現するために選択
CVDタングステンによる層間接続を行なっている。但
し、これは通常の集積回路製造プロセスの一部であり、
ウェーハスケール集積回路の製造やビームによるマスク
レス配線との併用は考慮されていない。 また、特開昭61−245164では、集束イオンビー
ムによる集積回路の配線の切断、接続を用いて、回路の
テスト、改造を行なっているが、アルミニウム等の金属
で形成された通常の集積回路配線の接続と異なり、本発
明で考えているような素子モジュール間、または、素子
モジュールと配線基板間の配線に関しては、モジュール
基板へのオーミック接合形成や、モジュールと配線基板
間の段差に対する被覆性が重要であり、これらの点を考
慮してプロセスを構築する必要がある。 【発明が解決しようとする課題】 大規模集積回路で問題とされる歩留まりの低下を解決す
る方法として全体の回路を分割、モジュール化し、各モ
ジュールを従来の方法で別々に作った後、それを多数寄
せ集め、別の基板上で配線を行なって回路を構成し、集
積度をあげる方法が検討されている。さらに、この方法
ではモジュールの選択と接続配線の変更により、別の機
能を持つ回路を作る事も可能であり、このため、配線形
成の方法としては、フレキシビリティ−の高いビームを
用いたマスクレスデポジションが最適と考えられる。マ
スクレスデポジションは一般的に基板をガス雰囲気中に
置き、これに、光、電子、イオンなどのエネルギービー
ムを照射することにより照射部分に選択的にガスの化学
反応を起し、膜堆積を行なう技術であり、従来のスパッ
タ、CVD法等と異なり、リソグラフィー技術を用いて
パターニングを行なう必要が無い。 しかし、素子モジュールと回路基板上配線との接続の際
にビームによるマスクレスデポジションにより直接、基
板に接続を行なうと接触抵抗が高く、かつオーミックな
接続ができにくい。また、ビームが素子モジュールの基
板に直接照射されるため、基板に熱的ダメージ、結晶欠
陥、或いは不純物の混入などを生じ、デバイスの性能低
下、及び配線形成後の回路全体の性能、信頼性が低下す
るという問題が生じる。さらに、ビームを用いる場合、
ビームの指向性から、モジュール基板の段差に対する被
覆性も問題となり得る。
【課題を解決するための手段) 上記問題点を解決するためにモジュールの端子接続部に
選択的CVD法を用いて金属膜を形成。 基板へのビームの直射を防ぐと共に、基板とマスクレス
形成配線の間に選択的CVD金属膜を介在させることに
よって、両者の接続の際の接触抵抗を低減した。 第1図はその接続部の構造を示した断面図である。絶縁
膜3を形成した配線基板1上に適当に配置されたモジュ
ール基板2の不純物ドープ層4はモジュール絶縁膜5の
接続孔中に選択的に堆積されたCVDタングステン膜6
を経て、7のモジュール/配線基板間配線により、基板
配線8に接続される。 【作用】 選択的CVD法は、基板材質及び基板の表面状態に応じ
て選択的に膜堆積を行なえることを特長とする0代表的
な例として、WF、とH2を反応ガスとする熱CVDが
挙げられるが、適当なガスの混合比、圧力と基板温度の
設定をした場合、Si上にはタングステンが堆積するが
S i O,上には堆積が起こらない。これにより、絶
縁膜上の接続孔中にのみ、金属を堆積することが可能に
なる。 本発明では、このような選択性を利用して、素子モジュ
ールの端子部を形成した。 マスクレス配線金属とCVD金属膜の間の接触抵抗は小
さく、また、基板とCVD金属膜の間の低抵抗オーミッ
ク接続もCVDプロセス条件を適当に設定することによ
り実現できる。従って、配線基板上の配線と素子モジュ
ール間の低抵抗接続が可能になる。また、CVDの選択
性は表面状態によって変えられるため、接続部の形状に
も任意性がある。また、CVD金属膜を構成する金属原
子の質量が大きいため、基板を保護する効果が大きく、
イオンビーム照射を用いたアシステツドデポジションを
用いた場合においてもイオンが直接基板まで入射して生
じる損傷を防止できる。 【実施例] 以下5本発明の実施例について説明する。 [実施例1コ 第2図は本発明の一実施例により作製したトランジスタ
の断面図である。本実施例では、素子モジュールとして
、単一のMO8型トランジスタを形成した例を示す。 p型(100)シリコン基板に通常のプロセスを用いて
LOGO8構造を作り、ゲート酸化膜を形成した後、ポ
リシリコンゲートをリソグラフィーを用いて形成、続い
てソース、ドレイン部にヒ素打込みを行なった。この後
、CVD法によりSiO2を500nm堆積、リソグラ
フィーにより、ソース、ドレイン、ゲート部、及び、基
板に接続孔を形成した。基板温度300”C3WF、:
 H2=1:15、全圧I T o r rの条件下で
、タングステンの選択CVDを20分間行ない、接続孔
の埋込、端子の作製をした。 第2図の断面図に示したように、選択的堆積のため、接
続孔中にのみタングステン膜9.10.11が成長して
いる。さらにウェーハからのモジュール切り離しのため
に通常のリソグラフィーと反応性イオンエツチング、基
板裏面からのウェットエツチングを行ない、厚さ5μm
、縦横20μm×20μmのMOSトランジスタの素子
モジュールを得た。 次に該モジュールを配線基板上でアルミニウムパッド1
5に対し配線接続、特性の評価を行なった6第3図は、
この様子を示した平面図である6素子モジユール12を
配線基板13上に固定し、FIBアシステツドデポジシ
ョンにより、配線14を形成、アルミニウム(Al)パ
ッド15に接続した。FIBアシステツドデポジション
の反応ガスにはW(Co)Gガスを用い、これをノズル
により配線形成部近傍に吹付け、ビーム径0.2μmの
Ga+ビームを走査しながら、照射してタングステン膜
のデポジションを行なった。 第4図にこの基板上のAIバッド15に触針を行ない、
トランジスタ特性を測定した結果を示す。 特性は良好であり、同様のプロセスにより作製したトラ
ンジスタの特性とほぼ同じであり、選択CVDがトラン
ジスタの動作特性に悪影響を及ぼしていないことを確か
めた。 [実施例2] 第5図は素子モジュールの端子の形状を変え、マスクレ
ス配線形成の際の接続を容易にしたデバイスの端子部の
断面図である。第1図と同様に。 配線基板16上に置かれたモジュール基板19のドープ
層20から端子22、マスクレス形成配線23を経て基
板上の配線18に接続する。本実施例ではのSiイオン
打込みにより、タングステン堆積の際の選択性が無くな
ることを利用し、モジュール絶縁膜21ヘイオン打込み
を行なって、端子部タングステン膜22の形状を制御し
た。 第6図はプロセスを説明するためのモジュール端部の平
面図である。レジストをマスクとした20keVのSi
イオン打込みにより、モジュール端部の絶縁膜上の斜線
部領域24に打込み量101“/cm”の打込み領域を
形成した(同図(a))。 レジスト除去、ドライエツチングによる接続孔25の形
成後、タングステンの選択CVDを行なったところ、打
込み領域24及び接続孔25中に、同図(b)に示した
ようなタングステン膜パターン26を得た。 実施例1で示した端子部の形状と較べると、本実施例で
形成した端子26は面積が広く、マスクレスデポジショ
ンで接続する際のモジュール端部での断差も小さい。従
って、レーザーCVDのようにビーム径が大きく、位置
合わせ精度が高くない場合にも容易に配線の接続ができ
、また配線形成の際のマスクレスデポジションの断差被
覆性が良くない場合にも接続の失敗が少ない。 【発明の効果) 本発明により、ウェーハスケール集積回路の組立て時に
、モジュールと配線基板の間の配線形成の際の配線接続
の歩留まりを向上することができる。また、イオンビー
ム照射によるデバイス損傷が無いことから、デバイス及
び集積回路全体の信頼性を改善することができる。 さらに、接続部の抵抗による回路全体の遅延時間を減少
させられ、回路の動作速度、性能の向上にも役立つ。
【図面の簡単な説明】
第1図は本発明の基本的構成を示すためのモジュール端
部及び、配線基板への接続の様子を示した断面図、第2
図はMO8型トランジスタモジュールのソース、ドレイ
ン及び基板端子を含む断面図、第3図はMO8型トラン
ジスタモジュールを配線基板に固定し、アルミニウムパ
ッドにマスクレス配線を行なった場合の平面図、第4図
は上記の配線基板上で測定して得られたトランジスタの
特性図、第5図は実施例2で示した方法で作られたモジ
ュールの端部及び、配線基板への接続の様子を示した断
面図、第6図(a)は実施例2でモジュール絶縁膜上に
行なったイオン打込みの領域を示した平面図、同図(b
)は打込み領域に選択的に成長したタングステン膜及び
、接続孔を示した平面図である。 符号の説明 1・・・配線基板、2・・・モジュール基板、3・・・
配線基板上絶縁膜、4・・・モジュール基板上不純物ド
ープ層、5・・・モジュール絶縁膜、6・・・接続孔中
に成長した選択的CVD膜、7・・・マスクレスデポジ
ションで形成した配線、8・・・配線基板上の配線、9
.10.11・・・タングステン端子、24・・・シリ
コン打込み領域、25・・・接続孔、26・・・選択的
成長によるCVD膜 第 図 す 某 図 め 図 (久) (b’)

Claims (6)

    【特許請求の範囲】
  1. 1.ウェーハスケール集積回路等に用いられる素子モジ
    ュールの作製において、外部回路との接続を行なう該素
    子モジュール上の端子を選択的化学気相成長法(以下、
    選択的CVD法:Chemical Vapor De
    position)による金属膜堆積を用いて形成した
    ことを特徴とする素子モジュールの製造方法。
  2. 2.選択的CVD法として6フッ化タングステンと水素
    またはシラン系ガスの混合ガスを用いたCVD法を用い
    たことを特徴とする請求項1記載の素子モジュールの製
    造方法。
  3. 3.第1項記載の方法で製造された素子モジュールを、
    マスクレス配線形成により配線接続を行なって作成した
    ことを特徴とする集積回路。
  4. 4.マスクレス配線形成として集束イオンビームによる
    アシステッドデポジシヨンを用いて形成されてなること
    を特徴とする請求項3記載の集積回路。
  5. 5.マスクレス配線形成法としてレーザービームによる
    CVD法を用いたことを特徴とする請求項3記載の集積
    回路。
  6. 6.マスクレス配線形成法として電子ビームによるCV
    D法を用いたことを特徴とする請求項3記載の集積回路
JP24711090A 1990-09-19 1990-09-19 素子モジュールの製造方法 Pending JPH04127526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24711090A JPH04127526A (ja) 1990-09-19 1990-09-19 素子モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24711090A JPH04127526A (ja) 1990-09-19 1990-09-19 素子モジュールの製造方法

Publications (1)

Publication Number Publication Date
JPH04127526A true JPH04127526A (ja) 1992-04-28

Family

ID=17158586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24711090A Pending JPH04127526A (ja) 1990-09-19 1990-09-19 素子モジュールの製造方法

Country Status (1)

Country Link
JP (1) JPH04127526A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670717B2 (en) 2001-10-15 2003-12-30 International Business Machines Corporation Structure and method for charge sensitive electrical devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670717B2 (en) 2001-10-15 2003-12-30 International Business Machines Corporation Structure and method for charge sensitive electrical devices
US6858530B2 (en) 2001-10-15 2005-02-22 International Business Machines Corporation Method for electrically characterizing charge sensitive semiconductor devices

Similar Documents

Publication Publication Date Title
US5244828A (en) Method of fabricating a quantum device
US5580615A (en) Method of forming a conductive film on an insulating region of a substrate
KR950000866B1 (ko) 반도체장치 및 그의 제조방법
JPS58175846A (ja) 半導体装置の製造方法
JPH0322053B2 (ja)
US4792534A (en) Method of manufacturing a semiconductor device involving sidewall spacer formation
JPS6152584B2 (ja)
JPS6057952A (ja) 半導体装置の製造方法
US4551907A (en) Process for fabricating a semiconductor device
JP2553030B2 (ja) 集積回路構造体およびその製造方法
JPS594057A (ja) コンタクトホ−ル形成方法
US5319231A (en) Insulated gate semiconductor device having an elevated plateau like portion
JPH04127526A (ja) 素子モジュールの製造方法
JPS62133713A (ja) 電極形成方法およびその電極
JPS62154784A (ja) 半導体装置
JP2002008965A (ja) ステンシルマスク基板及びその基板の製造方法、並びにその基板を用いたステンシルマスク及びそのマスクの製造方法
JPH0257701B2 (ja)
KR19980080237A (ko) 반도체 집적 회로 장치
JPS60245146A (ja) 半導体装置の製造方法
JPH0554263B2 (ja)
JPS58137232A (ja) シリコン半導体装置およびその製法
JPS6125217B2 (ja)
JPH0358531B2 (ja)
JPH03214735A (ja) 半導体装置の製造方法
JPH03276763A (ja) 半導体装置