CN102683320B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102683320B
CN102683320B CN201210139034.XA CN201210139034A CN102683320B CN 102683320 B CN102683320 B CN 102683320B CN 201210139034 A CN201210139034 A CN 201210139034A CN 102683320 B CN102683320 B CN 102683320B
Authority
CN
China
Prior art keywords
upper layer
layer interconnects
lower interconnection
hole
absorbing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210139034.XA
Other languages
English (en)
Other versions
CN102683320A (zh
Inventor
高冈洋道
窪田吉孝
津田浩嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102683320A publication Critical patent/CN102683320A/zh
Application granted granted Critical
Publication of CN102683320B publication Critical patent/CN102683320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体装置,包括:基板;电熔丝,以及第一导电吸热构件和第二导电吸热构件。电熔丝包括:形成在基板上方的下层互连;提供在下层互连上的通孔,以便连接到下层互连;以及提供在通孔上的上层互连,以便连接到通孔。第一导电吸热构件和第二导电吸热构件夹着下层互连、通孔和上层互连,其中第一导电吸热构件和第二导电吸热构件之间的距离在第一导电吸热构件和第二导电吸热构件夹着上层互连的区域处缩短。

Description

半导体装置
本申请是2009年4月14日提交的申请号为200910133551.4、发明名称为“半导体装置”之申请的分案申请。
技术领域
本发明涉及一种半导体装置,更具体地,涉及一种包括电熔丝的半导体装置。
背景技术
传统地,已知一种技术,其中熔丝被安装到半导体装置上,例如,由此切断电熔丝来调节半导体装置中使用的电阻器的值,或者分离缺陷元件并用正常元件代替缺陷元件。
作为切断熔丝的方法,利用通过用激光束照射部分熔丝来切断熔丝的系统,可以利用通过施加电流来切断熔丝的系统。
JP 2005-39220A、JP 2005-57186A和JP 2006-253237A中的每个公开了一种电熔丝,其中利用通过电迁移使形成熔丝的材料迁移的现象来切断电熔丝。
JP 2005-39220A公开了能够用较小的电流切断的熔丝。在JP2005-39220A中,形成熔丝的电导体形成为电导体向后折叠几次的形状。此外,JP 2005-57186A描述了一种结构,其中用板覆盖熔丝熔化部分的上部和下部,并且用通孔插塞覆盖其侧面部分。
JP 2006-253237A描述了一种熔丝元件,包括:第一互连,在第一互连上方形成的绝缘膜,在绝缘膜上方形成的第二互连,以及在绝缘膜中形成以便连接第一互连和第二互连的第一通孔。在这种情况下,与第一互连和第二互连的主要部分相比,第一通孔的主要部分由更容易导致电迁移的材料形成。JP 2006-253237A还描述了一种结构,其中用于加热通孔的加热器布线提供在通孔的周围。因而,期望在切断通孔时可以升高通孔周围的温度,由此可有效率地切断通孔。
本发明人已经认识到如下事实。如JP 2005-39220A、JP2005-57186A和JP 2006-253237A所述,在利用通过电迁移使形成熔丝的材料迁移的现象来切断熔丝的情况下,例如,在切断熔丝之后在半导体装置上进行热处理,或者半导体装置自身暴露于其实际使用中产生的热中,由此使得材料迁移。因此,可能会在切断点处发生再连接。如果发生了如上所述的再连接,即使在提前切断要被切断的电熔丝时,在检测电熔丝是否被切断的情况下也不能获得正确的结果。很少担心会产生如上所述的再连接,并因而认为在正常操作期间不会产生问题。然而,例如,在半导体装置需要非常高度的可靠性或者在极端条件下使用半导体装置的情况下,需要进一步增强切断的电熔丝保持切断后状态的保持特性。
如JP 2007-305693A(参考号:74120620,日本专利申请No.2008-104277,以及申请日:2008年4月14日)所述的,为了解决上面提到的问题,近年来,提出了一种切断电熔丝的新方法,其称为裂缝辅助型工艺。在该方法中,例如,控制电熔丝的结构和用于电熔丝的电压施加方法,由此在切断电熔丝时,形成电熔丝的一部分电导体被强制流到电熔丝的外部,即,流入在电导体周围上提供的绝缘膜中。然后,扰乱材料迁移与供应之间的平衡,由此在其他部分形成具有较大空隙的切断点。结果,可以显著降低切断的电熔丝会再连接的担心,并因而可以保持切断后的良好状态。
然而,在利用上面提到的方法切断的电熔丝中增加了电导体的流动量,并因此必须控制电导体的流动部和流动电导体的迁移。
发明内容
根据本发明,提供一种半导体装置,包括:
基板;
电熔丝,包括:
下层互连,形成在基板上;
通孔,提供在下层互连上以便连接到下层互连;以及
上层互连,提供在通孔上以便连接到通孔,
通过形成流出部,电熔丝被切断,在切断之后的状态中,在形成上层互连的电导体流到上层互连的外部时形成流出部;以及
导电吸热构件,至少在与上层互连相同的层中形成,用于吸收在上层互连中产生的热。
注意,根据本发明的电熔丝可以根据下面的过程切断。
将预定电压施加到电熔丝的两端(下层互连侧和上层互连侧),并且使电流流过电熔丝。然后,利用流过形成电熔丝的电导体的电流的自加热,来使电导体膨胀。电导体与位于其周围上的绝缘膜相比膨胀更多,结果在绝缘膜中形成裂缝,并且使电导体流到上层互连的外部,以便填充裂缝。此外,通孔内部的电导体向流出部外部迁移,并且因而在通孔部中形成空隙,使通孔断开。根据本发明的发明人的研究,显示出:当形成上层互连的电导体达到非常高的温度时,在下层互连下方更频繁的形成流出部。另外,显示出:在上层互连下方形成的流出部可以电连接到下层互连,导致短路。如上所述,在上层互连的附近提供导电吸热构件,由此抑制切断时在上层互连中产生的过度加热。因而,可以防止电导体非故意地流出,这还导致防止切断后在电熔丝中发生短路。
根据本发明,可以良好地保持电熔丝切断后的状态。
附图说明
从结合附图对下面某些优选实施例进行的描述,将使本发明的上述和其他目的、优点和特征变得更明显,其中:
图1是示出根据本发明实施例的、包括电熔丝的半导体装置的结构示例的示意平面图;
图2是图1的横截面图;
图3是图1的另一横截面图;
图4是示出根据本发明实施例的、包括电熔丝的半导体装置的另一结构示例的示意平面图;
图5是图4的横截面图;
图6A和6B是图4的另一横截面图和又一横截面图;
图7是示出各个层的结构的平面图;
图8是示出各个层的结构的另一平面图;
图9是示出各个层的结构的又一平面图;
图10是示出电熔丝的结构的示意图;
图11A和11B是用于描述通过裂缝辅助型工艺切断电熔丝时的操作的横截面图;
图12A至12C是用于描述通过裂缝辅助型工艺切断电熔丝时的操作的其他横截面图;
图13A至13C是用于描述通过裂缝辅助型工艺切断电熔丝时的操作的又一其他横截面图;
图14是示出实验结果的曲线图;
图15是示出实验结果的另一曲线图;以及
图16是示出实验结构的又一曲线图。
具体实施方式
在下面的实施例中,相同的组件用相同的附图标记表示,并且适当地省略了它们的描述。
在本实施例中,通过裂缝辅助型工艺切断电熔丝。用裂缝辅助型工艺切断电熔丝的过程如下。
(1)适当的功率施加到电熔丝上,并且例如从上层互连注入过量的电子,由此加热互连和通孔。
(2)形成被加热的互连和通孔的电导体膨胀,并且因而在周围绝缘膜和阻挡金属膜中产生裂缝。在这种情况下,裂缝产生在半导体基板的平面内方向上具有较大面积的互连(即,具有较大体积的互连)的周围。
(3)电导体流入到绝缘膜和阻挡金属膜的裂缝中,由此降低形成电熔丝的电导体的密度。
(4)相应地,位于半导体基板的平面内方向上的具有较小面积的通孔部(即,具有较小体积的通孔部)中的电导体在电导体流出的方向上收缩,以便补偿减小的密度。因此,在通孔部中产生切断点,然后电熔丝被切断。
参考图11A和11B,描述在利用裂缝辅助型工艺切断电熔丝的情况下的操作。图11A和11B是示出包括电熔丝1200的半导体装置1100的结构的横截面图。图11A和图11B分别示出在电熔丝1200被切断之前的状态和在电熔丝1200被切断之后的状态。在这里,示出互连结构为双镶嵌结构的示例。
半导体装置1100包括半导体基板(未示出)以及蚀刻阻止膜1102、层间绝缘膜1104、保护膜1106、蚀刻阻止膜1108、层间绝缘膜1110、蚀刻阻止膜1112、层间绝缘膜1114、保护膜1116和蚀刻阻止膜1118,它们按所述的顺序形成在半导体基板上。
如图11A所示,在切断之前的状态中,电熔丝1200包括下层互连1122以及在下层互连1122上形成的通孔1151和上层互连1152。在这里,通孔1151和上层互连1152整体地形成为双镶嵌互连1154。
下层互连1122形成在蚀刻阻止膜1102、层间绝缘膜1104和保护膜1106中。通孔1151形成在蚀刻阻止膜1108、层间绝缘膜1110和蚀刻阻止膜1112中。上层互连1152形成在蚀刻阻止膜1112、层间绝缘膜1114和保护膜1116中。
下层互连1122、通孔1151和上层互连1152由诸如包含铜作为主要成分的含铜金属膜的电导体形成。含铜金属膜可以包含银。此外,含铜金属膜可以具有包含选自由Al、Au、Pt、Cr、Mo、W、Mg、Be、Zn、Pd、Cd、Hg、Si、Zr、Ti和Sn组成的组中的一种或多种不同元素的成分。含铜金属膜可以由例如电镀法形成。此外,含铜金属膜的表面可以提供有例如在其上形成的硅化物膜。
此外,在下层互连1122的侧面和底面上提供阻挡金属膜1120,所述阻挡金属膜1120被形成为与下层互连1122接触并且覆盖下层互连1122。在双镶嵌互连1154的侧面和底面上形成阻挡金属膜1150,所述阻挡金属膜1150被形成为与双镶嵌互连1154接触并且覆盖双镶嵌互连1154。阻挡金属膜可以被构造为包括难熔金属。阻挡金属膜可以由例如Ta、TaN、Ti、TiN、W、WN等形成。
换句话说,在切断之前的状态中,阻挡金属膜1150提供在下层互连1122和通孔1151之间,以便使阻挡金属膜1150与在下层互连1122和通孔1151接触。
层间绝缘膜1104和层间绝缘膜1114可以由诸如SiOC的低介电常数膜形成。层间绝缘膜1104和层间绝缘膜1114可以由相同材料或不同材料形成。
此外,可以由与上面提到的用于层间绝缘膜1104和层间绝缘膜1114的材料相同的材料来形成层间绝缘膜1110。
此外,在这种情况下,因为在半导体基板的平面内方向上的通孔1151的面积明显小于互连,所以该结构被制造成使得裂缝很可能选择性地发生在一部分互连中。
在形成通路孔或互连凹槽时,蚀刻阻止膜1108和蚀刻阻止膜1118用作蚀刻阻止膜,并且还用以防止形成下层互连1122和上层互连1152的铜扩散。另外,在本实施例中,蚀刻阻止膜1108和蚀刻阻止膜1118用作电熔丝1200的被覆膜。蚀刻阻止膜1108和蚀刻阻止膜1118可以由比层间绝缘膜1104和层间绝缘膜1114的材料更硬的材料来形成。蚀刻阻止膜1108和蚀刻阻止膜1118可以由具有比层间绝缘膜1104和层间绝缘膜1114更高的杨氏模量的材料来形成。蚀刻阻止膜1108和蚀刻阻止膜1118可以由例如SiCN、SiN、SiC、SiOF、SiON等来形成。
在通过化学机械抛光(CMP)抛光下层互连1122和上层互连1152中的每个时,保护膜1106和保护膜1116具有保护层间绝缘膜1104和层间绝缘膜1114的功能。保护膜1106和保护膜1116可以由例如SiO2膜形成。
蚀刻阻止膜1102和蚀刻阻止膜1112可以由例如与蚀刻阻止膜1108和蚀刻阻止膜1118的材料相类似的材料形成。此外,蚀刻阻止膜1102和蚀刻阻止膜1112可以由第一绝缘膜和第二绝缘膜形成的层压膜(未示出)形成。第一绝缘膜由与蚀刻阻止膜1108和蚀刻阻止膜1118的材料相类似的材料形成;以及第二绝缘膜形成在第一绝缘膜上,并且由与保护膜1106和保护膜1116的材料相类似的材料形成。
注意,具有上述结构的下层互连1122、通孔1151、上层互连1152等,可以以与普通的多层互连结构的步骤相类似的步骤形成。因而,可以在没有附加的特殊步骤的情况下来形成电熔丝1200。
如上所述,例如,可以提供一种结构,其中双镶嵌互连1154的周围覆盖有诸如阻挡金属膜1150和蚀刻阻止膜1118的被覆膜,以及在其周围进一步形成由比被覆膜更软的材料的制成的层间绝缘膜1114。上层互连1152被形成为使得与通孔1151和下层互连1122相比在半导体基板的平面内方向上具有更大的面积。
接下来,描述用于切断具有上述结构的电熔丝1200的过程。
将预定电压施加在上层互连1152和下层互连1122之间,以向电熔丝1200提供适当的功率,由此形成电熔丝1200的上层互连1152的电导体膨胀。随着电导体的膨胀,在阻挡金属膜1150、蚀刻阻止膜1118等中会产生裂缝,并且因而形成上层互连1152的电导体从裂缝流入到周围的膜中。具体地,形成上层互连1152的电导体流到互连沟槽的外部。因而,形成如图11B所示的流出部1142。
此外,电导体在流出部1142的方向上突然迁移,由此在电导体的迁移没有跟上迁移的电导体的点处,电导体被切断。在本实施例中,电导体在通孔1151的一部分处被切断,由此形成空隙部1140。虽然机理如上所述,但是在距流出部1142一定距离分开的点处形成大的空隙部1140。
此外,在本实施例中,阻挡金属膜1150提供在通孔1151和下层互连1122之间,并且因而阻挡金属膜1150很可能从下层互连1122上剥离。因此,空隙部1140更可能形成在阻挡金属膜1150和下层互连1122之间。
此外,在切断之后的状态中,形成通孔1151的电导体与阻挡金属膜1150一起迁移,由此在阻挡金属膜1150和下层互连1122之间形成空隙部1140。为此,即使在随后的步骤中执行热处理等时,阻挡金属膜1150和由含铜金属膜形成的电导体也可以防止通过再次迁移与下层互连1122再连接。结果,可以提高半导体装置1100的耐热性。
通过具有如上所述机理的裂缝辅助型工艺切断电熔丝1200,由此空隙部1140必须形成在与流出部1142不同的区域中。结果,可以防止电熔丝1200的再连接。
如上所述,控制可以被进行成使得,例如,通过使上层互连的面积比下层互连的面积大,以便使形成上层互连的电导体流出,而使裂缝更容易产生在上层互连的周围。然而,难以控制上层互连中的点、方向和关于要使电导体流出的量的程度。
本发明的发明人已经广泛地研究了通过裂缝辅助型工艺切断具有上述结构的电熔丝时形成电熔丝的电导体流出的机理。图12A至12C以及图13A至13C是示意性示出这种机理的横截面图。这里,除了图11A和11B中示出的结构之外,图12A至12C和图13A至13C示出在上层互连1152上形成的层间绝缘膜1119。注意,如图11A和11B中所示的蚀刻阻止膜1118存在于上层互连1152和层间绝缘膜1119之间,但是在这里省略了它们的描述。另外,这里还部分省略了阻挡金属膜、蚀刻阻止膜和保护膜的描述。
图12A示出切断之前的状态。当在这种状态下,将预定电压施加在上层互连1152和下层互连1122之间以向电熔丝1200施加适当的功率时,上层互连1152膨胀,由此在上层互连1152的周围产生裂缝。图11A和11B示出电导体流入到层间绝缘膜1114的示例。然而,如图12B所示,显示出:电导体更可能流入到在上层互连1152上形成的层间绝缘膜1119中。为此,流出部1142形成在层间绝缘膜1119中。电导体在流出部1142(图12C)的方向上突然迁移,并且因而电导体在通孔1151部分处被切断,由此形成了空隙部1140。
然而,显示出:在一些情况下,当上层互连1152过度加热并且膨胀时,电导体不仅在上层互连1152上流动,此外还流入到在上层互连1152下方形成的层间绝缘膜1110,以形成第二流出部1144。另外,显示出:在一些情况下,位于通孔1151一侧上的蚀刻阻止膜1108消失(图13A)。当在这种状态下施加热应力时,在一些情况下,第二流出部1144扩展直到蚀刻阻止膜1108消失的部分,以连接第二流出部分1144与下层互连1122(图13B和图13C)。特别地,还显示出:在由诸如SiCN的包含碳和Si的绝缘膜来形成蚀刻阻止膜1108的情况下,蚀刻阻止膜1108可能消失。在发生这种情况时,在上层互连1152和下层互连1122之间形成新的路径(见图13C中的箭头线)。因此,假设要被切断并且具有更高阻抗的电熔丝1200变成连接状态,并且因而具有较低的阻抗。结果,不能准确地确定电熔丝的切断状态。
在研究了关于此的原因之后,本发明的发明人发现:形成上层互连1152的电导体在被切断时达到非常高的温度,由此,例如,蚀刻阻止膜1108消失,或通过从上层互连1152流出而不利地产生如上所述的第二流出部1144。此外,本发明的发明人发现:由于在这种状态下施加的热应力,在已经切断的电熔丝1200的上层互连1152和下层互连1122之间产生短路。本发明的发明人旨在控制导致如上所述短路的上层互连1152的温度上升,由此实现本发明。
在本实施例中,半导体装置包括:电熔丝,其包括下层互连、在下层互连上提供的使得与下层互连接触的通孔以及在通孔上提供的使得与通孔接触的上层互连,如电熔丝1200的情况一样;以及导电吸热组件,其形成在至少与上层互连相同的层中并且吸收在上层互连中产生的热。提供如上所述的导电吸热组件能够防止产生如上所述的第二流出部1144,以防止切断后的电熔丝降低其电阻。
在下文中,描述根据本实施例的半导体装置200的结构。半导体装置200包括在诸如硅基板的半导体基板(基板,未示出)上形成的电熔丝100。图1是示出根据本实施例的电熔丝100结构的示例的示意平面图。图2和图3是图1的横截面图。图2是沿着图1的线A-A′截取的横截面图,以及图3是沿着图1的线b-b′截取的横截面图。
电熔丝100包括上层互连110、下层互连120以及用于连接上层互连110和下层互连120的通孔130。在本实施例中,半导体装置200可以具有与参考图11A和11B所描述的电熔丝1200的结构相同的结构。例如,下层互连120、通孔130以及上层互连110可以具有分别与下层互连1122、通孔1151以及上层互连1152的结构相类似的结构。具体地,下层互连120、通孔130以及上层互连110可以由含铜金属膜形成。另外,虽然在这里没有示出,但下层互连120、通孔130和上层互连110的侧面和底面可以提供有与阻挡金属膜1120和阻挡金属膜1150相类似的阻挡金属膜。
此外,在本实施例中,控制被进行成使得上层互连110膨胀大于下层互连120,以使上层互连110中的电导体流出。因此,上层互连110被提供成使得具有比下层互连120更大的体积。例如,在上层互连110和下层互连120中的每个都连接到通孔130并且比其他部分窄的部分中,上层互连110可以设置得比下层互连120长。注意,上述结构是示例,以及只要上层互连110比下层互连120更可能膨胀,就可以是任何结构。因此,在切断电熔丝100时,会使得在上层互连110的周围中容易产生裂缝。注意,上层互连110连接到在与其本身同一层中形成的上层端子111,并且下层互连120连接到在与其本身同一层中形成的下层端子121。上层端子111和下层端子121还可以由分别与上层互连110和下层互连120相同的材料形成。
此外,在本实施例中,电熔丝100提供在半导体装置200中。半导体装置200具有层间绝缘膜201、蚀刻阻止膜204、层间绝缘膜206、层间绝缘膜208以及层间绝缘膜210按照所述顺序层压的结构。在这种情况下,部分省略了保护膜和蚀刻膜,并且其层压膜可以与参考图11A和11B描述的层压膜相同。
下层互连120提供在层间绝缘膜202中。通孔130提供在蚀刻阻止膜204和层间绝缘膜206中。上层互连110提供在层间绝缘膜208中。在这种情况下,示出通孔130和上层互连110彼此分开,但可以具有与图11A和11B所示的双镶嵌互连1154相类似的双镶嵌结构。
本实施例与图11A和11B中示出的示例不同之处在于,防护部150提供在电熔丝100的周围。在本实施例中,防护部150用作导电吸热构件。防护部150包括在与下层互连120相同的层中提供的防护下层互连154、在与通孔130相同的层中提供的防护下层通孔153、在与上层互连110相同的层中提供的防护上层互连152、在防护上层互连152上侧提供的防护上层通孔151和在防护上层通孔151上侧提供的上部板156。在本实施例中,防护部150可以形成为浮置状态以便彼此不电连接等。注意在本实施例中,在平面图中线性地提供防护部150。另外,在本实施例中,防护部150被提供成与上层互连110基本平行。
防护部150具有包括防护上层通孔151、防护上层互连152、防护下层通孔153以及防护下层互连154的层压结构的两个组合,并且该组合中的每个都布置在电熔丝100的两侧上。彼此层压的防护部150的防护上层互连152、防护下层通孔153和防护下层互连154,穿过其中形成上层互连110的层、其中形成通孔130的层以及其中形成下层互连120的层而连续形成。此外,在本实施例中,彼此层压的防护部150的防护上层互连152、防护下层通孔153和防护下层互连154,在平面图中以相同的形状形成。
在这里,在其中形成上层互连110的层中,上层互连110和用作导电吸热构件的防护上层互连152之间的距离S1可以可优选地设定为等于或小于通孔130的通孔直径(通孔的直径)的六倍。在这里,上层互连110和用作导电吸热构件的防护上层互连152之间的距离S1可以设定为在与彼此基本平行提供的上层互连110和防护上层互连152的延伸方向垂直的方向上的距离。更可优选地,在其中形成上层互连110的层中,上层互连110和用作导电吸热构件的防护上层互连152之间的距离S1可以设定为等于或小于通孔130的通孔直径的四倍。在这里,关于诸如通孔直径和上层互连110与防护上层互连152之间的距离的尺寸,设计值可以设定为用于其每个的基准。通孔直径根据要应用的一代工艺等变化,并且在本实施例中通孔130的通孔直径可以设定为例如约90nm。注意在本实施例中,通孔130的通孔直径可制成为基本上等于上层互连110的互连宽度。具体地,在本实施例中,上层互连110和用作导电吸热构件的防护上层互连152之间的距离S1可以可优选设定为等于或小于上层互连110的宽度的六倍,更可优选地为等于或小于上层互连110的宽度的四倍。防护上层互连152被提供在以上述的距离、更靠近上层互连110的位置。结果,当电熔丝100被切断时,防护上层互连152用作热沉并且吸收上层互连110中产生的热,以由此防止上层互连110的温度过度升高。因此,可避免如上所述的第二流出部1144的产生以防止电熔丝在切断之后具有较低的电阻。
图4是示出根据本发明实施例的包括电熔丝100的半导体装置结构的另一示例的平面示意图。图5以及图6A和6B是图4的横截面图。沿着图4的A-A'线截取的横截面图与图2的横截面图相类似。图5是沿着图4的B-B'线截取的横截面图。图6A对应于沿着图4的C-C'线截取的横截面图,以及图6B对应于沿着图4的D-D'线截取的横截面图。
图7是示出其中形成上层互连110的层的结构的平面图。图8是示出其中形成通孔130的结构的平面图。图9是示出其中形成下层互连120的层的结构的平面图。
此外,在该示例中,彼此层压的防护部150的防护上层互连152、防护下层通孔153和防护下层互连154,在平面图中以相同的形状形成。此外,还在该示例中,在上层互连110和通孔130彼此连接的点附近的区域中,防护部150被提供成与上层互连110基本平行。
还在这种情况下,如图7所示,上层互连110和用作导电吸热构件的防护上层互连152之间的距离可以可优选地设定为相等或小于其中形成上层互连110的层中的通孔130的通孔直径的六倍。在这里,上层互连110和用作导电吸热构件的防护上层互连152之间的距离S1,在上层互连110和通孔130彼此连接的点附近的区域中,可以设定为在上层互连110和与上层互连110基本平行提供的防护上层互连152的延伸方向垂直的方向上的距离。更可优选地,在其中形成上层互连110的层中,可以使上层互连110和用作导电吸热构件的防护上层互连152之间的距离等于或小于通孔130的通孔直径的四倍。防护上层互连152提供在以上述距离的、更靠近上层互连110的位置处。结果,还在电熔丝100被切断时,防护上层互连152用作热沉并且吸收上层互连110中产生的热,由此防止上层互连110的温度过度升高。因此,可避免如上所述的第二流出部1144的产生,以防止电熔丝被切断之后具有较低电阻。
注意在本实施例中,防护部150处于浮置状态,由此甚至在使上层互连110接触防护部150时也不改变电熔丝100的电阻,其不影响电熔丝100的切断状态的确定。另一方面,当在电熔丝100被切断之后上层互连110和下层互连120中的每个与防护部150接触时,上层互连110和下层互连120通过防护部150彼此电连接。因此,害怕电熔丝100的切断状态被错误地确定。
在本实施例中,在用作导电吸热构件的防护上层互连152和其中形成上层互连110的层中的上层互连110之间的距离被形成为比用作导电吸热构件的防护下层互连154和其中形成下层互连120的层中的下层互连120之间的距离窄。
如图7和图9所示,上层互连110和下层互连120被放置成在除了在平面图上通过通孔130彼此连接上层互连110和下层互连120的点之外的部分中彼此不重叠。在平面图中,两个防护部150被放置在基本线性形成的电熔丝100的两侧上,以便使电熔丝100夹在它们之间。在本实施例中,两个防护部150不是线性地形成,并且在平面图中形成上层互连110以便放置在比其他区域更靠近电熔丝100的位置处的部分中具有弯曲形状。如图6A和6B、图7和图9所示,上层互连110和防护上层互连152之间的距离S1比下层互连120和防护下层互连154之间的距离S2窄。
利用如上所述的结构,防护上层互连152放置在上层互连110的附近并且使其用作上层互连110的热沉,并且使下层互连120和防护下层互连154之间的距离大。结果,甚至在下层互连120中产生裂缝并且形成下层互连120的电导体流出时,也可以防止下层互连120与防护下层互连154接触。因此,经由防护部150可以防止在上层互连110和下层互连120之间发生短路。
接下来,描述根据本实施例用于切断电熔丝100的过程。将预定电压施加在上层互连110和下层互连120之间以将适当的功率施加到电熔丝100上。上述的状态示出在图10中。尽管没有特定的限制,例如,将高压(Vdd)施加到下层互连120的下层端子121上,以及上层互连110的上层端子111接地,由此将适当的功率施加到电熔丝100上。
结果,形成电熔丝100的电导体膨胀。随着电导体的膨胀,在具有大体积的上层互连110的上部中发生裂缝,并且因而形成上层互连110的电导体从裂缝向上流入到层间绝缘膜210中。因此,在上层互连110的上方形成流出部。此外,电导体在流出部的方向上突然迁移,并且因而在电导体的迁移没有跟上迁移的电导体的点处电导体被切断。在本实施例中,在通孔130的一部分处切断电导体以形成空隙部。在本实施例中,在上层互连110的附近提供用作热沉的防护上层互连152。为此,抑制上层互连110的温度过度升高,并且因此可以避免在除了向上方向之外的非故意的方向上产生裂缝。结果,甚至由于在切断工艺之后的热应力,没有形成围绕切断点并且连接上层互连110和下层互连120的路径,结果是电熔丝100可以充分地保持高电阻。
如上所述,根据本实施例的半导体装置200,通过裂缝辅助型工艺来切断电熔丝100。因此,切断点可以作得大,以由此防止在切断点处再连接。此外,诸如防护上层互连152的用作热沉的导电吸热构件,提供在电熔丝100附近,并且因而可以控制形成上层互连110的电导体的流出部,以及经由流出的电导体还可以防止在电熔丝100中发生短路。因此,可以获得具有高可靠性的电熔丝。
注意,例如,利用如JP 2006-253237中描述的电迁移来切断电熔丝,以便有效率地切断熔丝,需要加热熔丝的切断部分以引起电迁移。通过裂缝辅助型工艺切断根据本实施例的电熔丝100,并且因此不需要如上所述的加热熔丝。本发明的发明人已揭示了可以通过控制熔丝中产生的热来来控制流出部。
(示例)
为了检查由裂缝辅助型工艺切断的电熔丝的特性,在非常严格的条件下进行了实验。
(示例1)
通过裂缝辅助型工艺制造并切断了具有上述结构的半导体装置200。然后,在切断之前、立即在切断之后、在300℃保持24小时之后、在300℃保持72小时之后以及在300℃保持168小时之后,测量了在半导体装置200中包括的电熔丝的电阻值。在这种情况下,将通孔直径设定为90nm,并且((上层互连110和防护上层互连152之间的距离S1)/通孔直径)=2。对9000个电熔丝进行了测量。其结果示出图14中。在图14中,“前”、“后”、“24h”、“72h”和“168h”分别表示在切断之前、立即在切断之后、经过24小时之后、经过72小时之后以及经过168小时之后。图14的水平轴和垂直轴分别表示电阻和正态概率。从那些结果显示出,甚至在300℃施加热应力168小时的时候,切断之后的电熔丝的电阻也不改变。
(示例2)
制造具有与半导体装置200的结构相类似的半导体装置,提供((上层互连110和防护上层互连152之间的距离S1)/通孔直径)=6.5,并且由裂缝辅助型工艺切断半导体装置。然后,在半导体装置中包括的电熔丝的电阻值在被切断之前、立即在被切断之后、在300℃保持24小时之后、在300℃保持72小时之后以及在300℃保持168小时之后被测量。在这种情况下,将通孔直径设定为90nm,并且对9000个电熔丝进行测量。其结果示出在图15中。在图15中,“前”、“后”、“72h”和“168h”分别表示在切断之前、切断之后立即、经过72小时之后和经过168小时之后。从那些结果显示了,如果确定其电阻减小到小于1MΩ的电熔丝是有缺陷的,则在300℃施加热应力72小时并且保持正常电阻的比率(良率)为65%的时候,认为接近35%的电熔丝是有缺陷的。
如图14和图15所示,利用其中防护部150被提供成与电熔丝分开的示例2的结构,所有的电熔丝立即在被切断之后显示出高电阻。然而,有一些电熔丝在经过间隔72小时之后电阻显著减小。另一方面,利用其中在电熔丝的附近提供防护部150的示例1的结构,电熔丝立即在被切断之后显示出足够高的电阻,并且在经过168小时之后电阻几乎不减小。示例1和示例2的电熔丝100在被切断之后的状态是通过获取其截面照片来检查。然后,在示例2中发现,电导体在上层互连110下方流动并且由SiCN制成的蚀刻阻止膜204消失。其间,在示例1中发现,蚀刻阻止膜204消失并且电导体没有在上层互连110下方流动。
图16是示出((上层互连110和防护上层互连152之间的距离S1)/通孔直径)与良率之间的关系的图。
如图16所示,距离S1被做成等于或小于通孔直径的六倍,由此良率可以做成等于或大于70%。此外,距离S1被做成等于或小于通孔直径的四倍,由此良率可以被做成等于或大于98%。在上述的示例1和示例2中还注意,设计值用作用于诸如通孔直径以及在上层互连与防护上层互连之间的距离的尺寸的基准。
已参考附图描述了本发明的实施例。然而,上述是本发明的范例,并且还可采用除了上述结构之外的各种结构。
作为上述实施例的示例,已描述了导电吸热构件是防护部150的一部分的情况。然而,在至少与上层互连110相同的层中在上层互连110的附近提供导电吸热构件是足够的。例如,该结构被制造成不包括在与下层互连120相同的层中提供的防护下层互连154。
此外,在上述的实施例中描述了防护部150的防护上层互连152、防护下层通孔153以及防护下层互连154在平面图中以相同的形状形成的示例。然而,本发明不限于此,并且上层和下层可具有彼此不同的形状。

Claims (16)

1.一种半导体装置,包括:
基板;
电熔丝,所述电熔丝包括:
下层互连,形成在所述基板上方;
通孔,提供在所述下层互连上,以便连接到所述下层互连;以及
上层互连,提供在所述通孔上,以便连接到所述通孔;
以及
第一导电吸热构件和第二导电吸热构件,所述第一导电吸热构件和所述第二导电吸热构件夹着所述下层互连、所述通孔和所述上层互连,
其中所述第一导电吸热构件和所述第二导电吸热构件之间的距离在所述第一导电吸热构件和所述第二导电吸热构件夹着所述上层互连的区域处缩短。
2.根据权利要求1所述的半导体装置,其中所述电熔丝包括在所述下层互连和所述通孔之间以及在所述通孔中之一形成的切断点。
3.根据权利要求1所述的半导体装置,其中在包括在其中形成的所述上层互连的层中,所述上层互连和所述第一导电吸热构件之间的距离等于或小于所述通孔的通孔直径的六倍。
4.根据权利要求1所述的半导体装置,其中在包括在其中形成的所述上层互连的层中,所述上层互连和所述第一导电吸热构件之间的距离等于或小于所述通孔的通孔直径的四倍。
5.根据权利要求1所述的半导体装置,其中:
所述第一导电吸热构件还提供在包括在其中形成的所述通孔的层以及包括在其中形成的所述下层互连的层的每一个中,以便穿过包括在其中形成的所述下层互连的层、包括在其中形成的所述通孔的层以及包括在其中形成的所述上层互连的层而连续形成;以及
所述上层互连与包括在其中形成的所述上层互连的层中形成的所述第一导电吸热构件之间的距离比所述下层互连与包括在其中形成的所述下层互连的层中形成的所述第一导电吸热构件之间的距离窄。
6.根据权利要求1所述的半导体装置,其中在切断之后的状态中,所述电熔丝通过形成流出部而被切断,所述流出部在形成所述上层互连的电导体流到所述上层互连的外部时形成,并且所述流出部形成在所述上层互连上。
7.根据权利要求1所述的半导体装置,其中所述第一导电吸热构件被形成为吸收在所述上层互连中产生的热,以防止形成所述上层互连的电导体流到所述上层互连下方。
8.根据权利要求1所述的半导体装置,其中所述电熔丝的所述上层互连具有比所述电熔丝的所述下层互连大的体积。
9.根据权利要求1所述的半导体装置,其中所述第一导电吸热构件被提供成与所述上层互连平行。
10.根据权利要求1所述的半导体装置,其中所述下层互连、所述通孔或所述上层互连的侧面和底面被提供有阻挡金属膜。
11.根据权利要求1所述的半导体装置,其中所述上层互连的膨胀量大于所述下层互连的膨胀量,以使所述上层互连中的电导体流出。
12.根据权利要求1所述的半导体装置,其中所述上层互连的长度大于所述下层互连的长度。
13.根据权利要求1所述的半导体装置,其中所述上层互连连接到在与所述上层互连相同的层中形成的上层端子,并且所述下层互连连接到在与所述下层互连相同的层中形成的下层端子。
14.根据权利要求13所述的半导体装置,其中所述上层端子包括与所述上层互连相同的材料,并且所述下层端子包括与所述下层互连相同的材料。
15.根据权利要求14所述的半导体装置,其中所述电熔丝包括层间绝缘膜,并且所述下层互连被提供在所述层间绝缘膜中。
16.根据权利要求14所述的半导体装置,其中所述电熔丝包括层间绝缘膜,并且所述上层互连被提供在所述层间绝缘膜中。
CN201210139034.XA 2008-04-14 2009-04-14 半导体装置 Active CN102683320B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008104277A JP5307437B2 (ja) 2008-04-14 2008-04-14 半導体装置
JP2008-104277 2008-04-14
CN2009101335514A CN101562172B (zh) 2008-04-14 2009-04-14 半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009101335514A Division CN101562172B (zh) 2008-04-14 2009-04-14 半导体装置

Publications (2)

Publication Number Publication Date
CN102683320A CN102683320A (zh) 2012-09-19
CN102683320B true CN102683320B (zh) 2015-09-30

Family

ID=41163286

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210139034.XA Active CN102683320B (zh) 2008-04-14 2009-04-14 半导体装置
CN2009101335514A Expired - Fee Related CN101562172B (zh) 2008-04-14 2009-04-14 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2009101335514A Expired - Fee Related CN101562172B (zh) 2008-04-14 2009-04-14 半导体装置

Country Status (4)

Country Link
US (1) US8304852B2 (zh)
JP (1) JP5307437B2 (zh)
CN (2) CN102683320B (zh)
DE (1) DE102009017049A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7491585B2 (en) 2006-10-19 2009-02-17 International Business Machines Corporation Electrical fuse and method of making
US8780518B2 (en) 2011-02-04 2014-07-15 Denso Corporation Electronic control device including interrupt wire
US8971006B2 (en) 2011-02-04 2015-03-03 Denso Corporation Electronic control device including interrupt wire
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
CN104064548B (zh) * 2013-03-19 2017-08-01 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝器件结构及其制作方法
US9293414B2 (en) * 2013-06-26 2016-03-22 Globalfoundries Inc. Electronic fuse having a substantially uniform thermal profile
CN104347590B (zh) * 2013-08-05 2017-09-26 中芯国际集成电路制造(上海)有限公司 电熔丝结构
US9087841B2 (en) * 2013-10-29 2015-07-21 International Business Machines Corporation Self-correcting power grid for semiconductor structures method
EP3140862B1 (en) * 2014-05-08 2020-11-11 Intel Corporation Necked interconnect fuse structure for integrated circuits
US9989579B2 (en) * 2016-06-20 2018-06-05 Eaton Intelligent Power Limited Monitoring systems and methods for detecting thermal-mechanical strain fatigue in an electrical fuse
US11476190B2 (en) * 2016-12-30 2022-10-18 Intel Corporation Fuse lines and plugs for semiconductor devices
US10784195B2 (en) * 2018-04-23 2020-09-22 Globalfoundries Inc. Electrical fuse formation during a multiple patterning process
US11289298B2 (en) 2018-05-31 2022-03-29 Eaton Intelligent Power Limited Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse
US11143718B2 (en) 2018-05-31 2021-10-12 Eaton Intelligent Power Limited Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949323A (en) * 1998-06-30 1999-09-07 Clear Logic, Inc. Non-uniform width configurable fuse structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4813687B2 (ja) * 2001-05-24 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置、フューズの切断方法
TW540151B (en) * 2002-07-19 2003-07-01 Nanya Technology Corp Fuse structure
JP2005039220A (ja) * 2003-06-26 2005-02-10 Nec Electronics Corp 半導体装置
JP4795631B2 (ja) * 2003-08-07 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2006253237A (ja) 2005-03-08 2006-09-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4861051B2 (ja) * 2006-05-09 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP4908055B2 (ja) * 2006-05-15 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP4861060B2 (ja) * 2006-06-01 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP2008104277A (ja) 2006-10-18 2008-05-01 Nidec Copal Corp ファンモータ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949323A (en) * 1998-06-30 1999-09-07 Clear Logic, Inc. Non-uniform width configurable fuse structure

Also Published As

Publication number Publication date
JP5307437B2 (ja) 2013-10-02
CN101562172A (zh) 2009-10-21
CN102683320A (zh) 2012-09-19
JP2009259881A (ja) 2009-11-05
US8304852B2 (en) 2012-11-06
CN101562172B (zh) 2012-06-27
DE102009017049A1 (de) 2009-12-03
US20090256235A1 (en) 2009-10-15

Similar Documents

Publication Publication Date Title
CN102683320B (zh) 半导体装置
JP4861051B2 (ja) 半導体装置および電気ヒューズの切断方法
JP4861060B2 (ja) 半導体装置および電気ヒューズの切断方法
JP5248170B2 (ja) 半導体装置
US7679871B2 (en) Semiconductor device and method for determining fuse state
US7215001B2 (en) Semiconductor device and method of manufacturing the same
JP4908055B2 (ja) 半導体装置および電気ヒューズの切断方法
US8643139B2 (en) Semiconductor device
US8274134B2 (en) Semiconductor device with electric fuse having interconnects and via
CN100481436C (zh) 半导体器件、切断电熔丝的方法以及确定电熔丝状态的方法
CN101651127B (zh) 半导体器件
US20100133650A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation