JP2004103610A - トリミングパターン - Google Patents

トリミングパターン Download PDF

Info

Publication number
JP2004103610A
JP2004103610A JP2002259187A JP2002259187A JP2004103610A JP 2004103610 A JP2004103610 A JP 2004103610A JP 2002259187 A JP2002259187 A JP 2002259187A JP 2002259187 A JP2002259187 A JP 2002259187A JP 2004103610 A JP2004103610 A JP 2004103610A
Authority
JP
Japan
Prior art keywords
trimming
metal
pad
trimming pattern
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002259187A
Other languages
English (en)
Other versions
JP4343507B2 (ja
Inventor
Yasuharu Tsujii
辻井 康晴
Haruaki Morimoto
森本 晴晶
Yutaka Okui
奥井 豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Oki Micro Design Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Oki Micro Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Oki Micro Design Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002259187A priority Critical patent/JP4343507B2/ja
Priority to US10/401,693 priority patent/US6969904B2/en
Publication of JP2004103610A publication Critical patent/JP2004103610A/ja
Application granted granted Critical
Publication of JP4343507B2 publication Critical patent/JP4343507B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】トリミングが容易で,トリミングに要する時間が短縮された,トリミングパターン。
【解決手段】半導体集積回路のトリミングに使用するトリミングパターンにおいて;電圧を印加するための2つのパッド部11,12と,2つのパッド部11,12をつなぐ細線部10と,細線部と接触していない両側にあって,調整用回路と半導体集積回路とにつながる2つの接続部13,14と,を含むことを特徴とする,トリミングパターンが提供され、2つのパッド部11,12間に電圧を印加し、細線部10が溶融して2つの接続部13,14に接触して、2つの接続部13,14につながる調整用回路がオンになることにより、トリミングを行う。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は,半導体集積回路にあらかじめ用意された調整用回路の接続をオン/オフ選択しながら調整を行う,トリミングパターンに関するものである。
【0002】
【従来の技術】
トリミングは半導体素子本来の性能とは別に,半導体集積回路,特にアナログ回路において,抵抗値や容量値やインダクタンスを変更して回路全体の特性を微妙に調整する場合に用いられている。一般的には,レーザトリミング法や,抵抗や容量に接続されたパッドに電流を流して配線を切断してトリミングを行う方法がある。
【0003】
ここで,レーザトリミング法は,抵抗素子を直接焼き切ったり,削ったりしてトリミングを行うもので,微妙な調整が可能となるが,レーザを用いた専用の装置が必要となる。それに対して,パッドを使用して電流を流す方法は,あらかじめ抵抗や容量を切り替える回路にしておき,配線を切断することでトリミングを行うので,微妙な調整はできないが,専用装置が不要の手軽さがある。
【0004】
このパッドを使用して電流を流す方法については,具体的には,トリミングパターンのパッドに調整用として,複数の抵抗や,容量や,MOSゲートが接続されており,値を変更したい時は,パッド間に電流を流してパッド間をつなぐ細線を切断することによって調整している。
【0005】
従来のトリミングにおけるレイアウトパターンは,図3に示すようなパターンを用いている。半導体集積回路製造時,多層配線工程のメタル配線形成と同時に抵抗や容量と接続されたパッドA31とパッドB32,及び,パッドA31とパッドB32を繋ぐ細線部30とを形成する。パッドA31とパッドB32とは後に絶縁膜が被着されるが,開口してメタル表面を露出しておく。パッドA31とパッドB32に電圧をかける事によって,細線部30に電流が流れる。これにより細線部30のメタルが溶解し,完全に溶解した時に切断される。
【0006】
メタル溶断のメカニズムは,エレクトロマイグレーション(EM)という現象によるもので,電流が流れることによって原子が一箇所から他の場所に動かされてしまう現象である。この場合には,半導体上に蒸着やスパッタリング等によって形成されるメタル層にできる特有の粒界(メタルの塊と塊の隙間)に電子が流れるときメタル層を形成している原子と電子が衝突し,メタルが押し流されてしまうものである。この現象は,配線等のメタル層の最大電流密度によるものであり,電流方向に対して垂直のメタル層断面積が小さくなる程,起こりやすくなる。
【0007】
上記従来技術に関連する技術文献としては次のものがある。
【0008】
【特許文献1】
特開2001−230325
【0009】
【発明が解決しようとする課題】
ところで近年,半導体集積回路は高性能化のために,構造は微細化の一途をたどっており,さらに多層配線化により上層部ほど加工面の段差が大きくなっている。段差上にメタルを被着する場合,段差が大きいほどカバレッジが悪くなり(段差部でメタル層厚が薄くなる),メタル配線は,微細化するほど断線する確率が高くなり信頼度を低下させる原因となっていた。そのため段差上に形成される配線の加工精度を向上させるため,一般的にCMP(Chemical Mechanical Polishing:化学機械研磨)工程という平坦化プロセスが用いられるようになっている。このCMP工程を用いることにより,メタル層の下にある層間絶縁膜が平坦になり,メタルのカバレッジが改善されている。
【0010】
この平坦化は,半導体集積回路製造プロセス上には必須なものとなったが,層間膜上に形成されるトリミング用のパターンには不都合が生じるようになった。従来のトリミングパターンは,切断を容易にするために細線部が段差上に形成されており,メタル層厚が薄い箇所が切断するようになっていた。しかし,メタルのカバレッジが改善されて,トリミングパターンの細線部もメタル厚みが均一になり,電流を流しても容易に切断することが困難となってきている。また溶解し始めてから,完全に切断されるまでの時間も耐性の向上と共に増加しており,トリミングに要する作業時間も長くなってきている。さらに,トリミングパターンのパッド間に高電流を流し続けることが,内部集積回路や内部素子にも悪影響を与える可能性もある。
【0011】
本発明は,従来のトリミング方法が有する上記問題点に鑑みてなされたものであり,本発明の目的は,トリミングが容易であり,かつ,トリミングに要する時間が短縮され,内部素子にダメージを与えない,新規かつ改良されたトリミングパターンを提供することである。
【0012】
【課題を解決するための手段】
上記課題を解決するため,本発明によれば,半導体集積回路のトリミングに使用するトリミングパターンにおいて;電圧を印加するための2つのパッド部と,前記2つのパッド部をつなぐ細線部と,前記細線部と接触していない両側にあって,調整用回路と前記半導体集積回路とにつながる2つの接続部と,を含むことを特徴とする,トリミングパターンが提供される。
【0013】
上記のようなトリミングパターンを用いてパッド部間に電圧を印加し電流を流して,細線部を溶融切断させてパッドにつながる調整用回路をオフさせるのではなく,溶融した細線部のメタルが接続部に接続することにより,接続部につながる調整用回路をオンする方法でトリミングを行う。この場合,細線部を溶融切断させるよりも近傍の接続部に溶融メタルを接触させる方が簡単に起こり得るので,トリミングを容易に,また短時間に行うことができる。
【0014】
ここで,細線部は,加工不良の起こらない最小幅であることが好ましい。細線部が太すぎれば,パッド間に長時間電流を流す必要が生じ,メタル溶融が起こりにくくなる不具合があり,できるだけ細い方が良いことになる。しかし,また,あまり細くなると,フォトリソグラフィ工程上やメタル加工上で,ばらつきや不良が発生し,細線部が最初から切断してしまったり,メタル溶融するまでの時間がパターンによりばらつくなどの不具合が起こることが考えられる。
【0015】
また,2つの接続部は,細線部を中心に対照的な形状であり,細線部と平行で,かつ,細線部と同程度の長さの辺を含む形状が好適である。これにより,パッド間に電流を流し,細線部メタルが溶融した場合,その位置にかかわらず,溶融したメタルを確実に接続部に接続することができる。
【0016】
さらに,細線部と2つの接続部の間隔は,加工不良の起こらない最小距離であることが好ましい。細線部と2つの接続部との距離が離れすぎていると,溶融メタルが接続部に接続しにくくなり,トリミングに時間を要してしまうので,できるだけ間隔が,狭い方が良い。しかし,また,あまり間隔が狭くなるとフォトリソグラフィ工程上やメタル加工上のばらつきや不良が発生し,接続部と繋がってしまったり,接続するまでの時間がパターンによりばらつくなどの不具合が起こることが考えられる。
【0017】
また,細線部と2つのパッド部と2つの接続部とは,すべて半導体集積回路の多層配線形成時に,最上層のメタル配線と同時に形成されることが好ましく,フォトリソグラフィのメタル配線マスク工程で配線と同時にパターニング加工することにより,工程を追加することなく,一括してトリミングパターンを形成することができる。
【0018】
【発明の実施の形態】
以下に添付図面を参照しながら,本発明にかかるトリミングパターンの好適な実施の形態について詳細に説明する。なお,本明細書及び図面において,実質的に同一の機能構成を有する構成要素については,同一の符号を付することにより重複説明を省略する。
【0019】
本発明の実施形態のトリミングパターンについて,図1に概略平面図を示す。従来のトリミングパターンと同様に細線部10の両端に引き出し部15,16を通じて,パッドA11とパッドB12がある。そして,細線部10の両側に接続部A13と接続部B14が形成されている。接続部A13と接続部B14の細線部10に面する反対は,配線を通じて調整用回路,例えば抵抗や,容量につながっており、また、本素子である集積回路部につながっている(図示せず)。
【0020】
細線部10はできるだけ細い方が,長時間電流を流さずにメタルが溶融するので好ましい。しかし,あまり細くなると,フォトリソグラフィ工程やメタル加工において,線のばらつきや加工不良が発生し,細線部10が最初から切断してしまったり,メタル溶融するまでの時間がパターンによりばらつくなどの不具合が考えられるので,それを考慮した線幅が必要である。
【0021】
また,細線部10の両端は,引き出し部15,16を通して,パッドA11とパッドB12に繋がっている。細線部10のような細い線からパッドのような大面積のパターンに繋げるときは,一般的に,フォトリソグラフィ工程やメタル加工でのパターン剥がれを防ぐために,引き出し部15,16のような繋ぎパターンが必要である。
【0022】
接続部A13と接続部B14は,細線部10を中心に対照的な形状になっており,細線部10と平行で,同程度の長さの辺を含んでいることが好ましく,それにより,細線部10が溶融した時に,溶融位置にかかわらず接続部に接続できる。このような条件を満たす形状として本実施の形態では,矩形型の接続部を用いている。
【0023】
また,細線部10と接続部A13,接続部B14それぞれとの間隔は,細線部10の溶融後なるべく早く接続部に接続させるために,できるだけ狭いことが好ましい。しかし,間隔が狭くなりすぎるとフォトリソグラフィ工程やメタル加工での,ばらつきや不良が発生し,接続部と繋がってしまったり,接続するまでの時間がパターンによりばらつくなどの不具合が起こりやすいため,それを考慮した間隔が必要である。
【0024】
これらのパターンの形成方法は,半導体集積回路の多層配線工程のスパッタリング装置や蒸着装置等によるメタル被着後,配線形成のフォトリソグラフィ工程で同時にパターニングを行い,メタル加工を行って形成する。内部の本素子ではなく調整のためのパターンであるので,本素子の工程と同時に形成できることが望ましい。その後全面に絶縁膜が被着されるが,パッドA11とパッドB12は,開口して,電圧を印加できるようにメタル表面を露出しておく。
【0025】
次に実際のトリミング方法について記す。本素子である集積回路の特性結果に起因して調整が必要になった場合,パッドA11とパッドB12に電圧を印加する。こうしてパッドA11とパッドB12を繋ぐ細線部に電流を流すことにより,細線部のメタルが溶融する。溶けたメタルは,周辺に広がり,細線部の両側にある接続部A13と接続部B14に接続する。
【0026】
図2は,このトリミングパターンの,メタル溶解前後の概略断面図を示しており,(a)がメタル溶解前,(b)がメタル溶解後の断面図である。こうして接続部A13と接続部B14が溶融メタル17により接続することにより,接続部A13と接続部B14でつながれている調整用の抵抗や容量が回路的につながって,調整される。このとき,接続部A13と接続部B14が接続されれば,細線部10は切断されてもされなくても構わない。
【0027】
従来のトリミング方法では,パッド部が直接,調整用の抵抗や容量につながっており,細線部を切断することにより,調整用回路をオフにしていたが,本実施の形態では,調整用回路がつながっていないオフの状態から接続部間をつなげることで,調整用回路をオンさせることによりトリミングを行っている。
【0028】
こうして,従来のトリミング方法では細線部のメタルが溶融してから切断に至るまでに時間を要していたが,本実施の形態では,細線部のメタルを切断させる必要はなく,溶融したメタルが移動して接続部Aと接続部Bに接続すればよいだけなので,細線部を切断させるよりも,短時間に容易にトリミングを行うことができる。また、従来のパターンでは、電流を流すパッドに調整用素子や、さらに内部本素子がつながっていたので、長時間電流を流すことは、本素子にダメージを与える可能性があったが、本実施の形態では、電流を流すパッドには、本素子がつながっていないので、ダメージを与えることはない。
【0029】
以上,添付図面を参照しながら本発明にかかるトリミングパターンの好適な実施形態について説明したが,本発明はかかる例に限定されない。当業者であれば,特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。
【0030】
【発明の効果】
以上説明したように本発明によれば,上記のようなトリミングパターンを用いてトリミングを行うことにより,細線部を溶融させて切断するのではなく,溶融した細線部のメタルが両側の接続部に接続することにより調整用回路を機能させてトリミングを行うので,トリミングが容易になり,トリミングに要する時間を短縮することができる。また,細線部を切断されるまで長時間,パッドに電流を流し続ける必要がないので,内部素子にダメージを与える心配もなく,トリミングを行うことができる。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかるトリミングパターンの概略平面図である。
【図2】本発明の実施の形態にかかるトリミングパターンの,メタル溶解前後の概略断面図であり,(a)がメタル溶解前,(b)がメタル溶解後の断面図である。
【図3】従来技術によるトリミングパターンの概略平面図である。
【符号の説明】
10  細線部
11  パッドA
12  パッドB
13  接続部A
14  接続部B
15  引き出し部
16  引き出し部

Claims (5)

  1. 半導体集積回路のトリミングに使用するトリミングパターンにおいて;
    電圧を印加するための2つのパッド部と,
    前記2つのパッド部をつなぐ細線部と,
    前記細線部と接触していない両側にあって,調整用回路と前記半導体集積回路とにつながる2つの接続部と,
    を含むことを特徴とする,トリミングパターン。
  2. 前記細線部は,加工不良の起こらない最小幅であることを特徴とする,請求項1に記載のトリミングパターン。
  3. 前記2つの接続部は,前記細線部を中心に対照的な形状であり,前記細線部と平行で,かつ,前記細線部と同程度の長さの辺を含むことを特徴とする,請求項1または2に記載のトリミングパターン。
  4. 前記細線部と前記2つの接続部の間隔は,加工不良の起こらない最小距離であることを特徴とする,請求項1,2または3のいずれかに記載のトリミングパターン。
  5. 前記細線部と前記2つのパッド部と前記2つの接続部とは,前記半導体集積回路の多層配線形成時に,最上層のメタル配線と同時に形成されることを特徴とする,請求項1,2,3または4のいずれかに記載のトリミングパターン。
JP2002259187A 2002-09-04 2002-09-04 トリミングパターン Expired - Fee Related JP4343507B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002259187A JP4343507B2 (ja) 2002-09-04 2002-09-04 トリミングパターン
US10/401,693 US6969904B2 (en) 2002-09-04 2003-03-31 Trimming pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002259187A JP4343507B2 (ja) 2002-09-04 2002-09-04 トリミングパターン

Publications (2)

Publication Number Publication Date
JP2004103610A true JP2004103610A (ja) 2004-04-02
JP4343507B2 JP4343507B2 (ja) 2009-10-14

Family

ID=31973060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002259187A Expired - Fee Related JP4343507B2 (ja) 2002-09-04 2002-09-04 トリミングパターン

Country Status (2)

Country Link
US (1) US6969904B2 (ja)
JP (1) JP4343507B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305693A (ja) * 2006-05-09 2007-11-22 Nec Electronics Corp 半導体装置および電気ヒューズの切断方法
JP2007324400A (ja) * 2006-06-01 2007-12-13 Nec Electronics Corp 半導体装置および電気ヒューズの切断方法
US7679871B2 (en) 2006-06-06 2010-03-16 Nec Electronics Corporation Semiconductor device and method for determining fuse state
US9000559B2 (en) 2006-06-06 2015-04-07 Renesas Electronics Corporation Semiconductor device, method of cutting electrical fuse, and method of determining electrical fuse state

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521604A (ja) 1991-07-09 1993-01-29 Nippon Steel Corp 半導体装置のヒユーズ構造
JP2001230325A (ja) 2000-02-16 2001-08-24 Oki Electric Ind Co Ltd メタルヒューズ、その製造方法及びマスク
US6674316B2 (en) * 2002-04-12 2004-01-06 Texas Instruments Incorporated Methods and apparatus for trimming electrical devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305693A (ja) * 2006-05-09 2007-11-22 Nec Electronics Corp 半導体装置および電気ヒューズの切断方法
JP2007324400A (ja) * 2006-06-01 2007-12-13 Nec Electronics Corp 半導体装置および電気ヒューズの切断方法
US7679871B2 (en) 2006-06-06 2010-03-16 Nec Electronics Corporation Semiconductor device and method for determining fuse state
US9000559B2 (en) 2006-06-06 2015-04-07 Renesas Electronics Corporation Semiconductor device, method of cutting electrical fuse, and method of determining electrical fuse state

Also Published As

Publication number Publication date
US20040042243A1 (en) 2004-03-04
US6969904B2 (en) 2005-11-29
JP4343507B2 (ja) 2009-10-14

Similar Documents

Publication Publication Date Title
TW522538B (en) Semiconductor device and method of manufacturing the semiconductor device
TWI413146B (zh) 晶片熔絲及其製造方法
US7911025B2 (en) Fuse/anti-fuse structure and methods of making and programming same
JP2007329197A (ja) 半導体装置およびヒューズの判定方法
JP4908055B2 (ja) 半導体装置および電気ヒューズの切断方法
US20070252238A1 (en) Tungstein plug as fuse for IC device
JP4343507B2 (ja) トリミングパターン
JP2010098184A (ja) 半導体装置
JPS62199043A (ja) 薄膜回路及びその製造法
JP5518322B2 (ja) 半導体装置
JP2007329196A (ja) 半導体装置、電気ヒューズの切断方法、および電気ヒューズの判定方法
US20100096723A1 (en) Semiconductor device
TW567603B (en) Fuse structure for a semiconductor device and manufacturing method thereof
JP2538881B2 (ja) 半導体装置の製造方法
JP2004523100A (ja) 超小型電子回路およびその製造方法
US20220165530A1 (en) Electronic fuse (e-fuse) with displacement-plated e-fuse terminals
JP7270386B2 (ja) チップ状金属抵抗器及びその製造方法
JP2010114361A (ja) 半導体装置およびインダクタンスの調整方法
TWI282611B (en) Methods of manufacturing chip array resistor
JPH10199886A (ja) 半導体装置及びその製造方法
KR100407809B1 (ko) 반도체 소자의 제조 방법
KR0146264B1 (ko) 퓨즈링크를 가지는 금속배선의 제조방법
JP4644949B2 (ja) 半導体装置及びそのスパイラルインダクタ製造方法
JPH05129441A (ja) 半導体装置及びその製造方法
JP2007311576A (ja) 半導体チップ及びこの半導体チップにおける引出配線の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080417

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081126

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees